DEBER No. 2 DE TIPO EXAMENSISTEMAS DIGITALES

1. Demuestre los siguientes teoremas del álgebra de Boole:

2. Demuestre la universalidad de la Compuerta NOR, para lo cual, implemeteuna compuerta AND, una OR, una NOT y una XOR. [Siga el procedimientoque se utilizó en clases con la compuerta NAND].

3. Utilice exclusivamente los teoremas del álgebra de Boole, para simplificarlas siguientes ecuaciones booleanas e implemente el circuito simplificado,utilizando tanto compuertas A-O-N como compuertas NAND.

4. Escriba la tabla de función correspondientes a las siguientes expresionesbooleanas, y encuentre la función simplificada:

5. Escriba la tabla de función correspondientes a las siguientes expresionesbooleanas, y encuentre la función simplificada:

DEBER NÚMERO 2 DE SISTEMAS DIGITALES - 2 -

Implemente estas funciones, primero con multiplexers y luego con unsolo decodificador.

6. Mencione las ventajas y desventajas de los sistemas analógicos y delos sistemas digitales y haga una comparación entre ellos.

7. Termine el diseño del decodificador de BCD-a-7 segmentos iniciado enclase. Implemente el circuito utilizando compuertas NAND.

8. Utilice el CI-7483 para implementar un sumador BCD para números de 3-dígitos BCD cada uno. El resultado debe presentarlo en displays de ánodocomún.

9. Mediante el uso de multiplexers 2-1, implemente un multiplexer de 16-1.

10. Utilice MUX para implementar las siguientes funciones booleanas.

11. Repita el problema anterior con DEMUX.

12. Diseñar un circuito digital detector de paridad impar de 4-entradas,utilice multiplexeres del número de entradas adecuado.

13. En base decodificador 2-a-4-líneas, construir un decodificador 4-a-16-líneas.

14. Mediante el uso de circuitos integrados MSI, implemente un circuitocombinacional que muestre en un display de ánodo común, el número menorde entre dos (A y B) cada uno de ellos de 2-dígitos BCD. Si los dosnúmeros son iguales, la salida debe quedar blanqueada y debe encenderseun LED.

15. Diseñar un decodificador de BCD-a-7 segmentos para un display de cátodocomún. Implemente el circuito utilizando el menor número de compuertasNOR.

16. Diseñar un circuito lógico que disponga de 4-entradas [A, B, Cy D] cada una de las cuales recibe un número de 1-dígito codificado

DEBER NÚMERO 2 DE SISTEMAS DIGITALES - 3 -

en BCD y una salida [Y] de 4-bits. En la salida debe aparecerel número de mayor magnitud de los 4 de las entradas. El resultadodebe aparecer en un display de 7-segmentos de cátodo común.

17. Diseñar un circuito lógico que disponga de 3-entradas [A, B yC] cada una de las cuales recibe un número de 1-dígito codificadoen BCD y una salida [Y] de 4-bits. En la salida debe aparecerel número de mayor magnitud de los 4 de las entradas. El resultadodebe aparecer en un display que incluya el decodificador y lasresistencias [tipo TIL311].

18. Diseñar un circuito lógico que disponga de 2-entradas [A y B]cada una de las cuales recibe un número de 2-dígitos codificadosen BCD y una salida [Y] de 8-bits. En la salida debe aparecerel número de mayor magnitud de los 2 de las entradas. El resultadodebe aparecer en dos displays TIL 311.

19. Diseñar un circuito lógico que disponga de 2-entradas cada una3 2 1 0de las cuales recibe un número BIN de 4-bits: A [A A A A ] y B

3 2 1 0[B B B B ] y una entrada de selección [S], de manera que cuando S= 0 en la salida [Y] de 4-bits aparezca el menor entre A y B yque cuando S = 1, la salida muestre la suma aritmética entre Ay B [utilice un LED para mostrar el exceso (Carry)]. Tanto lasentradas como el resultado deben aparecer en displays TIL311.

S FUNCIÓN

0 SE BLANQUEA EL DISPLAY SI A = B

1 SALE LA RESTA ARITMÉTICA

20. Utilizar dispositivos MSI, y las compuertas adicionales que requiera,para diseñar un circuito combinacional cuyas entradas son dos números

3 2 1 0 3 2 1 0binarios de 4-bits cada uno A [A A A A ] y B [B B B B ] y dos líneas de1 0selección de función [S y S ] que cumpla con la tabla que se indica

a continuación. La salida consistirá de un display hexadecimal condecodificador incluido [TIL 311], un LED rojo que se encenderá solamentecuando haya un exceso [carry] en la opción de suma y un LED verde quedeberá encenderse en caso de que A = B. [Sugerencia: utilice el sistemade buses para los datos, como se hizo en clases].

S1 S0 FUNCIÓN

0 0 EL DISPLAY SE BLANQUEA

0 1 EN EL DISPLAY SALE EL MAYOR ENTRE A Y B

1 0 EN EL DISPLAY SALE LA SUMA ARITMÉTICA [A + B] Y EN UN LED ROJO EL CARRY

1 1 EN EL DISPLAY SALE EL MENOR ENTRE A Y B

1. Demuestre los siguientes teoremas del álgebra de Boole:

2. Demuestre la universalidad de la Compuerta NOR, para lo cual, implemete

DEBER NÚMERO 2 DE SISTEMAS DIGITALES - 4 -

una compuerta AND, una OR, una NOT y una XOR. [Siga el procedimientoque se utilizó en clases con la compuerta NAND].

3. Utilice exclusivamente los teoremas del álgebra de Boole, para simplificarlas siguientes ecuaciones booleanas e implemente el circuito simplificado,utilizando tanto compuertas A-O-N como compuertas NAND.

4. Escriba la tabla de función correspondientes a las siguientes expresionesbooleanas, y encuentre la función simplificada:

5. Escriba la tabla de función correspondientes a las siguientes expresionesbooleanas, y encuentre la función simplificada:

Implemente estas funciones, primero con multiplexers y luego con unsolo decodificador.

6. Mencione las ventajas y desventajas de los sistemas analógicos y delos sistemas digitales y haga una comparación entre ellos.

7. Termine el diseño del decodificador de BCD-a-7 segmentos iniciado enclase. Implemente el circuito utilizando compuertas NAND.

8. Utilice el CI-7483 para implementar un sumador BCD para números de 3-dígitos BCD cada uno. El resultado debe presentarlo en displays de cátodocomún.

DEBER NÚMERO 2 DE SISTEMAS DIGITALES - 5 -

10. Mediante el uso de multiplexers 2-1, implemente un multiplexer de 16-1.

11. Utilice MUX para implementar las siguientes funciones booleanas.

12. Diseñar un circuito digital detector de paridad impar de 4-entradas,utilice un multiplexer del número de entradas adecuado.

13. En base decodificador 2-a-4-líneas, construir un decodificador 4-a-16-líneas.

14. Mediante el uso de circuitos integrados MSI, implemente un circuitocombinacional que muestre en un display de ánodo común, el número menorde entre dos (A y B) cada uno de ellos de 2-dígitos BCD. Si los dosnúmeros son iguales, la salida debe quedar blanqueada.

15. Diseñar un decodificador de BCD-a-7 segmentos para un display de cátodocomún. Implemente el circuito utilizando el menor número de compuertasNAND.

16. Diseñar un circuito lógico que disponga de 4-entradas [A, B, Cy D] cada una de las cuales recibe un número de 1-dígito codificadoen BCD y una salida [Y] de 4-bits. En la salida debe aparecerel número de mayor magnitud de los 4 de las entradas. El resultadodebe aparecer en un display que incluya el decodificador y lasresistencias.

17. Diseñar un circuito lógico que disponga de 2-entradas [A y B]cada una de las cuales recibe un número de 2-dígitos codificadosen BCD y una salida [Y] de 8-bits. En la salida debe aparecerel número de mayor magnitud de los 2 de las entradas. El resultadodebe aparecer en dos displays TIL 311.

18. Utilizar dispositivos MSI, y las compuertas adicionales que requiera,para diseñar un circuito combinacional cuyas entradas son dos números

3 2 1 0 3 2 1 0binarios de 4-bits cada uno A [A A A A ] y B [B B B B ] y dos líneas de1 0selección de función [S y S ] que cumpla con la tabla que se indica

a continuación. La salida consistirá de un display hexadecimal condecodificador incluido [TIL 311], un LED rojo que se encenderá solamentecuando haya un exceso [carry] en la opción de suma y un LED verde quedeberá encenderse en caso de que A = B. [Sugerencia: utilice el sistemade buses para los datos, como se hizo en clases].

S1 S0 FUNCIÓN

0 0 En el display sale el menor entre A y B

0 1 En el display sale el mayor entre A y B

1 0 En el display sale la suma [A + B] y en un LED rojo el carry

1 1 En el display sale A, solo si A > B, en otro caso sale 0