THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE. 2012 Nov.; 23(11), 1280∼1287.

http://dx.doi.org/10.5515/KJKIEES.2012.23.11.1280

ISSN 1226-3133 (Print)

1280

역 주 수 합성기용 YTO 모듈 설계 제작

Design and Fabrication of YTO Module for Wideband Frequency

Synthesizer

채 명 ․ 용

Myeong-Ho Chae․Sung-Yong Hong

요 약

3.2～6.5 GHz 역 특성을 갖는 YTO(YIG Tuned Oscillator) 모듈을 설계 제작하 다. 상 잡음 특성을

개선하기 해 샘 링 믹서를이용한 offset PLL(Phase Locked Loop) 구조로 설계하 다. 이방식은 샘 링 믹서,

상 비교기, 루 필터, 류 드라이버 회로, YTO로 구성된다. 측정 결과, 4.5 GHz에서 상 잡음은 수식으로

도출한 값과 유사한 10 kHz offset 주 수에서 —100 dBc/Hz를 얻었다. 제작된 YTO 모듈의 상 잡음은 동작

주 수 역에서 기존 PLL 구조에 비해 10 dB 이상 우수함을 확인하 다.

Abstract

The 3.2～6.5 GHz wideband YTO(YIG Tuned Oscillator) module is designed, fabricated and measured. To improve

the phase noise characteristic of the YTO module, offset PLL(Phase Locked Loop) structure with sampling mixer is

applied. This YTO module is composed of sampling mixer, phase detector, loop filter, current driver, and YTO. The

phase noise of the fabricated YTO module is measured as —100 dBc/Hz at 10 kHz offset frequency, which approxi-

mates the predicted result at the center frequency of 4.5 GHz. This YTO module presents over 10 dB improved phase

noise compared to conventional PLL module from operating frequency.

Key words : YTO, Wideband, Phase Noise, Offset PLL, Sampling Mixer

충남 학교 공학과(Department of Radio Science & Engineering, Chungnam National University)

․Manuscript received September 11, 2012 ; Revised October 25, 2012 ; Accepted November 5, 2012. (ID No. 20120911-104)

․Corresponding Author : Sung-Yong Hong (e-mail : syhong@cnu.ac.kr)

Ⅰ. 론

주 수 합성기는 무선통신 시스템의 송수신 회로

에서 RF를 IF로, IF를 RF로 변환하기 한 국부 발

진기로 사용되며, 시스템의 성능에 큰 향을 주는

핵심 부품이다[1].

본 논문의 목 은 3.2～6.5 GHz의 역 주 수

합성기에 필요한 YTO(Yig Tuned Oscillator)를 설계

하는데 있다. YTO는 YIG(Yttrium Iron Garnet) sphere

와 Main 코일, FM 코일로 구성되고, Main 코일과

FM 코일에 흐르는 류를 제어하여 YIG sphere에

인가되는 자장의 세기를 변화시켜 공진 주 수를 가

변하는 방식이다. YIG는 넓은 주 수 역에서 수

백에서 수천 의 높은 Q 특성을 나타내는 소자이다[2]. 따라서 YTO는 역에서 Q가 매우 높아 우수

한 상 잡음을 갖는 장 이 있지만, Main coil과 FM

coil의 구조 때문에 물리 인 크기가 크며, 류 드라

이 회로가 필요한 단 이 있다. YTO는 보통 안정

도가 높은 기 발진기와 PLL(Phase Locked Loop)을

구성하여 사용한다. 이 경우, 출력 주 수를 기 주

Copyright The Korean Institute of Electromagnetic Engineering and Science. All Rights Reserved.

역 주 수 합성기용 YTO 모듈 설계 제작

1281

수와 같도록 분주기를 사용하여 낮추어야 하므로,

상 잡음이 증가하게 된다. Offset PLL 방식은 혼합

기를 이용하여 궤환되는 주 수를 낮춘 후 분주하기

때문에 분주비를 낮출 수 있어 상 잡음을 개선할

수 있다. 한, 상 잡음 특성이 우수한 출력 신호

를 얻기 해서는 기 신호의 상 잡음 특성이 우

수해야 한다. 주 수가 높은 기 주 수를 구 하

기 해 샘 링 믹서를 주로 이용한다. 샘 링 믹서

는 고조 발생기와 혼합기가 결합된 형태로 낮은

주 수의 입력 신호가 고조 발생기를 통해 N차의

고조 를 발생시키고, RF 신호와 혼합하여 IF로 출

력하는 방식이다. 본 논문에서는 샘 링 믹서를 이

용한 offset PLL 방식의 주 수 합성기 구조를 용

하여 상 잡음을 최소화하 다.

Ⅱ. YTO 모듈 계

2-1 샘 링 믹 를 이용한 offset PLL

일반 인 PLL 방식은 분주한 VCO(Voltage Con-

troled Oscillator)의 출력주 수가 기 주 수와 PFD

(Phase Frequency Detector)에서 비교되고, 이에 따라

출력된 신호가 loop filter를 거쳐 VCO에 입력된다.

PLL의 출력 신호의 상 잡음은 VCO의 상 잡음,

기 주 수의 상 잡음, PFD의 noise floor 크기,

loop filter의 역폭에 따라 결정된다[3]. 결정된 상

잡음은 분주비 N에 따라 20logN 만큼 증가하기 때문

에 PLL의 잡음 특성이 나빠지게 된다. 그림 1에 샘

링 믹서를 이용한 Offset PLL 방식을 나타내었다.

는 charge pump의 이득, 는 loop filter 달함

수이며, 는 VCO 압이득이다. 이 구조는분주비

를 최소로 하기 해 offset 주 수를 샘 링 믹서를

이용하여 높여주고, VCO의 궤환 주 수와 혼합하여

그림 1. 샘 링 믹서를 이용한 offset PLL

Fig. 1. The offset PLL using sampling mixer.

PFD에 입력한다. 샘 링 믹서에 입력된 신호는 N배

체배되기 때문에 출력 신호의 상 잡음은 20logN

만큼 열화된다. 이 신호는 PFD에 입력되어 기 주

수의 상 잡음과 PFD의 noise floor와 더해진다.

PFD 출력의 상 잡음은 식 (1)에 의해 계산된다[4].

log

(1)

따라서 출력 주 수의 상 잡음은 loop filter의

역폭 내에서는 식 (1)에 의해 계산된 상 잡음 특

성이 출력되고, loop filter 역폭 밖에서는 VCO의

상 잡음 특성이 출력된다.

2-2 YTO 모듈 구 도

본 논문에서 설계하고자 하는 YTO 모듈의 구성

도를 그림 2에 나타내었다. 샘 링 믹서를 이용한

YTO 모듈은 offset PLL 방식으로 상 비교기와 루

필터, 드라이버 회로, YTO로 이루어진다. YTO의

류는 두 개의 회로를 이용하여 제어하는 데, Main

드라이 회로는 YTO의 큰 코일에 흐르는 류를

제어하고, FM 드라이 회로는 작은 코일에 흐르는

류를 제어한다. 따라서 Main 드라이 회로를 이

용하여 원하는 주 수 부근에서 주 수를 발생시킨

후, FM 드라이 회로를 이용하면 원하는 주 수를

정확하게 발생할 수 있다[5]. YTO 모듈의 동작은 다

음과 같다. 먼 MCU의 DAC의 출력 신호를 Main

드라이버로 입력한다. Main 드라이버에서는 DAC에

서 받은 신호를 류로 변환하여 YTO로 입력하게

되고, YTO는 3.2～6.5 GHz의 략 인 주 수를 출

력한다. 샘 링 믹서에 입력된 170～178.75 MHz인

그림 2. YTO 모듈 구성도

Fig. 2. Block diagram of YTO module.

THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE. vol. 23, no. 11, Nov. 2012.

1282

offset 주 수는 내부 고조 발생기를 이용하여 18

～37 체배되어 3,172.5～6,475 MHz의 주 수를 발생

한다.

이 신호는 샘 링 믹서 내부의 혼합기에서 YTO

의궤환주 수 3.2～6.5 GHz와혼합되어 15～59 MHz

의주 수가만들어진다. 이신호는 역통과필터를

통과한 후 상 비교기에 입력되어 기 주 수를

비교하여 상차에 비례한 신호가 차지펌 를 통해

출력된다. 이 신호는 FM 드라이버 회로를 통해 류

가 출력되어 YTO의 출력 주 수를 제어하게 된다.

본 논문에서 사용한 샘 링 믹서는 최 주 수

가 12 GHz인 Aeroflex-Metelics 사의 MSPD 1012-E50

을 사용하 고, 상비교기는 사용 주 수 역에서

상 잡음 특성이 우수하며, N, R 카운터가 1이 되는

소자인 Analog Device사의 ADF-4001를 선택하 다.

YTO는 출력 주 수 역을 만족하는 Micro Lambda

사의 MLMB-1127을 사용하 다. 그림 3과 표 1에

YTO의 구조와 규격을 나타내었다[6]. YTO는 YIG

sphere에 자기 에 지를 결합하기 해 coupling loop

를 이용한다. YTO의 coupling loop에 흐르는 류를

조 하면 YIG sphere에 인가되는 자계를 변화할 수

있고, 공진 주 수를 가변할 수 있다. Main 코일은

500에서 1,000 turn 정도로 매우 큰 코일로서 류의

크기에 따라 자계 변화가 크다. 따라서 tuning sensi-

tivity는 20 MHz/mA이다. FM 코일은 Main 코일에 비

해 정 한 tuning이 가능하며, sensitivity는 310 kHz/

mA이다. Heat Sink는 작은 PTC(Positive Temperature

Coefficient) 으로, YIG가 일정한 온도를 유지하게

하는 역할을 한다.

YTO 모듈의 경우, 샘 링 믹서를 통하여 체배와

그림 3. YTO 구조

Fig. 3. YTO structure.

표 1. YTO 규격

Table 1. Specification of YTO.

항 목 규 격 단

Frequency range 3.1～6.9 MHz

Power level 14.5 dBm

Power flatness ±2 dB

Harmonics > 12 dBc

Spurious > 60 dBc

Phase noise—100@10 kHz

dBc/Hz—123@100 kHz

Main tuning sensitivity 20±10 % MHz/mA

FM tuning sensitivity 310 kHz/mA

　 10 kHz 100 kHz 1 MHz

Offset Freq. 176.25 MHz —130 —132 —133

Ref. Freq. 27.5 MHz —130 —130 —132

PLL 3.2 GHz —89 —89 —140

Offset PLL 3.2 GHz —105 —107 —140

Offset Freq. 178.75 MHz —131 —132 —133

Ref. Freq. 31.25 MHz —129 —31 —132

PLL 4.5 GHz —88 —90 —140

Offset PLL 4.5 GHz —104 —105 —140

Offset Freq. 175 MHz —132 —132 —133

Ref. Freq. 25 MHz —130 —131 —132

PLL 6.5 GHz —89 —90 —140

Offset PLL 6.5 GHz —101 —101 —140

PFD Noise Floor=—219 dBc/Hz@1Hz

Loop filter BW=150 kHz

표 2. 상 잡음 비교

Table 2. Comparison of the phase noise.

혼합을 하기 때문에 입력 주 수의 상 잡음에 따

라 최종 주 수의 상 잡음이 변화하게 된다[7],[8].

일반 인 PLL 방식과 offset PLL 방식의 상 잡

음을 같은 조건에서 계산한 결과를 표 2에 나타내었

다. 샘 링 믹서를 이용한 offset PLL 방식의 상 잡

음이 100 kHz offset 이하에서 10 dB 이상 우수함을

알 수 있다.

2-3 류드라이버 회로 계

YTO는 Main 코일과 FM 코일에 인가되는 류를

역 주 수 합성기용 YTO 모듈 설계 제작

1283

그림 4. Main 류 드라이버 회로

Fig. 4. The main current driver circuit.

제어하여 출력 주 수를 가변할 수 있다. 따라서

류를 제어하기 한 Main 드라이버 회로와 FM 드라

이버 회로 설계가 필요하다.

2-3-1 Main 드라이버 계

그림 4에 YTO의 Main 류 드라이버 회로를 나

타내었다. Main 드라이버는 제어 모듈의 DAC에서

발생되는 DC 신호를 OP-AMP와 트랜지스터를 이용

해 류를 제어한다. Main 코일의 드라이 는 MCU

(Micro Controller Unit)의 DAC에서 공 하는 DC

압을 받아 OP-AMP에서 반 증폭을 하고, 류

궤환을 받아 다시 반 한 압으로 드라이 한다.

반 된 양의 압은 류 드라이 를 한 이미터

로워 회로를 통해 류를 공 한다.

표 1의 YTO 규격 Main 코일의 tuning sensitivity

가 20 MHz/mA이므로 출력 주 수 3.2～6.5 GHz를

제어하기 한 류는 160～325 mA임을 알 수 있다.

이때 YTO의 항이 약 20 Ω이므로 3.2～6.5 V 범

의 압이 트랜지스터의 이미터 쪽에 인가되어야 한

다. 따라서 베이스에 인가되는 압은 어도 3.9～

7.2 V 압이 되어야 한다. DAC에서 출력되는 압

의 범 는 0～2.5 V이며, 이 압은 반 증폭기 두

개를 거쳐 베이스 인가 압인 3.9～7.2 V가 나와야

한다. 이를 해첫 번째와두번째반 증폭기의이

득을 조 하 다. 첫 번째 반 증폭기에서는 R2의

항 값을 47 kΩ으로 정하여 약 4.7배 증폭을 하여

그림 5. FM 류 드라이버 회로

Fig. 5. The FM current driver circuit.

0～12 V의 압을 얻었다. 앙의 항단 R4는 3.3

V의 가변 압 범 를 출력하기 해 6.2 kΩ으로

하 다. R3는 5 kΩ의 가변 항과 6.2 kΩ을 직렬

연결하여 류를 조 할 수 있게 하 다. 두 번째 반

증폭기에서는 R5의 항 값을 2.7 kΩ으로 정하

여 3.9～7.2 V 사이의 압을 출력하게 하 다.

2-3-2 FM 드라이버 계

그림 5에 YTO의 FM 류 드라이버 회로를 나타

내었다. FM 코일은 PLL IC의 Charge pump의 출력

압으로 제어한다. 출력된 압은 양의 압으로

류 궤환을 받게 되고, 출력된 압과 궤환 압이

합해져 OP-AMP에 입력되고, 출력 류에 의해 FM

코일을 제어한다.

표 1의 YTO 규격 FM tuning sensitivity가 310

kHz/mA이므로 30 MHz 이상의 주 수 조정 범 를

얻기 해서는 0～116 mA의 류 제어가 필요하다.

이를 해 반 증폭기를 이용하여 PLL IC에서 나

온 신호를 0～12.5 V 범 의 압으로 출력시키기

해 R2를 22 kΩ으로 정하 다.

YTO의 드라이버 회로를 구동할 때 Main, FM 드

라이버의 OP-AMP 뒷단의 항, 그리고 Main 드라

이버의 트랜지스터는 최 325 mA의 높은 류가

흐르기 때문에 많은 열이 발생한다. 따라서 높은 열

THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE. vol. 23, no. 11, Nov. 2012.

1284

그림 6. 루 필터

Fig. 6. Loop filter.

에도 항 값이 변하지 않고, 정격 력이 높은 항

을 사용하 다.

2-4 루 터 계

최 의 상 잡음 특성을 가지도록 설계하기

하여 open loop 역폭에 따른 고주 의 불요주 수

억제 특성이 좋은 Type Ⅱ 4차 루 필터를 설계하

다. 그림 6에 나타낸 루 필터는 1개의 zero와 3

개의 pole로 이루어지며, 역 통과 필터에 의한 채

주 수에서의 감쇠를 식 (2)에 나타내었다[9].

log

(2)

식 (2)에서 AT는 감쇠량, 는 시정수이다. log 앞

계수가 20인 이유는 에서의 감쇠가 추가 인 필

터 앞단의 필터의 향도 포함하기 때문이다. 식 (3)

에 루 필터의 open loop 이득을 나타내었다[10].

sec tan

(3)

L(s)는 루 필터의 open loop gain, 는 charge

pump의 이득, 는 VCO의 압 이득이다. 식 (3)으

로부터 상이득 를 구하면 다음과 같다.

tan tan tan

tan tan

(4)

식 (4)를 미분하여 ≪1이라고 가정하면,

open loop 역폭 는 식 (5)와 같이 쓸 수 있다.

tan

tan

(5)

Open loop 역폭 , 상이득 , 채 간격

에서의 감쇠 AT의 값을 설정하면 루 필터의 정수

값을 식 (6)～(10)을 이용해 계산할 수 있다[11].

(6)

(7)

(8)

(9)

(10)

식을 이용하여 차단 주 수가 150 kHz, 상마

진이 45°인 설정하여 루 필터를 설계하 다.

Ⅲ. 작 측

3-1 작

설계된 YTO 모듈을 제작하 다. 유 율이 4.7인

FR4 기 을 사용하여 4층으로 제작하 으며, 크기

는 12.7 cm×10.5 cm이다. 드라이버 회로와 YTO,

귤 이터 등은 열을 많이 발생하므로, 방열을 해

스크루를 이용하여 이스에 착하 다. 한, 각

원을 기능 별로 분류하고, GND 한 분리하여 스

퓨리어스 발생을 최소화 하 다. YTO 모듈의 제작

사진을 그림 7에 나타내었다.

3-2 측 결과

제작된 YTO 모듈의 4.5 GHz의 출력 특성을

Agilent 사의 신호원 분석기(E5052A)로 출력 형과

상 잡음을, 스펙트럼 분석기(E4445A)로 스퓨리어

스와 lock 시간을 측정하여 그림 8에 나타내었다.

표 4에 제작된 YTO 모듈의 체 특성을 요약하

역 주 수 합성기용 YTO 모듈 설계 제작

1285

(a) 상면부 (b) 하면부

(a) Top view (b) Bottom view

그림 7. YTO 모듈 제작 사진

Fig. 7. Photograph of the fabricated YTO module.

(a) 출력 형 (b) 고조 스퓨리어스

(a) Output power (b) Harmonic and spurious

(c) 상 잡음 (d) Lock 시간

(c) Phase noise (d) Lock time

그림 8 제작된 YTO 모듈의 성능 측정 결과

Fig. 8. Measured results of the performance of the fabricated YTO module.

다. 출력 주 수 3.2～6.5 GHz에서 상 잡음은 설계

규격을 부분 만족하 다. 하모닉 주 수는 —15

dBc 이하, 스퓨리어스 특성은 —60 dBc 이하로 측정

되었다. 출력 력은 4.5 GHz에서 —9.4 dBm, 력

THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE. vol. 23, no. 11, Nov. 2012.

1286

항 목 측정 결과 단

Output frequency 3.2～6.5 GHz

Output power level —9.4 dBm@4.5 GHz

Power flatness 4.5 dB

Phase noise

@3.2 GHz

—104 @10 kHz

—103 @100 kHz

—128 @1 MHz

Phase noise

@4.5 GHz

—100 @10 kHz

—101 @100 kHz

—127 @1 MHz

Phase noise

@6.5 GHz

—99 @10 kHz

—99 @100 kHz

—127 @1 MHz

Harmonics > 15 dBc

Spurious > 60 dBc

Power consumption 3.7 W

Lock time 1.72 ms

표 3. YTO 모듈 측정 결과

Table 3. Measured data of YTO module.

평탄도는 약 4.5 dB 이하로 측정되었다. Lock 시간은

1.72 ms로 측정되었고, 이는 일반 인 PLL 방식과

거의 유사함을 확인하 다.

표 4에서 알 수 있듯이 부분 설계규격을 만족하

나, 1 MHz offset 주 수에서 상 잡음을 만족하지

않음을 알 수 있다. 이는 loop filter의 감쇠 특성이

100 kHz에서 1 MHz로 갈 때 상 잡음 감쇠가 —25

dBc/Hz이므로 100 kHz에서는 —103 dBc/Hz, 1 MHz

에서는 —128 dBc/Hz의 상 잡음이 나타난 것이다.

따라서 상 잡음이 좀 더 낮은 신호를 offset 주 수

로 입력한다면, 체 인 상 잡음이 낮아져 1 MHz

offset에서 상 잡음을 만족하리라 상된다.

Ⅳ. 결 론

본 논문에서는 YTO를 이용하여 역 주 수

합성기용 YTO 모듈을 설계 제작하 다. YTO 모

듈은 샘 링 믹서와 offset PLL 방식을 이용하여

상 잡음을 얻도록 설계하 다. 한, YTO를 안정

으로 구동하기 한 류 드라이버 회로와 루 필

터를 설계하 다. YTO를 한 드라이버 단은 비교

류가 많이 흐르기 때문에 온도에 향을 받지

않고 높은 류를 낼 수 있는 소자로 구성하 다. 메

인 드라이버 회로는 C8051의 DAC의 압을 이용하

여 OP-AMP와 트랜지스터를 거쳐 YTO의 메인 코일

에 인가되는 류의 크기를 결정하 다. 같은 방법

으로 YTO FM 코일 제어에 필요한 류가 나오도록

FM 드라이버를 설계하 다. 제작된 YTO 모듈의 기

주 수와 offset 주 수를 신호발생기를 이용하여

입력한 후 출력 주 수 특성을 측정하 다. YTO 모

듈의 상 잡음은 3.2 GHz에서 6.5 GHz의 동작주

수 범 에서 설계 결과와 거의 일치함을 확인하

다. 4.5 GHz에서 상 잡음은 수식으로 도출한 값과

유사한 10 kHz offset 주 수에서 —100 dBc/Hz를 얻

었다. 이 결과로부터 기존 PLL 구조에 비해 10 dB

이상 우수함을 확인하 다. 한, 고조 스퓨리

어스 특성도 설계 규격에 만족하 다.

따라서 제작된 YTO 모듈은 향후 역 주 수

합성기 제작에 사용 가능하다고 단된다.

참 고 헌

[1] 이형구, "100～1,000 MHz 역 고속 주 수

합성기 설계 제작", 충남 학교 석사학 논

문, 2010년.

[2] 이문규, 염경환, 남상욱, "YIG 공진기를 이용한

고주 역 발진기 설계 제작", 한국 자

학회논문지, 19(9), pp. 1710-1718, 1994년 9월.

[3] 김 완, 박동철, " 성통신 시스템용 상 고정

루 주 수 합성기의 상 잡음 측 모델", 한

국 자 학회논문지, 14(8), pp. 777-786, 2003년

8월.

[4] 임주 , 송성찬, "DAC를 이용한 Offset-PLL 설계

제작", 한국 자 학회논문지, 22(2), pp. 258-

264, 2011년 2월.

[5] 이창훈, 김 동, 김효령, 정문희, 한석태, 제도흥,

김태성, "YIG 발진기를 이용한 100 GHz 역 국

부발진 시스템 설계 연구", J. Astron. Space Sci.,

20(3), pp. 185-196, 2003년.

[6] Dave Castetter, An Introduction to YIG Tuned Os-

cillators, MicroSource Inc.

[7] 김정목, 임종수, 창, 김태수, 안 호, 이승학,

역 주 수 합성기용 YTO 모듈 설계 제작

1287

"YIG-VCO를 사용한 산업용 마이크로 거리계

의 개발", 한국 자 학회논문지, 11(1), pp. 18-

25, 2000년 1월.

[8] 이창훈, 정문희, 김 동, 김효령, "YIG VCO를 이

용한 리미터 수신기의 PLL 시스템 연구",

자공학회 논문지, 42(11), pp. 45-52, 2005년 11월.

[9] Roland E. BEST, Phase-Locked Loops, McGraw-

Hill, 2003.

[10] 류 규, "IMT-2000용 Fractional-N PLL 모듈 설

계 제작", 충남 학교 석사학 논문, 2001년.

[11] 고윤수, "WLL용 PLL 모듈 설계 제작", 충남

학교 박사학 논문, 1999년.

채 명 호

2012년 2월: 충남 학교 공학

과 (공학사)

2012년 3월～ 재: 충남 학교

공학과 석사과정

[주 심분야] 주 수 합성기, RA-

DAR 시스템

홍 성 용

1985년 2월: 충남 학교 자공학

과 (공학사)

1988년 2월: 한국과학기술원 기

자공학과 (공학석사)

1994년 8월: 한국과학기술원 기

자공학과 (공학박사)

1994년 2월～1996년 8월: 한국 신

자통신 연구소장

1996년 9월～ 재: 충남 학교 공학과 교수

[주 심분야] 고주 회로