1/14

乐麦夫教育 电子信息-集成电路紧缺人才培养计划

集成电路设计系列培训课程

超大规模集成电路可测性设计(DFT)技术与实践

培训课程

VLSI DFT Technology and Practice

第一期中国.上海

2016年 4 月 2 2 日– 4月 2 3 日

各有关单位： 为贯彻落实《国家集成电路产业发展推进纲要》，助推工业和信息化部“软件

和集成电路人才培养计划”的实施，培养一批掌握核心关键技术、处于世界前沿水

平的中青年专家和技术骨干，以高层次人才队伍建设推动共性、关键性、基础性核

心领域的整体突破，促进我国软件集成电路产业持续快速发展，由国家集成电路封

测产业链技术创新战略联盟、深圳市半导体行业协会主办，上海乐麸教育科技有限

公司、中科院深圳先进技术研究院(先进电子封装材料广东省创新团队）、上海张

江创新学院、深圳集成电路设计产业化基地管理中心、电子科技大学机电工程学院

承办的“集成电路可测性设计技术 IC DFT Technology Training Course 专题培

训班”，特邀请上海盈方微电子DFT技术经理贺海文、GLOBALFOUNDRIES中国芯片设

计中心（原IBM中国芯片设计中心）DFT经理吕寅鹏担任授课教师。

此次精心设计的理论与实践相结合的培训课程，将涉及到超大规模集成电路可

测性设计领域、最先进的DFT EDA工具，最新DFT技术和集成技术解决方案，包括

TestKompress、TetraMAX、TessentMBIST、MBISTArchitect、At-speed SCAN、

TessentBoundaryScan、SCAN Chain Compression、At-speed MBIST、Cell-Aware

ATPG、ATPG Hierarchy scan、LogicBIST/SCAN Hybird 、IP test等；同时还将重

点讨论长期困扰大多数同行的常见技术难题及其对应的策略与建议：包括可测性设

计技术发展历史和现状、可测性设计的主要原理、如何进行全芯片级的可测性设计、

如何建立可测性设计的设计流程、如何进行可测性设计的质量检查、如何提高测试

覆盖率、如何进行低功耗测试、如何通过合理设计降低测试成本、如何有效通过测

试向量的调试提高产品良率、如何进行通过DFT技术实现芯片故障的诊断、如何与

2/14

测试工程师协同工作、如何在整个芯片设计流程中与前端及后端工程师协同工作等。

通过对这些技术问题的深入讨论与适用技术培训，将有助于快速提升工程师或相关

技术人员的对DFT技术的理解与应用能力，解决实际工作中DFT有关的技术问题，尽

快通过ATE的测试，确保最终芯片产品的质量可靠性，加速产品的上市，提升企业

产品的竞争力。将有助于集成电路设计企业更好地制定产品可测试设计研发、测试

需求定义、产品测试规格以及测试方案，同时主办方将建立DFT技术交流群，以利

于促进集成电路与半导体产业生态圈的同行之间更好地合作

与交流。现将有关事宜通知如下：

一、主办单位：

上海乐麸教育科技有限公司

上海张江创新学院

国家集成电路设计深圳产业化基地

二、参加对象 课程面向相关电子信息与集成电路企业（包括晶圆制造厂、集成电路设计公

司、集成电路IP供应商、高校及研究院所）的在校大学生、研究生、研究员、大

学教授、企业高管、技术主管、前端设计工程师、后端设计工程师、电路工程师

、ESD/IO设计工程师、模拟电路设计、封装设计工程师以及项目主管、业务经理

等，有职业转型规划的DFT工程师、数字前端设计工程师、器件工艺工程师等以及

相关行业市场研究人员与VC投资者。课程 PPT为中英文，授课为中文。

三、课程安排 培训时间：2016年4月22日-4月23日（共二天）

培训地点：中兴和泰酒店 二楼会议厅

上海市浦东新区张江高科技园区科苑路866号

课程体系：

1) 理论与方法学集中授课： 2016年4月22日-23日(共二天)，老师将系统

讲授DFT技术与验证的方法学与流程，DFT项目演示。

2) 课后云端项目案例实训：2016年5月02日-8月01日(共三个月)，课后给

每个学员提供云端服务器登录账号，学员根据项目实训手册，EDA软件

(业界主流数字DFT设计验证工具)及项目数据database,，乐麦夫教育

提供技术支持与答疑。

3) 培训班结束后，将颁发上海乐麸教育-“超大规模集成电路可测性设计

技术与实践”技能证书。

3/14

参加培训者可推荐参加国家“软件和集成电路人才培养计划”评选。

四、培训费用

本次课程培训费4000元/人（含授课费、场地费、资料费、培训期间午/晚餐、

证书以及纪念品），学员交通、食宿等费用自理（开课前将提供相关协议酒店信

息供选择）。请于2016年4月12日前将课程培训费汇至如下银行账号。

户名：上海乐麸教育科技有限公司

开户行：中信银行上海张江支行

帐号：8110201013300125043

五、报名方式

请各单位收到通知后，积极选派人员参加。报名截止日期为2016年4

月12日，请在此日期前将报名回执表发送Email至国家集成电路设计深圳

产业化基地。

国家集成电路设计深圳产业化基地：

联系人：周岩

电话：0755-86168846

Email:zhouy@szicc.net

附件：1. 报名回执表

2.课程介绍

3.课程大纲

4.授课专家简介

5.主办单位介绍

4/14

附件2：课程介绍

随着芯片复杂度的提高，工业界先进的超大规模集成电路芯片的测试成

本已经达到整个芯片开发成本的70％。现在，DFT技术已经成为保证芯片质

量和公司质量信誉，降低测试成本的关键技术。芯片可测试验性设计

(Design For Test)已成为当今超大规模集成电路开发流程中的重要环节。

本课程将结合工程实践讨论与分享主流DFT工具的使用，最新量产的芯

片可测性设计技术方案，并将重点谈论集成电路可测性设计的主要原理、降

低测试成本的主要途径、提高测试覆盖率的主要方法、DFT设计规则、芯片

量产提高良率的方法、故障分析及验证技术方法、DFT的相关流程的建

立,DFT设计结果评判与验证Checklist等工程技术。课程还将讨论到最新的

DFT技术的发展现状和行业领跑者的革新技术，包括2.5D/3D Test技术，

Physical aware scan insertion 技术，Channel Sharing of scan 技术，

Cell-Aware ATPG技术，ATPG Hierarchy scan技术，LogicBIST/SCAN

Hybrid技术,IJTAG（IEEE 1687）等。

With the increase of complexity of chips, the test cost of advanced chips in

industry has reached 70% of the development cost of the entiredesign.

Nowadays, Design-For-Test (DFT) technology has become a key

technology to ensure the quality of the chip and the reputation of the

company, and to reduce the cost of chip design. DFT process has become

an indivisible part of the development process of large scale integrated

circuit.

This course will cover comprehensive DFT relatedtopics, includeintroduction of

mainstream DFT EDA Tools, widely used DFT methodologies, leading edge

DFT technologies, as well as frequently see DFT issues in DFT architect,

design, debug and ATE test. Meanwhile,the course will focus on the

experiencesharing of DFT related engineering skills, include methods to

reduce test cost,methods to improve test coverage, method to improve yield of

mass production, best practice of fault analysis and verification, as well as DFT

sign-off checklist..

Moreover, this course will share with you a broad view of entire DFT

5/14

industry, include the history, current status as well as future of DFT skill.

Especially, some leading edge DFT technologies to deal with design

challenge will be introduced, eg. 2.5D/3D stacked IC Test, Physical Aware

Scan Insertion Technology,Cell aware ATPG technique, ATPG Hierarchy

scan technique, LBIST/SCAN Hybrid technique,IJTAG（IEEE 1687） and

so on.

6/14

附件3：课程大纲

授课讲师 授课内容

Fred Lv (吕寅鹏) 课程大纲1-8

Kevin He (贺海文) 课程大纲9-16

1、DFT overview

DFT 概述

What is and Why DFT

VLSI implementation process

Manufacturing Defect

Manufacturing Test

Automatic Test Equipment (ATE) introduction

2、Test and fault

测试和故障

Observability and Controllability

Role of Test

Test Development Flow

Real Tests

DFT Cost

Fault Modeling

3、DFT Methods introduction

DFT 方法学介绍

DFT Methods

Ad Hoc DFT

7/14

Scan Basic Concept

MBIST Basic Concept

LBIST Basic Concept

BSCAN Basic Concept

JTAG Architecture

IP Test

4、Mainstream DFT EDA tools and chip DFT integrated solutions

主流DFT 工具与芯片DFT技术介绍

DFT Compiler (DC)

Mentor Testkompress/TessentMbist/TessentBoundaryScan

Synopsys TetraMAX

Cadence Modus

DFT integrated solutions

5、Scan introduction ( with DFT compiler)

芯片scan技术介绍

Understanding Scan Testing

Scan Chain Insertion Flow Preview

Test Protocols and DRC

Test Ready Compile

Top Down Scan Insertion Flow

Bottom Up Scan Insertion Flow

Scan Compressionmethod（XOR vs OPMISR）

Lab DFT Compiler introduce

8/14

6、ATPG introduction

芯片ATPG技术介绍

What is testing and ATPG

Stuck at ATPG

Transition ATPG

Path delay ATPG

IDDQ ATPG

D algorithm

7、ATPG implementation ( with TestKompress/TetraMAX Lab)

芯片ATPG技术实现

ATPG Flow Preview

Building Design

Design Rules Check

Controlling ATPG

Saving Pattern and Pattern Validation

Lab TestKompress/TetraMAX introduce

8、Understanding MBIST

芯片MBIST技术介绍

Why Memory testing is required?

Memory Faults

Memory Testing Techniques

Memory BIST algorithms

Memory interface test (RAM Sequential Test)

9/14

9、MBIST Implement ( with Tessent MBIST Lab)

芯片MBIST技术实现

Tessent MBIST generation and insertion flow

ETChecker Introduction

Block Flow Planning with ETPlanner

ETAssemble and ETSignoff in the Block Flow

Memory BIST Hierarchical Top Level Flow

MBIST Diagnostics

Tessent MBIST parameters setting

Lab Tessent MBIST introduce

10、DFT latest innovative technologies

最新的DFT技术介绍

Channel Sharing of scan

Cell aware ATPG technique

ATPG Hierarchy scan technique

Logic BIST/SCAN Hybrid technique

Physical aware scan insertion

2.5D/3D Test

IJTAG（IEEE 1687）

Partial Good Test

11、DFT Flow and tools

芯片项目中的DFT 流程和工具

DFT engineer 5 tasks

DFT flow (top and block level)

10/14

DFT flow inputs/outputs in each step

DFT tools (flow used)

12、DFT SPEC and Checklist

芯片项目中的DFT规格书和检查表

DFT spec of one chip

DFT check-list in project

DFT patterns check-list

13、Frequently see DFT problems (DFT architecture)

工程实践中的DFT常见问题（架构方案）

Consider the three keys for DFT - Test costs/quality/yield

Define the whole chip DFT SPEC and test plan

Implement Low-power scan inserting

Implement Low-power MBIST

Implement Low-power ATPG

14、Frequently see DFT problems（Design and debug）

工程实践中的DFT常见问题（电路设计和调试）

Tessent MBIST debug skills

Improve the scan test coverage

Insert test points

InsertOn-Chip Clock Control

Deliver the DFT related SDC files for timing

DFT timing issue debug

Debug the mismatches in scan/mbist/bscan simulation

11/14

15、Frequently see DFT problems （ATE test）

工程实践中的DFT常见问题 （ATE测试）

Troubleshooting Test Patterns

ATE patterns fail - debug

Scan diagnose flow

Fault analysis

Improve the yield

16、DFT Summary

DFT小结

The history and DFT

The current situation of DFT

The future of DFT

DFT EDA tools – compare and evaluate

Thinking Design in DFT

How to be a good DFT engineer

The course summary

12/14

附件4：授课专家介绍

贺海文先生在2015年8月加入上海盈方微电子有限公司，组建了芯片可测

试性设计团队(DFT Team), 目前担任该部门的负责人,带领团队负责数字芯片

DFT方案制定，DFT设计验证，DFT诊断分析与工具评估等工作，同时负责有关

的设计流程、方法学开发与技术管理工作。

贺海文先生曾供职英飞凌微电子，Intel资深DFT工程师，灿芯半导体DFT

主任工程师，现任上海盈方微DFT部门主管，主要从事VLSI/SOC产品的DFT相关

工作。Kevin是国内第一批在专业芯片设计公司从事DFT设计的工程师，有10年

以上DFT设计和验证的丰富经验，对DFT技术有深刻认识，实战经验丰富，完成

了多款大规模量产基带芯片SOC的DFT设计。在加入盈方微之前，Kevin曾在国

际一流的芯片设计公司Intel 工作超过3年，在2011-2013年期间，参与了手机

基带芯片项目的DFT设计和验证，完成了多颗复杂手机基带SOC芯片(如

XG632/XG631)的一次性成功Tapeout的设计。 在灿芯半导体工作期间，负责完

成了国内第一款40nm级北斗基带射频SOC芯片的全部DFT方案的规划、设计、验

证以及量产测试的技术支持工作。

贺海文先生在2005年获得清华大学集成电路设计与制造学士学位，是

EETOP的特约作者，发表多篇技术文章，翻译完成国外经典教材《数字系统测

试和可测试性设计》（已由机械工业出版社出版），同时作为DFT专家，多次

在公司内部主持DFT相关培训讲座。

贺海文 Kevin He

上海盈方微电子有限公司

芯片可测试性设计

DFT技术经理

13/14

吕寅鹏先生在 2015年 7月由于格罗方德半导体科技有限公司整体收购 IBM

全球半导体业务而加入格罗方德半导体科技有限公司（GLOBALFOUNDREIS）。目

前担任格罗方德半导体科技有限公司中国芯片设计中心的高级经理职务，并且

作为 DFT技术专家领导中国 DFT设计团队。在加入格罗方德半导体科技有限公

司之前，吕寅鹏服务于 IBM中国芯片设计中心，专注于芯片可测性设计工作，

组建并领导了 IBM中国芯片设计中心的芯片可测性设计团队。

吕寅鹏先生拥有丰富的芯片可测性设计经验和经历。他目前承担的职责包

括但不限于：芯片售前，设计执行以及硬件调试阶段的 DFT解决方案的技术指

导和监督；中国 DFT团队的建设以及技术能力的培养；通过全球合作，整合

DFT 方法学开发与设计实践，满足客户的定制化需求。在 8 年多的职业生涯中，

吕寅鹏曾经为 16块采用 IBM和 GLOBALFOUNDRIES先进工艺的超大规模网络通信

以及大型服务器配套芯片设计 DFT解决方案，并且实现了成功流片和测试。吕

寅鹏在 DFT领域发表过 3篇专利（美国），并且在 2015年由于对 IBM

Cu32(32nm)工艺 ASIC芯片的 DFT解决方案的杰出贡献获得了 IBM公司的“杰出

技术成就奖”(Outstanding Technical Achievement Award)。

吕寅鹏先生分别于 2008年和 2005年获得上海交通大学电子工程系硕士和

学士学位。他拥有丰富的公开演讲经验，曾多次应邀作为演讲嘉宾，访问上海

交通大学，复旦大学以及西安交通大学等高校，进行 DFT相关技术讲座。并于

2015年应邀做为 Cadence CDNLive演讲嘉宾，代表格罗方德半导体科技有限

公司发表主题演讲，介绍了格罗方德半导体科技公司先进的 DFT技术--PGT

（Partial Good Test）技术。

吕寅鹏 Fred Lv

格罗方德半导体科技（上海）有限公司

芯片可测试性设计

高级经理，DFT技术专家

14/14

附件5：主办单位介绍

乐麦夫○R教育，是国内首家专注提供电子信息与集成电路全领域（包括

集成电路设计、芯片封装设计、高速系统设计、信号完整性与电源完整性

SI/PI/EMC /EMI、IBIS/AMIModeling、晶圆制造、封装制造测试、半导体设

备与原材料、系统软硬件等）技能类培训课程的教育机构。乐麦夫目前承担

国家“软件和集成电路人才培养计划”和“高端装备人才培养计划”的组织实施

工作。与集成电路、半导体行业资源、企业一线资深工程师、国际顶尖研究

机构的紧密合作，应用便利的互联网、大数据、云计算等最新技术，将最适

用的职业技能，通过灵活的在线课程服务于全球的高校大学生、企业员工，

同时也推出线下专题类公开技能课程，旨在为我国的半导体企业与电子产品

系统公司定向培养与输送高质量的紧缺技能人才；同时为整个行业上下游产

业链的工厂、企业与公司，建立一个合作与共赢的生态圈，包括资源共享、

市场推广、业务对接等。

乐麦夫讲师、导师团队来自业内著名企业(Intel、华为海思、紫光展讯

、Cadence、Synopsys、美满科技、NVIDIA、AMD、日月光、中芯国际等)的

一线工程师和技术专家；和相关资源平台合作，乐麦夫拥有业内最全的EDA

工具与高速云服务器资源，提供和企业同步的设计、仿真分析的项目实训环

境；借助于移动互联网与随时随地可以访问的云端资源，充分利用互联网线

上直播、视频录播结合线下面授、专题培训灵活的学习模式，为高校学生、

年轻教师、企业在职工程师提供适用的职业技能学习与培训：

1）作为高校理论教学的补充，为社会、企业培养具备企业岗位专业技

能、上岗或入职后能直接适应企业的实际岗位工作的紧缺型技能人才；

2）帮助高校年轻教师更新与提升专业技能，在传授理论的同时能更好

地培养符合企业岗位需求的人才，并提高产学研结合的竞争能力；

3）提供在职工程师可以终身学习并提高自己职业技能与就业竞争力的

有效途径和深造平台

上海张江创新学院(ZJII)，是在商务部和上海市政府、浦东新区区委

和区政府的领导下，上海张江创新学院诞生于2006年10月，是上海张江（

集团）有限公司负责承办的一个大学学历后学位后高层次职业培训机构。

上海张江创新学院拥有软件与信息技术分院、微电子设计与应用分院和科

技创业培训分院等七家分院;上海张江创新学院向上海市其他社会培训机构

输出品牌和培训管理。