Ege Üniversitesi Ege MYO Mekatronik Programıtec.ege.edu.tr/dersler/2014_b2_kayar_yazaclar.pdf · dönütürülür ve asenkron olarak gönderilir. Seri veri formatı: D 7 D 6 D 5

SAYISAL TASARIM

Ege Üniversitesi Ege MYO

Mekatronik Programı

BÖLÜM 2

Kayar Yazaçlar

Kayar yazaç flip-flopların veri saklamak ve veri taşımak için

belirli bir düzende bağlanması ile elde edilen devredir.

Veri Girişi Veri Çıkışı

Veri Girişi

Veri Girişi

Veri Girişi

Veri Çıkışı V. Girişi Veri Çıkışı

Veri Çıkışı Veri Çıkışı

Seri giriş/Sağa ötelemeli/Seri çıkışlı Seri girişli/Sola ötelemeli/seri çıkışlı Paralel Giriş/Seri çıkış

Paralel Giriş/Paralel Çıkış Seri Giriş/Paralel Çıkış Sağa Döndür Sola Döndür

Kayar Yazacın Çalışma Şekilleri

23.02.2015 Sayısal Tasarım 3


4 bitlik 1010

sayısının kayar

yazaca

ötelenmesi


4 bitlik 1010

sayısının kayar

yazaçtan 0 ile

temizlenmesi


5 bit kayar yazaç.

Kayar yazaçlar tümdevre (IC) olarak kullanılabilir veya flip-

floplar kullanılarak tasarlanan devreler olarak kullanılabilirler

C

FF0

CLK

C

FF1

C

FF2

C

FF4

D0 D1 D2 D4

Serialdataoutput

Serial

datainput

C

FF3

D3 Q4Q0 Q1 Q2 Q3

Her saat vurusu veri bitini bir sonraki flip-flop çıkışına taşır.

Şekilde gösterilen 1 her vuru sonrası bir sonraki FF girişine

ötelenir ve 5 vuru sonunda seri çıkışa ulaşır.

1 1 1 1 1 1

CLK CLK CLK CLK CLK

Seri Giriş Seri Çıkışlı Kayar Yazaç


Kayar yazaçların kullanım alanlarından biri sayısal devrelerde seri

formdaki veriyi paralel forma dönüştürmektir..

Seri 1011 sayısı her vuru sonucu kayar yazaca yüklenir ve her FF

çıkışından a paralel olarak okunabilir.

C

FF0

CLK

C

FF1

C

FF2

D0 D1 D2

Serialdatainput

C

FF3

D3Q0 Q1 Q2 Q31

C

FF0

CLK

C

FF1

C

FF2

D0 D1 D2

Serialdatainput

C

FF3

D3Q0 Q1 Q2 Q30 1

C

FF0

CLK

C

FF1

C

FF2

D0 D1 D2

Serialdatainput

C

FF3

D3Q0 Q1 Q2 Q31 0 1

C

FF0

CLK

C

FF1

C

FF2

D0 D1 D2

Serialdatainput

C

FF3

D3Q0 Q1 Q2 Q31 1 0 1

C

FF0

CLK

C

FF1

C

FF2

D0 D1 D2

Serialdatainput

C

FF3

D3Q0 Q1 Q2 Q31X 1 0 1

C

FF0

CLK

C

FF1

C

FF2

D0 D1 D2

Serialdatainput

C

FF3

D3Q0 Q1 Q2 Q31X 1 0 1

CLK CLK CLK CLK

4 saat vurusu sonucunda veri çparalel çıkışlarda yer alır.

Uygulama



Seri girişli/paralel çıkışlı shift register.


4 bit Seri girişli/paralel çıkışlı shift register.

74HC164A Tümdevresi CMOS 8-bit seri giriş/paralel çıkışlı

kayar yazaçtır. VCC +2.0 V ile +6.0 V. Aralığında olmalıdır

İki girişten biri izin amaçlı kullanılabilir, eğer izin amaçlı kullanılmayacak

ise mantık 1 yapılmalıdır. 74HC164A aktif DÜŞÜK asenkron temizleme

girişine sahiptir. Veri girişi saat vurusunun yükselen kenarı ile girilir.

(1)

(2)

(9)

(8)

S

C C C C

R

S S S S

C C C C

S S S

(3) (4) (5) (6) (10) (11) (12) (13)

R R R R R R R

CLK

Q0 Q1 Q2 Q3

CLR

Q4 Q5 Q6 Q7

Seri

Girişler

A

B

74HC164A Kayar Yazaç (Shift Register)


74HC164A’nın B girişi

aktif YÜKSEK izin girişi

olarak kullanıldığında çıkış

dalga şekli. CLK

Q0

Q1

Q2

Q3

CLR

Q4

Q5

Q6

Q7

Seri

Girişler

A

B

Çıkışlar

Clear Clear

CMOS tümdevrelerde

kullanılmayan girişler

mutlaka bir mantık

seviyeye bağlanmalıdır.

Kullanılmayan çıkışlar

boş bırakılmalıdır.

74HC164A Kayar Yazaç


Kayar yazaçlar paralel veriyi seriye dönüştürmek için de

kullanılabilir.

C

D

G2

C

D

G5

C

D

G3G6

C

D

G4G7G1

FF0 FF1 FF2 FF3

D0 D1 D2 D3

Q0 Q1 Q2 Q3

SHIFT/LOAD

CLK

Seri

veri

çıkışı

Paralel Giriş/Seri Çıkışlı Kayar Yazaçlar


74HC165 tümdevresi CMOS 8-bit paralel giriş/seri çıkışlı

kayar yazaçtır.

C

SRG 8(1)

(10)

(15)

(2)

(11) (12) (13) (14) (3) (4) (5) (6)(9)

(7)

D0 D1 D2 D3 D4 D5 D6 D7

Q7

Q7

SH/LD

CLK

SER

CLK INH

Saat (CLK) ve saat engelleme (CLK INH) girişleri VEYA gecidi içeridan

birleştirilmiştir. Bu girişlerden ikincisi aktif DÜŞÜK saat izin girişi diğeri

ise saat girişi olarak kullanılır. Veri asenkron olarak SH/LD girişine DÜŞÜK

seviye uygulanarak yüklenir. Bu hata YÜKSEK seviye uygulandığında

saatin yükselen kenarında öteleme yapılır.

74HC165 Kayar Yazaç


74HC165 Shift Register


MSB

74HC165 Shift Register

23.02.2015 Sayısal Tasarım

16

Load

Q7

Clk

MSB

Bidirectional Shift Register


Bidirectional shift registerlar denetim hatlarının RIGHT/LEFT

mantık seviyesine göre sağa veya sola öteleyebilirler.

CLK

RIGHT/LEFT

Serial data in

Q0

Q1

Q2

Q3

Shift right Shift left

Örnek


CLK

RIGHT/LEFT

Serial data in

Q0

Q1

Q2

Q3


RIGHT/LEFT denetim işareti terslenirse etkisi ne olur.


Universal Shift Register


Universal shift register hem seri hem paralel giriş ve

çıkışlara sahiptir. 74HC194 tümdevresi 4 bit bidirectional

universal shift registerdır.

(1)

(15) (14) (13) (12)

(3) (4) (5) (6)

(9)

(10)

(2)

(7)

(11)C

SRG 4

D0 D1 D2 D3

CLK

SL SER

Q0 Q1 Q2 Q3

SR SER

S1

S0

CLR

Universal Shift Register


Parallel

data

inputs

Shift right

Mode

control

inputs

Parallel

outputs

Clear Load

Shift left Inhibit

Clear

CLR

S1

SR SER

SL SER

D0

D1

D2

D3

Q0

Q1

Q2

Q3

S0

CLK

Serial

data

inputs

Shift Register Sayıcılar


Shift registerlar 1 veya 0 ‘ları dolaştıran çıkış formuna sahip

sayıcı olarak kullanılabilir. Bu sayıcılar Johnson ve ring sayıcılar

olarak adlandırılmışlardır.

C

Q0

FF0

CLK

C

Q1

FF1

C

FF2

C

Q3

FF3

D0 D1 D2 D3Q2

Q3 Q3

Johnson sayacı D flip-

floplardan elde edilebilir.

C

Q0

FF0

CLK

C

Q1

FF1

C

FF2

C

Q3

FF3

J 0 J 1 J 2 J 3Q2

Q0 Q1K0 K1 K2 K3Q2 Q3Q

Q

3

3Yada J-K flip floplardan

elde edilebilir. Q3 ve Q3

çıkışları birinci FF J ve K

girişlerine çapraz olarak

bağlanır.

Johnson Sayıcısı


C

Q0

FF0

J 0

Q0K0

C

Q1

FF1

J1

Q1

K1

C

FF2

J2Q2

K2Q2

C

Q3

FF3

J3

K3

Q3

QQ

33

“Çapraz”

Saat işaretlerini yok sayarak tekrar çizersek çaprazlama daha

belirgin ortaya çıkar. Bu yüzden bazen çapraz halka sayıcısı adı

verilir.

Johnson Sayıcısı


Johnson sayıcı çıkışın her adımda sadece bir bitin değiştiği

durumlarda kullanılabilir. 4 bit sayıcıda 8 çıkış vardır. Çıkış

bit sayısı n ise durum sayısı 2n’dir.

4-bit Johnson sayıcının çıkışı:

CLK Q0 Q1 Q2 Q3

0 0 0 0

1 0 0 0

1 1 0 0

1 1 1 0

1 1 1 1

0 1 1 1

0 0 1 1

0 0 0 1

0

1

2

3

4

5

6

7 Kalan 3 durumu yazın?

Ring (Halka) Sayıcısı


Ring sayıcılar J-K veya D flip-floplar kullanılarak

gerçekleştirilebilir.

4 bit ring sayıcıyı D flip-

flop kullanarak

gerçekleştirebiliriz.

Johnson sayıcı gibi ring

sayıcıda J-K flip floplarla

gerçekleştirilebilir.

C

Q0

FF0

CLK

C

Q1

FF1

C

FF2

C

Q3

FF3

D0 D1 D2 D3Q2

Q3

C

Q0

FF0

CLK

C

Q1

FF1

C

FF2

C

Q3

FF3

J 0 J 1 J 2 J 3Q2

Q0 Q1K0 K1 K2 K3Q2 Q3Q

Q

3

3

Ring Sayıcısı


J-K FF’lar ile yeniden çizersek bu sayıcılara neden

halka (“ring”) sayıcı adı verildiği daha açık ortaya çıkar.

C

Q0

FF0

J 0

Q0K0

C

Q1

FF1

J1

Q1

K1

C

FF2

J2Q2

K2Q2

C

Q3

FF3

J3

K3

Q3

QQ

33

Eksikliği ring sayıcıda 1’li

formda mı? Yoksa 0’lı formda

mı? Sayma yapılacak önceden

yüklenmesi zorunluluğudur.

Artısı her sayma adımı tek bir kodu

gösterir.

Ring Sayıcısı


Ring sayıcılarda ya 1 yada 0 dolaştırılır.

1 2 3 4 7 8 9 105 6CLK

Q0

Q1

Q3

Q4

Q2

Q5

Q6

Q7

74HC195 ring sayıcı olarak bağlanması ve 1000 başlangıç değeri ile

sayması.


Kayar Yazaç Uygulamaları


Shift register sayısal işareti geciktirme amaçlı

kullanılabilir..

Q7

Q7

A

BData out

CLK40 MHz

Data in

CLK

Data in

Data out

td

C

SRG 8

8-bit seri giriş/seri çıkışlı shift register 40 MHz saat işareti

uygulandığında, çıkışındaki verinin gecikmesini

hesaplayın.

Her saat işaretinde oluşan

gecikme= 1/40 MHz = 25 ns

Toplam gecikme =8

x 25 ns = 200 ns

25 ns

= 200 ns

Kayar Yazaç Uygulamaları


UART (Universal Asynchronous

Receiver Transmitter) seriden paralele

ve paralelden seriye dönüştüren kayar

yazaçlardan oluşur.

UART iki cihazın haberleşmesi için

kullanılır. Paralel veri seriye

dönüştürülür ve asenkron olarak

gönderilir. Seri veri formatı:

D7 D6 D5 D4 D3 D2 D1 D0t

Start

Bit (0) Stop Bits (1)

Data bus

Serial data in Serial data out

CLK CLK

Receiverdata register

Transmitterdata register

Buffers

Transmittershift register

Receivershift register


Seriden paralele dönüşüm yapan alıcının basitleştirilmiş yapısı.

UART sistemi


Keybord Enkoder


Keyboard enkoder ring sayıcı uygulamasıdır.

74HC195 shift register tümdevresi 8-bit ring sayıcı

olarak bağlanmıştır. Başlangıçta tek bir 0 yüklenir ve bu

0 ring sayıcıda dolaşır. Bu 0 keybordda bulunan satırları

tarar. Bir tuşa basıldığında satır numarası satır

enkoderden sütün numarası ise sütün enkoderden

okunur. Ve paralel girişli paralel çıkışlı kayar yazaç

çıkışına aktarılır.


Q0 Q1 Q2 Q3 Q4 Q5

D0 D1 D2 D3 D4 D5

Q5 Q6 Q7Q4Q1 Q2 Q3

D4 D5 D6 D7D1 D2 D3

Q

COLUMN encoder74HC147

1 2 3 4 5 6 7 8

1 2 4

ROW encoder74HC147

1 2 3 4 5 6 7 8

1 2 4

Key code register74HC174

QC

Clock inhibit

+V

One-shots To ROM

Switch closure

Q

D0

Q0

JK

C

SRG 474HC195

JK

C

SRG 474HC195CLK

(5 kHz)

Power on LOADSH/LD +VCC

Ring counter

CC

74HC164 74HC194

Kayar yazaçların mantık simgesi



Güvenlik sistemi


Güvenlik sitemi


Deney 4

1. 8 bit ikili şifreli kapı açma devresini tasarlayıp proteusta

çalıştırın.

2. Onlu 4 rakam şifre kabul eden şifreli kapı açma

devresini tasarlayıp proteusta çalıştırın.

3. 74194 kullanarak Unipolar adım motorunu her saat

frekansında saat ibresi yönünde döndüren devreyi

kurup çalıştırın. (kartta yapılacak).

4. Sağ/sol anahtarı ekleyip 1 ise sol 0 ise sağa döndüren

bağlantıyı yapın.


Terimler


Register

Shift

Load

Bidirectional

Veri saklayan birden fazla flip-flop’dan oluşan devre.

Öteleme, ikilik veriyi taşımak.

İkili veriyi kayar yazaca yüklemek.

Çift yönlü, kayar yazaçlarda hem sola hem sağa

öteleme yeteneği.

Documents

Ege Üniversitesi Ege MYO Mekatronik Programıtec.ege.edu.tr/dersler/2014_b2_kayar_yazaclar.pdf · dönütürülür ve asenkron olarak gönderilir. Seri veri formatı: D 7 D 6 D 5