ELEKTRİK ELEKTRONİK TEKNOLOJİSİ - lisebilisim.com Temel... · ÖLÇME VE DEĞERLENDİRME ... Ortam: Elektrik-elektronik laboratuvarı, işletme, kütüphane, ev, bilgi teknolojileri

T.C.

MLL ETM BAKANLII

ELEKTRK-ELEKTRONK TEKNOLOJS

TEMEL MANTIK DEVRELER 522EE0245

Ankara, 2012

Bu modl, mesleki ve teknik eitim okul/kurumlarnda uygulanan ereve retim Programlarnda yer alan yeterlikleri kazandrmaya ynelik olarak

rencilere rehberlik etmek amacyla hazrlanm bireysel renme

materyalidir.

Mill Eitim Bakanlnca cretsiz olarak verilmitir.

PARA LE SATILMAZ.

i

AIKLAMALAR ................................................................................................................... iii GR ....................................................................................................................................... 1 RENME FAALYET-1 ..................................................................................................... 3 1.SAYI SSTEMLER.............................................................................................................. 3

1.1 Saylar ............................................................................................................................ 3 1.2. Say Sistemlerinin Dntrlmesi ............................................................................... 4

1.2.1. Desimal (Onluk) Saynn Binary (kilik) Sayya evrilmesi ................................. 4 1.2.2. Binary (kilik) Saynn Desimal (Onluk) Sayya evrilmesi ................................ 4 1.2.3. kili (Binary) Say Sistemini Onaltlk (Hexadesimal) Say Sitemine evirmek .. 5 1.2.4. Onaltlk (Hexadesimal) Saynn kilik (Binary) Sayya evrilmesi ................... 5

1.3. kili Say Sisteminde Toplama ...................................................................................... 7 1.4. kili Say Sisteminde karma ...................................................................................... 8

1.4.1. Tmleme (Complementer) Yntemi le karma ................................................. 8 1.4.2. Direkt karma .................................................................................................... 10

UYGULAMA FAALYET .............................................................................................. 12 LME VE DEERLENDRME .................................................................................... 14

RENME FAALYET-2 ................................................................................................... 15 2.Mantksal KAPI DEVRELER ........................................................................................... 15

2.1.Mantksal (Lojik) Kaplar ............................................................................................ 16 2.2 Mantksal Entegre eitleri .......................................................................................... 25

2.2.1 TTL (Transistr Transistr Lojik 74XX).............................................................. 25 2.2.2 CMOS (Complementary Metal Oxide Semiconductor-Tamamlayc Metal Oksit

Yar letken - 40XX) ...................................................................................................... 26 UYGULAMA FAALYET .............................................................................................. 29 LME VE DEERLENDRME .................................................................................... 46

RENME FAALYET3 .................................................................................................. 47 3.BOOLEAN MATEMAT ............................................................................................... 47

3.1. Boolean lemleri ........................................................................................................ 47 3.1.1.Boolean Matematii Sembolleri ........................................................................... 47 3.1.2. Boolean Toplama ve arpma .............................................................................. 48

3.2. Boolean Kanunlar ...................................................................................................... 48 3.2.1. Yer Deitirme Kanunu ....................................................................................... 48 3.2.2. Dalma Kanunu .................................................................................................. 49

3.3. Boolean Matematii Kurallar .................................................................................... 49 3.4. De Morgan Teoremleri................................................................................................ 51 3. 5. Saysal Devre Tasarm .............................................................................................. 55

3.5.1. Boolean fadesinden Saysal Devrelerin izilmesi ............................................. 55 3.5.2. Saysal (Lojik) Devreden Boolean fadenin Elde Edilmesi ................................ 57 3.5.3. Dalga Diyagramnn izilmesi ........................................................................... 59

UYGULAMA FAALYET .............................................................................................. 61 LME VE DEERLENDRME .................................................................................... 62

RENME FAALYET-4 ................................................................................................... 63 4. KARNOUGH HARTASI ................................................................................................. 63

4. 1. Deiken Saysna Gre Karno Haritas .................................................................... 63 4.1.1. Deikenli Karno Haritas .................................................................................. 63 4.1.2 Deikenli Karno Haritas .................................................................................... 64

NDEKLER

ii

4.1.3. Deikenli Karno Haritas ................................................................................... 64 4.1.4. Deikenli Karno Haritas ................................................................................... 64

4.2. Fonksiyonun Karnough Haritasna Yerletirilmesi ..................................................... 65 4.3. Karnough Haritasnda Gruplandrma .......................................................................... 67 4.4. Karnough Haritasndan Sadelemi fadenin Yazlmas ............................................. 70 4.5. Farketmezlere Gre Karno Haritas ............................................................................ 81 UYGULAMA FAALYET .............................................................................................. 82 LME VE DEERLENDRME .................................................................................... 85

MODL DEERLENDRME .............................................................................................. 86 CEVAP ANAHTARLARI ..................................................................................................... 87 NERLEN KAYNAKLAR .................................................................................................. 90 KAYNAKA ......................................................................................................................... 91

iii

AIKLAMALAR KOD 522EE0245

ALAN Elektrik-Elektronik Teknolojisi

DAL/MESLEK Dal Ortak

MODLN ADI Temel Mantk Devreleri

MODLN TANIMI

Bu modl, say sistemleri, boolean matematii, lojik kaplar,

karnaugh haritalar kurallarn uygulayarak lojik ifadelerde

sadeletirmeyi kullanma, uygulamalar yaparak devrelerin

kurulup altrlmas ile ilgili bilgi ve becerilerin

kazandrld bir renme materyalidir.

SRE 40/32

N KOUL Bu modln n koulu yoktur.

YETERLK Temel mantk devrelerini kurmak yeterlikleri

kazandrlacaktr.

MODLN AMACI

Genel Ama

Bu modl ile gerekli ortam salandnda, zaman iyi

kullanarak temel mantk devreleri kurup altrabileceksiniz.

Amalar

Say sistemlerini reneceksiniz. Mantk devrelerini kurup altrabileceksiniz. Boolean matematiini reneceksiniz. Karnough (karno) haritalarn kullanp devre

kurup izimini yapabileceksiniz.

ETM RETM

ORTAMLARI VE

DONANIMLARI

Ortam: Elektrik-elektronik laboratuvar, iletme, ktphane,

ev, bilgi teknolojileri ortam vb.

Donanm: Bilgisayar, projeksiyon cihaz, izim ve

simlasyon programlar, kataloglar, deney setleri, alma

masas, AVO metre, bread board, eitmen bilgi sayfas,

havya, lehim, elektrikli almalar, anahtarlama elemanlar,

yardmc elektronik devre elemanlar, elektrik elektronik el

takmlar

AIKLAMALAR

iv

LME VE

DEERLENDRME

Modl iinde her renme faaliyetinden sonra verilen lme

aralar ile kendinizi deerlendireceksiniz.

retmen modl sonunda lme arac (oktan semeli test,

doru-yanl testi, boluk doldurma vb.) kullanarak modl

uygulamalar ile kazandnz bilgi ve becerileri lerek sizi

deerlendirecektir.

1

GR

Sevgili renci,

Dijital elektronik, aa ayak uydurmak isteyen, yeni teknolojileri takip etmek isteyen

bir renci iin renilmesi gereken bir konudur. Kolay anlalabilir ve renilebilir olmas,

devre tasarmnn kolay ve esnek olmas dijital elektronii cazip klan zelliklerdir. Teknik

elemanlar hzl sanayilemenin, ekonomik, sosyal ve kltrel kalknmann en nemli

unsurudur. Hzl ve srekli retim teknik elemanlarn ayn dili kullanmalar ile salanr. Yar

iletkenlerin ucuzlamas, retim tekniklerinin hzlanmas sonucu gnlk yaamda ve i

yerlerinde kullanlan aygtlarn byk bir blm dijital elektronik devreli olarak retilmeye

balamtr. Dijital devreler hassas alt, az yer kaplad, az g harcad iin tercih

edilmektedir.

Sizlerde bu modl aldktan sonra dnya standartlarnda saysal elektronikte

kullanlan say sistemlerini, devreleri sadeletirmede kullanlan boolean matematiini, lojik

devrelerde kullanlan entegreleri tanyabilecek, tasarmn yapabilecek, lojik devrelerin

sembollerini tanyp devre emalarn kolaylkla izebilecek ve izilmi olan devre

emalarn da okuyabileceksiniz. Karno haritalarn kullanarak saysal( lojik) devre

tasarmnda kullanlan lojik devreyi en abuk en sade ekliyle tasarlayp izebileceksiniz.

GR

3

RENME FAALYET-1

Say sistemlerini reneceksiniz. Dijital elektronik devrelerin tasarm, retim ve

onarm srelerini anlayabilmek iin matematik kurallarn ve saylar bilmek arttr.

Gndelik hayatta kullandmz say sisteminin ne olduunu aratrnz.

nternetten, ktphanelerden ve evrenizden say sistemleri, eitleri hakknda bilgiler toplaynz, bu say sistemlerinin kullanld yerleri aratrnz.

1.SAYI SSTEMLER 1.1 Saylar

Dijital (saysal) elektronikte drt eit say sistemi kullanlmaktadr. Bunlar :

kilik ( binary) say sistemi Onlu (desimal) say sistemi Sekizli (oktal) say sistemi On altl (hexadesimal) say sistemidir.

imdi bu say sistemlerini srasyla grelim

kilik say sistemi

Binary say sisteminde iki adet say bulunur. Bunlar 0 ve 1 dir. Bu yzden binary

say sisteminin taban 2'dir. (1011 )2 eklinde yazlr. Bu say sistemine ngilizce'de ikili say

anlamna gelen binary numbers yani binary say sistemi denilmitir. Her say dijit olarak

ifade edilir ve basamaklar 2'nin kuvveti olarak yazlr. rnein 4 dijitten (haneden) oluan

yani 4-bitlik bir saynn bit arlklar 2,2,2,2 'dr. Bit arlklarnn en kk olduu dijite

en kk deerlikli say (least significant digit, LSD), bit arlnn en byk olduu dijite

ise en byk deerlikli say (most significant digit) denir. MSB taraf en arlkl bit, LSB

taraf en kk deerlikli bittir.

RENME FAALYET1

AMA

ARATIRMA

4

Onlu say sistemi

Desimal say sistemi normal sayma saylardan oluur. Yani, 0 1 2 3 4 5 6 7 8 9

saylarndan oluur. Gnlk hayatmzda kullandmz say sistemidir. On adet say

bulunduu iin bu say sisteminin taban 10'dur. (348)10 eklinde yazlr. Bu say sisteminde

ise drt matematiksel ilem bilindii gibidir.

Sekizli say sistemi

Oktal say sisteminde 8 adet rakam bulunmaktadr. Bunlar 0 1 2 3 4 5 6 7'dir. Taban

says 8'dir. (125) 8 eklinde gsterilir.

On altl say sistemi

Hexadesimal say sisteminde 16 adet rakam bulunur. Bunlar 0 1 2 3 4 5 6 7 8 9 A B

C D E F'dir. Burada 10=A,11=B, 12=C, 13=D, 14=E, 15=F ye karlk gelir. Taban ise

16'dr ve (1B3A )16 eklinde yazlr.

1.2. Say Sistemlerinin Dntrlmesi 1.2.1. Desimal (Onluk) Saynn Binary (kilik) Sayya evrilmesi

Desimal say binary sayya evrilirken binary saynn taban olan 2'ye blnr.

Kalanlar bir kenara yazlarak tersten ikilik say olarak yazlr.

rnek : (12)10 saysn binary (ikilik ) sayya eviriniz.

12 /2 = 6 kalan :0

6 /2 = 3 kalan :0

3 /2 = 1 kalan : 1 Saymz (12)10 = (1100)2 olur.

1 / 2= yok kalan :1 Bir baka ekilde yazacak olursak:

(12)10 = (1100)2 olur.

1.2.2. Binary (kilik) Saynn Desimal (Onluk) Sayya evrilmesi rnein (110) 2 binary saysn desimal sayya evirelim.

(110)2 = 1x 2 + 1 x 2 + 0 x 2 => 1 x 4 + 1 x 2 + 0 x 1 = 4 + 2 + 0 = (6 )10 bulunur.

Not: Her bir bit kendi kuvveti ile arplr ve hepsi toplanr.

rnek olarak (101)2 ve (111)2 saylarn onlu sayya evirelim.

(101)2 = 1 . 2 + 0. 2 + 1. 2 = 4 + 0 +1 = (5)10

(111)2 = 1 . 2 + 1. 2 + 1. 2 = 4 + 2 +1 = (7)10

5

1.2.3. kili (Binary) Say Sistemini Onaltlk (Hexadesimal) Say Sitemine

evirmek kili (binary ) sayy on altl say sistemine evirmek iin verilen ikili say sadan

balamak zere 4er 4er gruplara ayrlr. Ayrlan her grubun on altl(hexadesimal) karl

yazlr.

rnek: (01011101)2 = (.)16 on altl karln bulunuz.

zm: 4erli gruplara ayrrsak;

0101 1101

5 D (01011101)2 = (5D)16 bulunur.

rnek: (101101011111)2 = (.)16 on altl karln bulunuz.


1011 0101 1111

B 5 F (101101011111)2 = (B5F)16 bulunur.

1.2.4. Onaltlk (Hexadesimal) Saynn kilik (Binary) Sayya evrilmesi Hexadesimal (Onaltlk) sayy binary sayya evirme ilemi yaplrken dk arlkl

deerden itibaren Hex say drt bitlik gruplara ayrlr. Saynn karl bulunur.

rnek : (1AB3)16 = ( )2 saysn binary sayya eviriniz.

zm: (1AB3)16 = 1 A B 3

0001 1010 1011 0011

(1AB3)16 = (1101010110011)2 olur.

rnek : (AF8)16 = ( )2 saysn binary sayya eviriniz.

zm: (AF8)16 = A _F 8

1010 1111 1000 (AF8)16 = (101011111000 )2 bulunur. Desimal Say Binary Say Oktal Say Hexadesimal Say

0 0000 0 0

1 0001 1 1

2 0010 2 2

3 0011 3 3

4 0100 4 4

5 0101 5 5

6 0110 6 6

7 0111 7 7

8 1000 10 8

9 1001 11 9

10 1010 12 A

11 1011 13 B

12 1100 14 C

13 1101 15 D

14 1110 16 E

15 1111 17 F

Tablo 1.1 : Desimal , binary, oktal, say hexadesimal saylarn karlklar

6

Tablo 1.1de 0dan 15e kadar desimal , binary, oktal, say hexadesimal saylarn

karlklar grlmektedir.

Not 1: Oktal( sekizlik) saynn desimal (onluk) sayya evrilmesi Oktal say sisteminde taban 8 olduu iin ilemlerimizde bu taban kullanacaz.

rnek : (25) 8 oktal saysn desimal sayya evirelim.

(25) 8 = 2 x 8 + 5 x 8 => 2 x 8 + 5 x 1 = 16 + 5 = 21 10 bulunur.

rnek : (147) 8 oktal saysn desimal sayya evirelim.

(147) 8 = 1 x 8 2 +4x8

1+ 7 x 8 => 1 x 64+4x8 +7x 1 = 64 + 32+7 = (103) 10 bulunur.

Not 2: Binary (ikilik) saynn oktal (sekizlik) sayya evrilmesi

Binary sayy sekizlik (oktal )sayya evirmek iin binary say sa taraftan yani LSB

olan taraftan itibaren 3er 3er gruplara ayrlr ve her grubun oktal karl yazlr.

rnek: (01011101)2 = ()8 oktal karln bulunuz.


01 011 101

1 3 5 (01011101)2 = (135)8 bulunur.

rnek: (1010111)2 = ()8 oktal karln bulunuz.

zm: 3er 3er gruplara ayrrsak;

1 010 111

1 2 7 (1010111)2 = (127)8 bulunur.

Not 3: Oktal (sekizlik)saynn binary(ikilik) sayya evrilmesi

Oktal sayy binary sayya evirmek iin oktal saynn her biri 3 bitlik binary sayya

evrilir.

rnek : (432)8 = ( .. )2 saysn binary sayya eviriniz.

zm: (432)8 = 4 3 2

100 011 010 (432)8 = ( 100011010 )2 bulunur.

Not 4: Desimal (onluk) saynn hexadesimal (on altlk) sayya evrilmesi

Desimal sayy, hexadesimal sayya evirmek iin desimal say 16ya blnr.

Blme sonunda kalanlar tersten yazlr. Aadaki rnekleri inceleyiniz.

rnek: (67)10 = (.)16 saysn eviriniz.

( 67 )10 = ( 47 )16

rnek: (955)10 = (.)16 saysn eviriniz.

(955)10 = (3BB)16 ( B=11dir)

7

Not 5: Hexadesimal (on altlk) saynn desimal (onluk) sayya evrilmesi

rnek: (4F8)16 saysn desimal sayya evirelim.

(4F8) 16 = 4 x 16 + F x 16 + 8 x 16

= 4 x 256 + F x 16 + 8 x 1 =4x256+15x16+8x1= 1024 + 240 + 8 = (1272) 10

bulunur.

Hexadesimal saylarla hesap yaplrken harf olarak belirtilen saylarn rakama

evrilerek hesap yaplmas daha kolay olacaktr. rnein (C = 12 , A = 10 , F = 15) vb.

rnek : (AB2)16 saysn desimal sayya eviriniz.

(A12)16 = A x 16 + Bx 16 + 2. 16

= 10x256 + 11x16 + 2x1

=2560 + 176 + 2 = (2738)10 olur.

1.3. kili Say Sisteminde Toplama

kili saylarda toplama ileminde aadaki kurallarn bilinmesi gerekir.

0 + 0 =0

0 + 1 =1

1 + 0 =1

1 + 1 =0 Elde 1 var.

rnek: (11)2 ve (10)2 saylarn toplaynz.

Grld gibi 1+1 = 0 ve elde bir sonraki basamaa

aktarlmtr.

(11)2 =(3)10 ve (10)2 = (2)10 dir. Toplam 3+2=5 tir.



8

rnek: (0011)2 , (110)2 ve (1111)2 saylarn toplaynz.

rnek: (011)2 , (11)2 , (001)2 ve (1010)2 saylarn toplaynz.

1.4. kili Say Sisteminde karma

Binary (ikilik) saylarda karma ileminde aadaki kuralar uygulanr.

0 0 = 0

1 0 = 1

0 1 = 1 ( Burada bir soldaki stundan 1 bor alnr ve bu stuna 2 olarak yazlr.

1 1 = 0

kilik say sisteminde karma ilemi iki metot ile yaplmaktadr.

1. metot tmleme (complementer) yntemi ile karma

2. metot ise direkt karma ilemidir.

1.4.1. Tmleme (Complementer) Yntemi le karma xxxxx eksilen say

yyyyy kan say

ZZZZ kalan (fark)

kan saynn 1e tmleyeni alnr yani 0lar 1, 1ler 0 yaplr. Eksilen say ile kan saynn 1e tmleri toplanr. Toplamann en sonundaki bit (MSB taraf), LSBnin altna (tanr)yazlr. En byk deerlikli basamakta elde 1 oluursa bu ilem sonucunun

pozitif olduu anlamna gelir.

Eer elde 1 olumamsa sonu negatiftir doru cevab bulmak iin sonu terslenerek yazlr.

9

Aadaki rnei dikkatlice inceleyiniz.

Grld gibi bu

metotta 2. saynn 0lar 1,

1leri 0 yaplarak toplama

ilemi gerekletirilmektedir.

10

rnek:

11001(25)

10011(19)

6 olur.

rnek: (1101)2 saysndan (0110)2 saysn karnz.

Toplama sonucunda en byk bit 1

(elde 1) olduu iin LSB tarafna alnp tekrar

topland.

1.4.2. Direkt karma

rnek:

Burada karma ilemi yaplrken 1. saynn MSB (most significant digit) tarafndan

iki tane 1 alp 2. saydan karyoruz.

rnek:

(4. ileme kadar normal karma ilemi yaplrken 4. ilemde 0 - 1

karmza kar. 0dan 1 karlamayaca iin yan stundan 1 bor

alnr yani iki tane (11) alnr. Bu (11) lerden bir tanesi aadaki 1 den

kar ve sadece 1 kalr. Kalan 1 aadaki sonuca yazlr. 5. ilemde 1 -

0 dan 1 bor alnd iin durum 0 - 0 olmutur ve sonu 0 olur.

Bu ilem desimal say sitemine evrilerek de yaplabilir.

(10110)2 = (22)10 ve (01010)2=(10)10

(22)10 - (10)10 = (12)10 olur. (12) saysnn ikili karln yazarsak (12)10 = (01100)2 sonucu elde edilmi olur.

11


Desimal karl yazlrsa

(1010)2=10 ve (0101)2 = 5

(10)10 (5)10 =5 olur.


Desimal karl yazlrsa

(1010)2 = 10

(0011)2 = 3 (10)10 (3)10 =7 olur.

rnek : (1011101)2 saysndan (1101)2 saysn karnz.

12

UYGULAMA FAALYET

Aada 10 say sisteminde verilen sayy ikilik say sitemine eviriniz.

(9)10 = (..)2

zm:

(9)10 desimal saysn binary sayya evirme ilemi

binary karl tersten yazlr (ok ynnde).

(9)10 = (1001)2 olur.

UYGULAMA FAALYET

13

KONTROL LSTES

Bu faaliyet kapsamnda aada listelenen davranlardan kazandnz beceriler iin

Evet, kazanamadklarnz iin Hayr kutucuklarna ( X ) iareti koyarak rendiklerinizi

kontrol ediniz.

Deerlendirme ltleri Evet Hayr

1 Onlu (desimal) say sistemini ikili (binary) say sistemine

evirebildiniz mi?

2 kili (binary) say sistemini onlu (desimal) say sistemine

evirebildiniz mi?

3 kili (binary) say sistemini onaltl (hexadesimal) say sitemine

evirebildiniz mi?

4 Onaltl (hexadesimal) say sistemini say ikili (binary) sitemine

evirebildiniz mi?

5 kili say sisteminde toplama yapabildiniz mi?

6 kili say sisteminde karma yapabildiniz mi?

DEERLENDRME

Deerlendirme sonunda Hayr eklindeki cevaplarnz bir daha gzden geiriniz.

Kendinizi yeterli grmyorsanz renme faaliyetini tekrar ediniz. Btn cevaplarnz

Evet ise lme ve Deerlendirme ye geiniz.

14

LME VE DEERLENDRME

Aada verilenleri istenen say sistemlerine eviriniz.

1. Aadaki ikili saylar onlu say sistemine eviriniz.

a)(11010)2 = (....)10 c)(100011)2 = (....)10

b)(110111)2 = (....)10 d)(11011)2 = (....)10

2. Aadaki ikili saylar oktal say sistemine eviriniz.

a)(111010)2 = (... )8 c)(1010011)2 = (....)8

b)(1110111)2 = (...)8 d)(101011)2 = (.)8

3. Aadaki ikili saylar hexadesimal say sistemine eviriniz.

a)(1101010)2 = (..)16 c)(1010011)2 = (....)16

b)(11010111)2 = (..)16 d)(1101101)2 = (....)16

4. Aadaki desimal saylar oktal say sistemine eviriniz.

a) (15)10 = (....)8 c (78)10 = (...)8

b) (110)10 = (....)8 d)(83) 10 = (...)8

5. Aadaki desimal saylar hexadesimal say sistemine eviriniz.

a) (22)10 = ()16 c)(157)10 = (...)16

b) (87)10 = (...)16 d)(255) 10 = ()16

6. Aadaki ilemleri yapnz.

a)(11011)2 + (10110)2 = (..)2 b)(110110)2 + (11110)2 = (..)2 c)(110110)2 - (1110)2 = (..)2

d)(110110)2 - (1101)2 = (..)2

DEERLENDRME

Cevaplarnz cevap anahtaryla karlatrnz. Yanl cevap verdiiniz ya da cevap

verirken tereddt ettiiniz sorularla ilgili konular faaliyete geri dnerek tekrarlaynz.

Cevaplarnzn tm doru ise bir sonraki renme faaliyetine geiniz.

LME VE DEERLENDRME

15

RENME FAALYET-2

Temel mantk devrelerini ve eitlerini tanyarak kullanlan bu elemanlarla ilgili eitli

tasarmlar yapabileceksiniz. Tasarlam olduunuz bu devreleri bread board veya

bilgisayar ortamnda uygulayabileceksiniz.

0 ve 1 ne demektir? Dijital sinyal nedir? kilik, onluk ve onaltlk say sistemleri ve zellikleri nelerdir? Lojik kaplarn eitleri, sembolleri, doruluk

tablolar, entegreleri nelerdir? Lojik ifade veya lojik fonksiyon nedir? Lojik

fonksiyon kaplarla nasl gerekletirilir? Gerekletirilmi bir lojik devrenin k nasl bulunur? Doruluk tablosuna bakarak lojik fonksiyon nasl karlr? Lojik entegrelerin zerinde yazan bilgiler ne anlama gelmektedir?

Matematik ilemleri yapan ve, vedeil, veya, veyadeil, zel veya, zel veyadeil, deil kaplarn gerekletiren entegreleri, kataloglar ve interneti

kullanarak inceleyeniz. Bu kaplarn eitleri, isimleri hakknda bilgi toplaynz

ve her bir kap iin bir entegrenin katalog bilgilerini yaznz.

Evinizde bilgisayardan lojik kaplar hakknda bilgi toplaynz. Bu kaplarn klf ekline ve iyapsna dikkat ediniz.

Elektronik malzemelerin satld bir iletmeye giderek entegreli kap eitlerini grnz.

almalarnz rapor hline getirerek snf ortamnda bilgi paylamnda bulununuz.

2.MANTIKSAL KAPI DEVRELER Dijital elektroniin temelini lojik(mantk) kaplar oluturmaktadr. Dijital devreler

lojik kaplar kullanlarak elde edilir. Lojik kaplarn iyi bilinmesi fonksiyonlarnn ve

zelliklerinin kavranmas ilerde devre tasarmnda ok byk kolaylk salayacaktr.

Kaplar, entegre ((IC) ntegrated crcut)) denilen yar iletken elemanlarn iinde

bulunmakla birlikte diren, diyot, transistr kullanmak suretiyle de lojik kaplar oluturmak

mmkndr. Entegre devreler, g harcamasnn az, alma hznn yksek, ebatlarnn

kk ve ekonomik olmas gibi birok stn zellii nedeniyle tercih edilmektedir.

Lojik kaplara gemeden nce unun ok iyi bilinmesi gerekir: Lojik kap

devrelerinde iki gerilim seviyesi vardr. Birincisi lojik (1) yani yksek seviye (+5V) ve

ikincisi ise lojik (0) yani dk seviye (0 V) dir.Srasyla lojik kap devrelerini inceleyelim.

RENME FAALYET2

AMA

ARATIRMA

16

2.1.Mantksal (Lojik) Kaplar

Saysal devrelerin tasarmnda kullanlan temel devre elemanlarna lojik kaplar ad

verilir. Bir lojik kap bir k, bir veya birden fazla giri hattna sahiptir. k, giri

hatlarnn durumuna bal olarak lojik-1 veya lojik-0 olabilir. Bir lojik kapnn girilerine

uygulanan sinyale bal olarak knn ne olacan gsteren tabloya doruluk tablosu

(truth table) ad verilir.

TAMPON(Buffer) ,VE(AND), VEYA(OR), DEL(NOT), VEDEL(NAND),

VEYADEL(NOR), ZELVEYA(EXOR) ve ZELVEYA DEL(EXNOR) temel lojik

kaplardr.

Tampon kaps ( buffer gate) Tampon kapsnn bir girii ve bir k bunmaktadr. Esasnda tapman bir kap

grubuna girmemektedir. Bu devre elektronik katlar veya kullanlan dier kaplar arasnda

empedans uygunluu salar. Kullanlan devrelerde bir katn k empedans dier katn giri

empedansna eit olmaz ise katlar arasnda bulunan bu uyumsuzluk enerji kayplarna neden

olmaktadr. Tampon kat ile empedans uygunsuzluundan oluan kayplar nlenmi olur.

ekil 2.1 : Tampon (buffer) sembol ve elektriksel emas

ekil 2.2 :7407 Entegresi i yaps kaps ve doruluk tablosu

Giri k

A C

0 0

1 1

17

ekil 2.3: 74127 Tampon entegresi i yaps

74125 entegresinin de i yapsnda drt adet tampon kaps bulunmaktadr. Burada

1,4,10 ve 13 nu.l ayaklar yetki (enable) girileridir. Yetki ucu entegrenin kna giriten

verilen bilginin iletilip iletilmeyeceine karar veren utur. Yetki ucuna lojik 0 verilirse k

aktif k olur.

Deil kaps (not gate, nverter):

DEL kapsnn bir girii ve bir k vardr. Deil (NOT) kaps giriine uygulanan

lojik bilgiyi kna tersini alarak aktaran kapdr. Bir baka ifade ile giriine lojik

1uygulanrsa kta lojik 0, girite lojik 0 uygulanrsa kta lojik 1 veren kapdr. Bu

zelliinden dolay evirici, tersleyici de denilmektedir. Bir ifadenin rnein Ann tersi (A

veya A ) eklinde yazlr.

B= A

ekil 2.4:DEL (NOT) kaps sembol, k ifadesi ve Deil kaps doruluk tablosu

Elektriksel edeerinde

grlecei gibi eer anahtar ak

(lojik 0) ise lamba (lojik 1)

yanacaktr. Anahtar kapal

olduunda (lojik 1) ise lamba (lojik

0) yanmayacaktr.

ekil 2.5: Deil (NOT) kaps elektriksel edeeri

7404 entegresi iinde alt adet DEL (NOT) kaps bulundurur. Bu entegre

kullanlrken alt taneden herhangi biri veya birden fazla Deil kaps birlikte kullanlabilir.

Giri k

A B

0 1

1 0

18

ekil 2.6 : IC 7404 entegresinin i yaps

Ve kaps ( and gate)

ekil 2.7 : VE kaps elektriksel emas

Ve kapsn anlamak iin elektriksel devresine bakalm. ekilde grld gibi

kaynak(Vcc), A ve B anahtarlar ve lamba (yk) birbirlerine seri baldr. Anahtarlardan

birinin ak olmas lambay yakmaz. Ancak A ve B anahtarnn ikisi de kapal 1 olduunda

lamba k verecektir yani 1 olacaktr. Anahtarn ak olmas 0, anahtarn kapal olmas

1, lambann snk olmas 0, lambann yanmas 1 olarak adlandrlr. Doruluk

tablosunda grld gibi iki deiken (A ve B) olduu iin (2n=2

2=4) drt farkl durum

ortaya kmaktadr.

ekil 1.8. :ki girili ve (and) kaps sembol ve doruluk tablosu

ki girili ve kaps dijital devrelerde arpma kaps olarak adlandrlr. Doruluk

tablosundan ilem yapldnda

A=0 ve B=0 ise k C= A.B= 0.0 = 0

A=0 ve B=1 ise k C= A.B= 0.0 = 0

A=1 ve B=0 ise k C= A.B= 0.0 = 0

A=1 ve B=1 ise k C= A.B= 0.0 = 1 olur.

A B k (C)

0 0 0 (Lamba Yanmaz )



1 1 1 (Lamba Yanar )

C = A.B

19

ekil 2.9da diyotlu ve kaps

grlmektedir.Burada A=1 ve B=1 (lojik 1)

uygulanrsa D1 ve D2 diyotlar kesimde olacaktr.

nk diyotlara ters polarma uygulanm

olacaktr. k (F) ise +Vcc yani 5V (lojik 1)

grlecektir. Dier durumlarda girilere A=0,

B=1 ya da A=1, B=0 durumunda diyotlardan biri

iletimde olacaktr. Bu durumda k (F) 0 (lojik

0) olacaktr. A=0, B=0 durumunda ise her iki

diyot iletimde olaca iin yine k 0 olacaktr.

ekil 2.9 : Diyotlu ve kaps

Aadaki ekilde 7408 entegresinin i yaps verilmitir. Entegrenin 7 nu.l aya

GND(Toprak), 14 nu.l aya +Vcc (5V) olarak grlmektedir. Entegre iinde drt adet VE

kaps bulunmaktadr. Bu kaplar birbirinden bamszdr. ster tek tek isterseniz birbirine

balant yaplarak deiik ifadeler elde edebilirsiniz.

Not: ema izimlerinde VE kaplar zerinde +5V ve Gnd gsterilmez. Entegreyi

kullanrken bu balantlar mutlaka yapnz.

ekil 2.10 :IC 7408 Ve (AND)kaps i yaps

Veya kaps (or gate)

ekil 2.11 : Veya kaps elektriksel emas

20

Veya kapsnn en az iki girii ve bir k bulunmaktadr. Elektriksel edeer

emasnda iki paralel anahtar eklinde gsterilmektedir. Lambann yanmas iin yalnzca A

anahtarnn ya da yalnzca B anahtarnn ya da A ile B anahtarnn kapal olmas yeterli

olacaktr. Lamba sadece iki anahtarnda ak olmas durumunda snk olacaktr.Lojik

ilemlerde veya kaps toplama ilemi yapmaktadr.

ekil 2.12: ki girili veya kaps (OR) sembol ve doruluk tablosu

ekil 2.13te Diyotlu veya kaps grlmektedir.

Bu devrede girilere (A ve B) lojik 0 verildiinde her

iki diyot kesimde olacaktr. Dolaysyla k (lojik 0)

olacaktr. Eer girilerden herhangi birine 1 (lojik 1)

verilirse lojik 1 verilen diyot iletimde olur. Dier diyot

ise kesimde olur. Bu durumda ktaki led diyot yanar

yani lojik 1 olur. Her iki girie de 1 verilirse k yine

lojik 1 olacaktr. Veya kapsnn zelliklerini

gsterecektir.

ekil 2.13: Diyotlu VEYA kaps

7432nin i yapsnda grld gibi drt

adet VEYA kaps bulunmaktadr. Bu kaplar

birbirinden tamamen bamsz olmakla beraber

entegre kullanlaca zaman 14 nu.l ayaa +5V

verilmeli ve 7 nu.l ayak ise ase(GND) olarak

mutlaka balanmaldr.

ekil 2.14. IC 7432 VEYA kaps i yaps

Vedeil kaps ( nand gate)

C = A+B

A B k (Q)

0 0 0 (Lamba Snk )




21

Elektriksel edeer devresinde grld gibi VEDEL kapsnda lambaya DEL

(NAND) kapsndaki gibi anahtar balanm olup anahtar says ikiye(A ve B) kmtr.

Lambann snmesi iin A ve B anahtarlarnn ikisinin de kapal

(lojik 1) olmas gerekir. Anahtarlarn dier durumlarnda lamba (lojik 1)

yanacaktr. Bu durum doruluk tablosunda grlmektedir.

ekil 2.15: VEDEL kaps elektriksel edeeri

VE DEL kaps iki girii bir k vardr. Bu kap aslnda bir VE kaps ile bir

DEL kapsnn birlemi hlidir. Sembolde grld gibi VE kapsnn kna bir adet

kk daire eklenmitir.

ekil 2.16:VEDEL (NAND) kaps sembol, k ifadesi ve doruluk tablosu

7400 entegresi de i yapsnda drt adet

VEDEL ( Nand) kaps bulundurur. Entegre

kullanlrken i yapsna baklarak herhangi biri

veya birka kap birlikte kullanlabilir. Dier

entegrelerde olduu gibi 14 nu.l ayak +5 V ve 7

nu.l ayak ase (Gnd) ye balanmaldr.

ekil 2.17: 7400 entegresi i yaps

Veya deil kaps (nor gate)

C =

Giriler k

A B C

0 0 1

0 1 1

1 0 1

1 1 0

22

ekilde 2.18de VEYA DEL

(NOR) kapsnn elektriksel edeeri

grlmektedir. Dikkat edilirse Veya deil

kapsnn elektriksel edeerinde A ve B

anahtarlar lambaya yani ka paralel

bal iki anahtardr. Lambann yanmas

yani kn lojik 1 olmas iin her iki

anahtarn ak (lojik 0) olmas gerekir.

Dier durumlarda ise lamba snk

olacaktr.Bu durum tablod grlmektedir.

ekil 2.18: VEYA DEL kaps elektriksel edeeri

Veya Deil kapsnn sembol Veya kapsnn kna kk bir daire ekleyerek

gsterilir. k ifadesi ise giriine uygulanan lojik deerin ikisini toplayarak tersler.

ekil 2.19: VEYA DEL (NOR) kaps sembol k ifadesi ve doruluk tablosu

ekil 2.20 :7402 entegresinin i yaps

7402 entegresi iyapsnda drt adet Veya Deil (NOR) kaps bulundurur. Entegre

kullanlrken i yapsna baklarak herhangi biri veya birka kap birlikte kullanlabilir. Dier

entegrelerde olduu gibi 14 nu.l ayak +5 V ve 7 nu.l ayak ase (Gnd) ye balanmaldr.

zel veya kaps (exclusive or gate,EX-OR)

C =

Giriler k

A B C

0 0 1

0 1 0

1 0 0

1 1 0

23

zel Veya kaps iki girii bir k olan bir kapdr. Bu kap XOR diye de

gsterilebilir. Bu kapnn zellii eer girilerin ikisi de ayn ise yani A= B= 0 veya A= B =

1 olduunda k lojik 0 olmaktadr. Eer girilerin ikisi de farkl ise yani A= 1, B= 0 veya

A= 0, B = 1 olduunda k lojik 1 olmaktadr.

zel Veya kapsnn ilemlerinde zel toplama ilemi ( ) olarak kullanlr.

ekil 2.21 : zel Veya kaps elektriksel edeeri ve Doruluk tablosu

C = A B = A. + .B

ekil 2.22 : zel Veya kaps sembol ve k ifadesi

k ifadesinde grld gibi zel Veya kaps iki Deil kaps (A ve B) , iki Ve

kaps (AB ve AB) ve bir Veya kaps ile de elde edilebilir.

ekil 1.23 : zel Veya kapsnn dier kaplarla yapl

Giriler k

A B C

0 0 0

0 1 1

1 0 1

1 1 0

24

ekil 1.24 : 74 86 zel Veya kaps i yaps

7486 entegresinin iinde drt adet zel Veya(Ex-Or) kaps bulunur. Entegre

kullanlrken herhangi biri veya birden fazlas kullanlabilir. Her entegrede olduu gibi

kullanm yaplan entegrenin +5V ve ase (Gnd) ayaklar balanmaldr.

zel veya deil (Exclusive NOR, Gate,EX-NOR) zel Veya Deil kapsnda girilere ayn anda (A=0 ve B=0 veya A=1 ve B=1 )

uygulandnda k lojik 1 deerini alr.

Eer giriler farkl ise (A=0 ve B=1 veya A=1 ve B=0 ) k lojik 0 deerini alr.

C= (A B)' = ekil 2.25. zel Veya Deil (EX-NOR) sembol ve doruluk tablosu

ekil 2.26. zel Veya Deil (EX-NOR) elektriksel edeeri ve zel veya deil kaps i yaps

Giriler k

A B C

0 0 1

0 1 0

1 0 0

1 1 1

25

ekil 2.27: zel Veya Deil (EX-NOR) kapsnn dier kaplarla elde edilmesi

2.2 Mantksal Entegre eitleri Endstriyel uygulamalarda TTL ve CMOS entegreleri en yaygn kullanlan iki

entegredir.

Kullanlan entegreler ierdikleri kap saysna gre u snflara ayrlr:

SSI (small-scale ntegration): 12den az transistr ieren entegreler MSI (medium scale ntegration): 12 ile 99 aras transistr ieren entegreler

(rnein flip-floplar, sayclar)

LSI (large scale ntegration): 100 ile 9.999 aras transistr ieren entegreler (rnein hafza elemanlar EPROM, ROM)

VLSI (very large scale ntegration): 10.000-99.999 aras transistr ieren entegreler (rnein 8-bit basit mikroilemciler)

ULSI (ultra large scale ntegration): 100.000- ve fazlas transistr ieren entegreler (rnein gelimi entegreler)

2.2.1 TTL (Transistr Transistr Lojik 74XX)

En ok kullanlan lojik entegredir. TTL tr IC 'ler 74XX serisi ile belirtilirler.

Buradaki XX, 2 harfi gstermektedir ve geride kalan 00 da numaralar temsil eder. Mesela

74LS00 ya da 74HC00 vb. Dier tip bir ailede de ortadaki harfler bulunmaz, mesela 7400

vb. 74 Serisi entegreler TTL tr entegrelerdir. (7400,7446,...v.b.) 74 'den sonraki rakamlar

IC iindeki lojik kapnn trn belirler. Bu entegre iindeki kaplar Transistr- Transistr

mantna gre dizayn edilmilerdir. TTL girilerinde ok emiterli (bir transistor- n birden

fazla emiterinin olmas) transistr kullanlr. Birok kapy bnyesinde bulundurur. Orta ve

yksek hzl olarak imal edilen birok TTL modeli vardr. Besleme voltaj 5 V olup voltaj

k deeri 2 V ve st ise lojik 1 k, lojik 0 seviyesi 0.0V -0.8V aralnda

gsterilmektedir. 0.8 Vdan byk ve 2Vdan az herhangi voltaj belirsizliktir.

TTL mantk ailesi 54 veya 74 numaral nekine sahiptir. 54 serisi askeri

amaldr. alma scakl aral -55C ile +125C arasnda iken 74 serisi entegreler iin

bu aralk 0C ila +70C arasndadr.

26

TTL (transistor-transistor logic) entegreler u alt gruplara ayrlr:

Standard TTL (74XXX ailesi): En eski, yava ve g kayplar ok fazla Dk gl (low power) TTL (74LXXX ailesi): Daha az g kayplar Schottky (otki) TTL (74SXXX ailesi): Hzl fakat g kayplar fazla Dk gl (low power schottky) TTL (74LSXXX ailesi): Hzl ve dk g

kayplarna sahip

Advanced LS TTL (74ALSXXX): Hz-g kayplar oran ok iyi FAST TTL (74FXXX): Hz ve g kayplar asndan en iyi TTL entegresi

74HC tipi entegreler yksek hzl CMOS devrelerdir, TTL hz ile ok az g tketen

4000 serisinin birletirilmesi ile oluturulmutur. 74LS ailesiyle ayn pin klar olacak

ekilde dzenlenmitir. 74 HC girilerinin 74LS klar ile srlmesi gvenli deildir.

nk lojik 0 iin kullanldnda voltaj aral uygun deildir. Bunun yerine 74HCT

kullanlmaldr.74HCT ailesi 74HC ve 74LS TTL ailesinin zel olarak birletirilmi bir

versiyonudur, dolaysyla 74HCT serisi bir entegre uygun bir ekilde 74 LS ile ayn sistemde

gvenle kullanlabilir. Aslnda 74HCT ailesi birok devrede 74LS yerine kullanlabilir.

Bu entegreler statik elektrik asndan hassastrlar. Bir pine dokunmak statik olarak arj

olmasna sebep olabilir ve entegre devreyi bozabilir. Entegre devreler kullanma zamanna

kadar koruma klflarnda tutulmaldr.

2.2.2 CMOS (Complementary Metal Oxide Semiconductor-Tamamlayc Metal

Oksit Yar letken - 40XX)

CMOS entegreler 40 serisi ile belirtilir. 4 'den sonraki rakamlar IC 'nin fonksiyonunu

yani ne tr lojik kap kullanlacan gsterir. Entegre zerindeki B harfi gelitirilmi koruma

dzeni olduunu gsterir. B kodlu CMOSlar endstriyel uygulamalar iin ok uygundur.

Fet-Mosfet mantna gre dizayn edilmilerdir. TTL entegresinin daha gelimi eklidir.

Ancak alma hzlar (yaylm hzlar) olduka yavatr. TTL ve ECL ye gre CMOS ideal

bir mantk entegresidir. Olduka geni bir besleme aralnda alr ( 3 - 18V).

alrken ok kk g kullanr. CMOS ' larn giri empedanslar olduka yksektir.

Ancak bu durumun sakncal taraf da vardr. Yksek giri empedans nedeniyle

kullanlmayan ular zerinde gerilim yklenmesi olur. Entegre iinde kullanlmayan

kaplarn balant ular besleme hattna balanmaldr. Aksi taktirde istenmeyen klar

meydana gelir.

CMOSlar iin genel olarak unlar sylenebilir:

Balca zellikleri unlardr;

simleri 40 veya 140 harfleri ile balar (4013,4001,14017 vb.) . CMOS klar TTL entegrelerle kontrol edilmez. CMOS entegrelerin girileri statik yklere kar duyarldr. 3V...18V arasndaki besleme geriliminde alabilir. G harcamalar TTL' e gre daha azdr. Yaylm gecikme sreleri TTL'e oranla fazladr.

27

Besleme: 3 - 18V, kk salnmlar tolere edilir. Giriler ok yksek empedansa

sahiptir.

klar yaklak 1 mA seviyesinde akm verir. CMOS entegre girilerini

srecekseniz, ama eer bir giri srmeyecekseniz 6V luk besleme de maksimum akm

yaklak 5 mA seviyelerindedir. Bu deer 9V luk beslemede 10 mA civar olur ki bir ledi

srmek iin bu yeterlidir. Daha yksek akmlarda ama kapama ilemleri iin araya bir

transistr konulabilir.

k kapasitesi (Fan-out): Bu zellik bir k ucunun ka adet giri ucunu

srebileceini gsterir. CMOS entegreleri iin bir k 50 civarnda girii srebilir.

Kap yaylm zaman : 9 V luk beslemede tipik olarak yaklak olarak 30 ns dir.Daha

dk besleme gerilimlerinde daha uzun bir sre ortaya kar.

Frekans: 1MHz' kadar, daha yksek frekanslarda 74 serisi kullanlmaldr.

G tketimi olduka dktr. W seviyesindedir. Yksek frekanslarda bu artabilir,

rnein 1 MHz de mW seviyesine ulaabilir.

CMOS entegreler kendi aralarnda snflara ayrlrlar. Bunlarn nemlileri;

Standart CMOS serisi = 40...A

Tamponlanm CMOS serisi = 40...B

Tamponlanmam CMOS serisi = 40...UB

farkl snfa ayrlan CMOSlarn ayak balantlar ve grevleri hepsinde de ayndr,

fakat birbirlerinin yerine kullanlamaz.

Bu seriler arasndaki temel farklar aada gsterilmitir.

Tip 40..A 40..B 40..UB

Yaylm Gecikmesi

k Empedans

Maks. alma Frekans

Tipik Vcc Deeri

Maksimum Vcc Deeri

50 ns

100..400 ohm

885 Khz

3...12 V

3...15 V

150 ns

400 ohm

280 Khz

3...15 V

3...18 V

60 ns

100..400 ohm

885 Khz

3...15 V

3...18 V

NOT: Yaylm gecikmesi (propagation delay): Bir lojik devrenin giriine verilen

bilgiye gre kn deiim hzn nano saniye cinsinden gsterir. Bir mantk

kaps kendi giriinde meydana gelen deiiklie annda cevap vermez yani bir

zaman gecikmesi olur. Bu gecikmeye yaylma gecikmesi denir.

28

TTL ve CMOS entegrelerinin karlatrlmas

ncelediimiz parametrelere gre ideal bir entegrenin zelliklerini u ekilde

sayabiliriz:

Hzl almal. G harcamas minimum olmal. Ekonomik olmal. Is deimelerinden etkilenmemeli. yi grlt bal olmal. Hata miktar "O" olmal.

TTL CMOS

Besleme voltaj 5V DC 3 V -18 V DC

Gerekli akm Miliamper Mikroamper

Giri empedans Dk ok yksek

Anahtarlama hz Hzl Yava

k kapasitesi 10 50

G harcamas 20 mW 2 mW

Tetikleme palsi 50MHz 25 MHz

Besleme tolerans %20 %50

29

UYGULAMA FAALYET

Aadaki uygulama faaliyetini yaparak entegreli tampon devrelerini kurabileceksiniz.

Aada verilen uygulamay ilem basamaklarna uygun olarak gerekletiriniz.

Deneyde kullanlacak malzemeler:

DC 5 Volt g kayna Bread Board 1 Ad. 7407 TTL Entegre 2 Ad. 220 Watt diren 1 Ad. Yeil LED diyot 1 Ad. Krmz LED diyot

7407 entegrenin i yaps

ekil 2.28: Entegreli tampon kaps Doruluk tablosu

A

Girii

1

0

Y

k

1

0

ekil 2.29 : k sinyali dalga formu

Giri k

A C

0

1

UYGULAMA FAALYET

30

lem Basamaklar neriler

Deneyi yaparken ncelikle entegreyi (7407) bread boarda yerletiriniz.

Entegrenin ayaklarnn srasna dikkat ediniz.

emaya uygun olarak dier devre elemanlarnn montajn yapnz.

Deneyi yaparken 5 voltluk DC besleme kaynann (+) ucunu 7407 entegresinin 14

numaral ayana,(-) ucunu ise 7 numaral

ayana balaynz.

Entegrenin giriine yukardaki doruluk tablosuna uygun ekilde 0 ve 1 uygulayarak

deneyi yapnz.

+5 V kaynanz lojik 1, ase (Gnd) yi de lojik 0 olarak

kullannz.

Doruluk tablosunu deney sonularna gre doldurunuz.

A giri dalga formlarna gre verilmi olan devrenin, k sinyali dalga formunu iziniz.

31

Aadaki uygulama faaliyetini yaparak entegreli DEL devrelerini kurabileceksiniz.




7404 entegresi i yaps kaps

ekil 2.30: IC 7404 ile yaplan DEL kaps Doruluk tablosu

A

Girii

1

0

Y

k

1

0

ekil 2.31: k sinyali dalga formu

Giri k

A Y

0

1

UYGULAMA FAALYET

32







ayana balaynz.

Entegrenin giriine yukardaki doruluk tablosuna uygun ekilde 0 ve 1 uygulayarak

deneyi yapnz.


kullannz.


Girie 0 verildiinde k 1 veya girie 1 verildiinde k

0 olmaldr.

A giri dalga formlarna gre verilmi olan devrenin, k sinyali dalga formunu iziniz.

33

Aadaki uygulama faaliyetini yaparak entegreli iki girili VE kaps devrelerini

kurabileceksiniz.



DC 5 Volt g kayna Bread Board 1 Ad. 7408 TTL Entegre 3 Ad. 220 Watt diren 2 Ad. Yeil LED diyot 1 Ad. Krmz LED diyot Balant kablolar

Aadaki devre emasn 7408 entegresine bakarak kurunuz.

ki girili AND lojik kap entegresinin i balant yaps (TTL serisi)

ekil 2.32: VE Kaps deney balant emas

UYGULAMA FAALYET-3

34

ekil 2.33: Doruluk tablosu ekil 2.34: Giri- k sinyalleri




Deneyi yaparken 5 voltluk DC besleme kaynann (+) ucunu 7408 evtegresinin 14


ayana balaynz.

A,B anahtarlarn giri konumlarn yukardaki doruluk tablosuna uygun ekilde yaparak deneyi

yapnz.


A, B giri dalga formlar verilmi olan devrenin, k sinyali dalga formunu iziniz

ki girili AND lojik kapsnn matematiksel ifadesini yaznz.

ki girili AND lojik kapsnn edeer elektrik devresini iziniz.

ki girili AND lojik kapsnn Alman (DIN) ve Amerikan (ANSI) standardna gre sembollerini

iziniz.

ki girili AND lojik kaplaryla girili AND lojik kapsnn elde edilmesinin eklini iziniz.

Giriler k

A B Y

0 0

0 1

1 0

1 1

35

Aadaki uygulama faaliyetini yaparak entegreli girili VE kaps devrelerini

kurabileceksiniz.

Aada verilen uygulamay ilem basamaklarna uygun olarak gerekletiriniz



ekil 2.35: girili VE kaps uygulamas ekil 2.36: Doruluk tablosu

ekil 2.37 : k dalga formu

Giriler

A B C

k

Y

0

0 0

0

0 1

0

1 0

0

1 1

1

0 0

1

0 1

1

1 0

1

1 1

UYGULAMA FAALYET-4

36







ayana balaynz.

A,B,C girilerine yukardaki doruluk tablosuna uygun ekilde 0 ve 1 uygulayarak

deneyi yapnz.

+5 V kaynanz lojik 1, ase(Gnd) yi de lojik 0

olarak kullannz.


A, B,C giri dalga formlarna gre verilmi olan devrenin, k sinyali dalga formunu

iziniz.

girili AND lojik kapsnn matematiksel ifadesini yaznz.

girili AND lojik kapsnn edeer elektrik devresini iziniz.

37

Aadaki uygulama faaliyetini yaparak entegreli iki girili Veya(OR) kaps

devrelerini kurabileceksiniz.




IC 7432 VEYA kaps i yaps

ekil 2.38: IC 7432 ile yaplan VEYA kaps

UYGULAMA FAALYET-5

38

ekil 2.39. Doruluk Tablosu ekil 2.40: k dalga formu







ayana balaynz.

A,B,C girilerine yukardaki doruluk tablosuna uygun ekilde 0 ve 1 uygulayarak

deneyi yapnz.

+5 V kaynanz lojik 1, ase(Gnd) yi de lojik 0 olarak

kullannz.


A, B,C giri dalga formlarna gre verilmi olan devrenin, k sinyali dalga formunu

iziniz.

girili VEYA (OR) lojik kapsnn edeer elektrik devresini iziniz.

Giriler

A B C

k

Y

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

39

Aadaki uygulama faaliyetini yaparak entegreli iki girili Vedeil(Nand) kaps





7400 entegresi i yaps

ekil 2.41:IC 7400 ile yaplan VEDEL (Nand) kaps ekil 2.42: Doruluk tablosu

Giriler k

A B Y

0 0

0 1

1 0

1 1

UYGULAMA FAALYET-6

40








ayana balaynz.

A,B girilerine yukardaki doruluk tablosuna uygun ekilde 0 ve 1 uygulayarak

deneyi yapnz.


kullannz.


A, B giri dalga formlarna gre verilmi olan devrenin, k sinyali dalga formunu iziniz.

girili NAND lojik kapsnn matematiksel ifadesini yaznz.

girili NAND lojik kapsnn edeer elektrik devresini iziniz.

B

Girii

1

0

A

Girii

1

0

Y

k

1

0

41

Aadaki uygulama faaliyetini yaparak entegreli iki girili Veya deil (NOR) kaps





7402 entegresi i yaps

ekil 2.44 :IC 7402 ile yaplan VEYA DEL (Nor) kaps ekil 2.45: Doruluk tablosu

Giriler k

A B C

0 0

0 1

1 0

1 1

UYGULAMA FAALYET-7

42








ayana balaynz.


deneyi yapnz.


kullannz.



girili NOR lojik kapsnn matematiksel ifadesini yaznz.

girili NOR lojik kapsnn edeer elektrik devresini iziniz.

B

Girii

1

0

A

Girii

1

0

Y

k

1

0

43

Aadaki uygulama faaliyetini yaparak entegreli iki girili zel Veya (EXOR)

kaps devrelerini kurabileceksiniz.




IC 7486 entegresi i yaps

ekil 2.47:IC 7486 ile yaplan ZEL VEYA kaps ekil 2.48: Doruluk tablosu

Giriler k

A B Y

0 0

0 1

1 0

1 1

UYGULAMA FAALYET-8

44

ekil 2.49: k sinyali dalga formu







ayana balaynz.


deneyi yapnz.


kullannz.



girili Exor lojik kapsnn matematiksel ifadesini yaznz.

B

Girii

1

0

A

Girii

1

0

Y

k

1

0

45

KONTROL LSTES

Bu faaliyet kapsamnda aada listelenen davranlardan kazandnz becerileri Evet,

kazanamadnz becerileri Hayr kutucuuna (X) iareti koyarak kendinizi deerlendiriniz.


1 Kap devrelerinin semboleri renildiniz mi?

2 Kap devrelerinin k ifadeleri renildiniz mi?

3 Kap devrelerinin doruluk tablolarn izebildiniz mi?

4 Kap devrelerinin elektriksel edeeri izilebiliyor mu?

5 ki girili kaplardan girili kap yapabildiniz mi?

6 Devrenin almasn kontrol edebildiniz mi?

7 TTL entegreleri rendiniz mi?

8 CMOS entegreleri rendiniz mi?

9 TTL ile CMOS entegre arasndaki farklar rendiniz mi

?

DEERLENDRME



Evet ise lme ve Deerlendirmeye geiniz.

46

LME VE DEERLENDRME

Aadaki cmlelerin banda bo braklan parantezlere, cmlelerde verilen bilgiler

doru ise D, yanl ise Y yaznz.

1. () Mantk devrelerinde lojik 1 5vu temsil eder.

2. (..) Tampon kaps iki kat arasnda empedans uygunluu salamak iin kullanlr.

3. (..) Tampon kapsnn giriine lojik 1 verilirse kndan lojik 0 alnr.

4. () Deil kaps giriine lojik 0 uygulanrsa kndan lojik 1 olarak alnr.

5. () Ve kapsnn elektriksel edeeri iki anahtarn birbirine seri balanmas eklindedir.

6. () Ve kaps ayn zamanda arpma kaps olarak da adlandrlr.

7. () Ve kapsnda girilerden biri lojik 0 olursa k lojik 1 olur.

8. () Veya kaps edeeri iki anahtarn birbirine seri balanmas eklindedir.

9. () Veya kapsnda girilerden biri lojik 1 olursa k lojik 1 olur.

10. () Vedeil kaps bir ve kaps ile bir deil kapsnn birleimidir.

11. () Veyadeil kaps bir veya kaps ile bir deil kapsnn edeeridir.

12. () zel veya kaps girileri ayn olduunda knda lojik 0 veren kapdr.

DEERLENDRME




LME VE DEERLENDRME

47

RENME FAALYET3

Boolean matematiini reneceksiniz.

Dijital elektronik devrelerin tasarm, retim ve onarm srelerini anlayabilmek iin

Boolean matematik kurallarn bilmek arttr. Sadeletirme ilemleri de kullanlarak dijital devrelerin daha az kap ile gerekletirilmesini salar.

Boolean matematii nedir? Nerelerde kullanlr, Boolean matematik kurallarn

aratrnz? Aratrma sonularn arkadalarnz ile tartnz?

3.BOOLEAN MATEMAT

Devre matematiinin temeli, George BOOLE (1815 - 1864) tarafndan 1847 'de

mantn, matematiksel analizi zerine yazm olduu tez ile ortaya kmtr. Ancak bu

dnce, 1938 'den sonra Bell laboratuvar tarafndan yaplan rleli devrelerle telefon

iletmelerinde uygulama alan bulabilmitir. Daha sonra da elektronik devrelerinin temeli

olmutur. Boolean matematii basit bir matematiktir. Yalnz anahtar devrelerde ok nemli

rol oynar. Lojik devre tasarmnda ve lojik devrelerin basitletirilmesinde kullanlr.

"Boolean matematii" saysal devrelerin analiz ve tasarmn salayan matematiksel teoridir.

Saysal bilgisayar devreleri uygulamasnda, ikili deikenler zerinde tanmlanan saysal

operasyonlar gsterir. Boolean matematii ikili say sistemine dayanr. Bu sistemde yer

alan 0 ve 1, srasyla ak (OFF) ve kapal (ON) devrelerle e anlamldr.

3.1. Boolean lemleri 3.1.1.Boolean Matematii Sembolleri

Boolean matematiinde kullanlan deikenler veya fonksiyonlar byk harfler

kullanlarak gsterilmitir. Saysal olarak bir deiken veya fonksiyon iki deer alabilir. Bu

deerler 1 veya 0 olacaktr. Deikenlerin veya fonksiyonlarn ald bu deerler saysal

devrelerde eer "1" ise YKSEK gerilim seviyesi , "0" ise ALAK gerilim seviyesini

gsterecektir.

Deil veya tmleyen (komplement), boolean matematiinde deikenin zerine

izilen bir izgi ile gsterilir. rnein ifadesi "A' nn deili veya A'nn komplementi"

eklinde okunur. Eer A=1 ise =0 , A=0 ise =1 olur. Tmleyen (komplement) veya

deil iin A' eklinde yazm kullanlabilir.

AMA

ARATIRMA

RENME FAALYET3

http://tr.wikipedia.org/wiki/Matematikhttp://tr.wikipedia.org/wiki/Bilgisayar

48

Deil (inverse) ilemi: Lojik 1 'in lojik 0 'a evrilmesidir. A = {A =A 'nn tersi

(deili ,bar ') okunur.}A ve B girilere uygulanan iki deikeni gsterirse VE

fonksiyonu Boolen ifadesi olarak (A.B) eklinde yazlrken VEYA fonksiyonu iin(A+B)

eklinde yazlacaktr.

3.1.2. Boolean Toplama ve arpma Boolean toplamaya ilikin temel kurallar aada verilmitir.

0 + 0 = 0

0 + 1 = 1

1 + 0 = 1

1 + 1 = 1

Boolean matematiinin saysal devre uygulamalarnda Boolean toplama VEYA

fonksiyonu ile tanmlanacaktr. VEYA ileminde A ve B gibi iki boolean deikeni vardr.

(A+B) eklinde yazlr.

Boolen arpma ilemi ise VE fonksiyonu ile ifade edilir. Boolean arpma ilemine

ilikin temel kurallar aada verilmitir. Ve ileminde iki boolean deikeni vardr. A ve B

girileri k, (A.B) eklinde yazlr.

0 . 0 = 0

0 . 1 = 0

1 . 0 = 0

1 . 1 = 1

3.2. Boolean Kanunlar 3.2.1. Yer Deitirme Kanunu

ki girili bir VEYA kapsnn girilerine uygulanan deikenler yer deiirse k

deeri deimez.

A+B = B+A

ki girili bir VE kapsnn girilerine uygulanan deikenler yer deiirse k deeri

deimez.

A.B = B.A

3.2.2. Birleme Kanunu

Bir VEYA kapsnn girilerine uygulanan deikenlerin gruplandrlmalar deiirse

k deeri deimeyecektir.

(A+B)+C = A+(B+C) eklinde de yazlabilir.

Bir VE kapsnn girilerine uygulanan deikenlerin gruplandrlmalar deiirse k

deeri deimeyecektir.

(A.B).C = A.(B.C) eklinde de yazlabilir.

49

3.2.2. Dalma Kanunu Boolen ilemlerinde de arpmann (VE) toplama (VEYA) zerine dalmas aadaki

gibidir.

A.(B+C) = A.B+A.C

A+(B.C) = (A+B).(A+C)

3.3. Boolean Matematii Kurallar Boolean kurallarnn bilinmesi gerekir. Bu kurallarn bilinmesi ilemlerde ok byk

kolaylk salayacaktr. Aadaki ilemleri dikkatlice inceleyiniz.

a) A = 0 ise = 1 veya A = 1 ise = 0dir.

b) 0.0 = 0

c) 1+1 = 1 veya (A+A = A)

d) 0+0 = 0

e) 1 . 1 = 1 veya (A.A = A)

f) 1. 0 = 0 veya (A. =0)

g) 1+ 0 = 1 veya (A+ = 1)

Yutma kural

a) A+A.B = A

b) A.(A+B) = A

VE (And) kural

a) 0.A = 0

b) 1.A = A

VEYA (Or) kural

a) 1+A = 1

b) 0+A = A

Yukardaki kurallarn VEYA ve VE kapsna uygulanm olarak klarnda oluan

Boolean deeri aada gsterilmektedir.

ekil 3.1 : VEYA(OR) kapsnn Boolean matematiine gre k ifadeleri

50

ekil 3.2: VE(AND) kapsnn Boolean matematiine gre k ifadeleri

ekil 3.3 : Boolean kurallarnn elektrik devreleriyle gsterilii

51

ekil 3.4 : Boolean kanunlarnn elektrik devreleriyle gsterilii

3.4. De Morgan Teoremleri De Morgan teoremleri Boolean matematiinin ok nemli teoremleridir.

( ) = . (Teorem -1)

( ) = + (Teorem-2)

Teorem -1 iin u sylenebilir. Boolean ilemlerinde toplama ileminin parantez

( ) deilini aarsak ierideki ifadenin ilemi toplama (+) ise arpma(.)olur.( . )

Aada teorem-1in kaplarla yapl grlmektedir.

52

_

Teorem-2 iin ise ( ) biimindeki ifadenin deili alrsa parantez iindeki

__ __

arpma (.) ilemi toplama (+) ilemine dnr. (A+B)

Aada teorem-2nin kaplarla yapl grlmektedir.

De Morgan teoremi ikiden fazla deiken iin de geerlidir. Aadaki rnekleri

inceleyiniz.

____ __ __ __

a)XYZ = X + Y + Z

_____ __ __ __ __

b) WXYZ = W + X + Y + Z

________ _ _ _

c) X + Y + Z = X Y Z

____________ _ _ _ _

d)W + Y + X + Z = W Y X Z rnek : A.(A.B+C) ilemini sadeletiriniz.

= A.A.B + A.C (A.A=A)

= A.B + A.C (A parantezine alnrsa)

= A.(B+C) olur.

rnek : B. + . +A.B ilemini sadeletiriniz.

= B.( +A)+ . = 1.B+ . = B+ . = B+ olur.

rnek : AB + A(B + C) + B(B + C) fonksiyonunu Boolean kanunlarn kullanarak

en basit hle getiriniz.

Y=AB + A(B + C) + B(B + C)

= AB + AB + AC + BB + BC (BB=B) kanunu uygulanrsa

=AB + AB + AC + B + BC (AB+AB=AB) kanunu uygulanrsa

=AB + AC + B + BC B arpan parantezine alnrsa

=AB + AC + B(1+ C) (1+A = 1) kuralndan

=AB + AC + B 1 Birinci ve nc terim B ortak parantezine alnrsa

=AC + B(A + 1) (1+A = 1) kanun uygulanrsa

=AC + B . 1

=AC+B eklinde olur.

53

ekil 3.5: fadenin sadelemeden izilii

ekil 3.6: fade sadeletikten sonraki hli

ekillerden grld gibi verilen ifadeyi Boolean kurallaryla sadeletirince ortaya

kan yeni ifadenin kap adedi ok azalmtr.

55

3. 5. Saysal Devre Tasarm

3.5.1. Boolean fadesinden Saysal Devrelerin izilmesi

rnek : D = B+AC ifadesini lojik kaplar kullanarak iziniz.

rnek : D= ((AB)+B).A ifadesini lojik kaplar kullanarak iziniz.

__

rnek : C= {(A+B) + (A +B).B} ifadesini lojik kaplar kullanarak iziniz.

56

rnek :D = . .C+A. + .B. ifadesinin devresini iziniz.

rnek :D = .(C+ )+ .C ifadesinin kaplarla devresini iziniz.

rnek : Y= ( ). ( B.C ) . A ifadesinin kaplarla devresini iziniz.

Y= ( ). ( B.C) .A

57

3.5.2. Saysal (Lojik) Devreden Boolean fadenin Elde Edilmesi

izilmi bir saysal devreden Boolean ifadesinin elde edilebilmesi iin ilk nce kap

girilerine uygulanan deikenler belirlenir. Her kap kna ait Boolean ifadesi yazlr. Bu

ilem devredeki en son kapya kadar srdrlerek sonuca ulalr.

rnek: Aadaki verilen saysal devrenin kna ait Boolean ifadesini bulunuz.

zm: Her bir kap giri ve k ifadesi devredeki son kapya kadar yazlarak

ifade elde edilir.

Her kap kna k ifadesi yazlr. Bylece

sonuca adm adm gidilir.

rnek: Aadaki verilen saysal devrenin kna ait Boolean ifadesini bulunuz.

58

zm: Her bir kapnn giriine ve kna ait ifadesi yazlarak k ifadesi elde

edilir.

rnek. Aadaki saysal devrenin Y k ifadesini bulunuz.

zm: emadaki her lojik kapnn kna k ifadeleri teker teker yazlr. Sonuta

en sondaki girili VE kapsyla arplr.

59

3.5.3. Dalga Diyagramnn izilmesi Saysal sistem iki gerilim seviyesine gre alr. Her saysal sistemin bu iki gerilim

seviyesine karlk gelen bir biimi olmaldr. Bu nedenle saysal devreler binary (kilik) say

sisteminde kullanlan 1 ve 0 ile tanmlanmak zorundadr. Bu saysal sistemin

girdilerinin ikilik koda dnmesini salar. Aadaki pozitif mantk ifadelerini

kullanarak saysal kavramlar tanmlayabileceiz. rnein bir anahtarn kapal olmas

saysal sistemde 1 veya 5Va eit olacaktr.

Pozitif mantk

Bir kare dalgann ykseleme ve dmesinin ok kk zaman diliminde olduu

dnlrse kare dalga saysal sinyallere gzel bir rnek olabilir. Aada bir kare dalga

zerindeki lojik seviyeler gsterilmitir.

ekil 3.7: Pozitif mantk saysal sinyal

Saysal (dijital) elektronikte, bir devre tasarm yaplrken o devreye ait lojik ifade

doruluk tablosu oluturulur. Bu lojik ifadeye gre dorudan devre kurulursa maliyet artar.

fadenin en son hlinin bulunmas gerekir. Boolean matematii ile bu denklemlerin en sade

hle getirilmesi saysal (lojik) denklemlerin zm yaplmaktadr. En sade hle gelen

ifadenin ya da denklemin doruluk tablosu yaplarak bu denklemin k dalga diyagramn

elde etmek mmkndr.

imdi daha nceden incelediimiz Boolean ifadesini ele alarak nce doruluk

tablosunu daha sonrada k dalga diyagramnn nasl yapldn grelim.

Y=A.B + A.(B + C) + B.(B + C) fonksiyonunu Boolean kanunlarn kullanarak en

basit hle getirdiimizde

Y=A.B + A.(B + C) + B.(B + C) = A.C + B sonucu elde edilmiti.

60

imdi Y= A.C + B ifadesinin doruluk tablosunu hazrlayalm. A,B,C gibi

deiken olduundan tablo 23

=8 farkl deer olan bir tablo olacaktr.

Deikenler A ve C nin

sonucu

k fadesi

Y

Sra A B C A.C A.C+B A.C+B

0 0 0 0 0 0+0 0

1 0 0 1 0 0+0 0

2 0 1 0 0 0+1 1

3 0 1 1 0 0+1 1

4 1 0 0 0 0+0 0

5 1 0 1 1 1+0 1

6 1 1 0 0 0+1 1

7 1 1 1 1 1+1 1

Tablo 3.1 Doruluk tablosu

Yukardaki tablo aslnda iin en zor ksmyd. Bu tablo bize Y= A.C + B ifadesinin

girilerinin ald deere (lojik 0 veya lojik 1) gre kn hangi deeri (lojik 0 veya lojik 1)

alacan gstermektedir.

Tabloyu diyagram hline getirmek istersek yapmamz gereken lojik devrelerde

kullanlan kare dalgay uygun ekilde izmektir.

C Girii 0 1 0 1 0 1 0 1

B Girii 0 0 1 1 0 0 1 1

A Girii 0 0 0 0 1 1 1 1

A.C

0 0 0 0 1 0 0 1

(A.C+B)

0 0 1 1 0 1 1 1

Sra 0 1 2 3 4 5 6 7

Tablo 3.2 : Dalga diyagramnn izilmesi

Dalga diyagram tablosunda grld gibi A,B,C deikenlerinin, A.C ifadesinin ve

(A.C+B ) k ifadesinin dalga eklinin izilmesi doruluk tablosunda kan ifadelere

gredir. k ifadesi 0,1ve 4. srada 0, dier durumlarda 1dir. Bu durum diyagramda

grlmektedir.

61

UYGULAMA FAALYET 1. Y= A.(A.B +C) denklemini Boolean kurallarn kullanarak sadeletiriniz?

2. Y= B +A +A.B denklemini Boolean kurallarn kullanarak sadeletiriniz?

3. Y= denklemini Boolean kurallarn kullanarak sadeletiriniz?

4. denklemini Boolean kurallarn kullanarak sadeletiriniz?

5. Y= .B.C + .B. + A.C denklemini Boolean kurallarn kullanarak sadeletiriniz?

denklemini sadeletirmeden lojik kaplarla iziniz.

KONTROL LSTES

Bu faaliyet kapsamnda aada listelenen davranlardan kazandnz beceriler iin

Evet, kazanamadklarnz iin Hayr kutucuklarna ( X ) iareti koyarak rendiklerinizi

kontrol ediniz.


1 Verilen ifadelerin zmn yapabildiniz mi?

2 lemleri doru sralamada yapabildiniz mi?

3 Boolean matematii kurallarn kullanarak lojik ifadeleri

sadeletirebildiniz mi?

4 Lojik devreyi takip ederek k ifadesini bulabildiniz mi?

5 k ifadesi verilen devreyi kaplarla izebildiniz mi?

6 lemleri verilen srede yapabildiniz mi?

7 lemlerde tertip ve dzene uydunuz mu?

DEERLENDRME



Evet ise lme ve Deerlendirmeye geiniz.

UYGULAMA FAALYET

62

LME VE DEERLENDRME

Aadaki ilemleri yapnz.

1. Y= A.(AB+C) ifadesini sadeletiriniz.

2 Y= B(A+ ) + A(B+ ) ifadesini sadeletiriniz.

3 ifadesini Boolaen kurallarn kullanarak sadeletiriniz.

4. Aadaki lojik devrenin Y k ifadesini bulunuz.

5 Y= A. + . .C + denkleminin lojik kapl devresini iziniz.

DEERLENDRME




LME VE DEERLENDRME

63

RENME FAALYET-4

Karno haritalarn kullanarak hzl bir ekilde lojik devre tasarm ile ilgili bir problemi sadeletirecek ve en kararl, en ekonomik devreyi tasarlayarak tekniine uygun

ekilde hatasz kurup altracaksnz.

Karnough haritalar hangi amala kullanlr?

Bu haritalarn uygulama alanlar nelerdir? eitleri var m? Saysal devre

tasarm yapanlar bu haritalar nasl kullanmaktadrlar?

4. KARNOUGH HARTASI Bir nceki konuda anlattmz Boolean matematiinde yaplan sadeletirmeleri karno

haritasnda daha kolay ve daha gvenilir yapmak mmkndr. Karno haritas, sadeletirme

ve dijital devre tasarmnda kullanlmaktadr. Deiken saysna gre karno haritas

dzenlenir. rnein 2 deiken (A B), 5 deiken (A B C D E) vb. Karno haritas en fazla 6

deikenli eitlikleri sadeletirmede kullanlr. Aada deiken saysna gre karno

dzenlemeleri anlatlmtr.

4. 1. Deiken Saysna Gre Karno Haritas Karno haritasnda ka kutu olacan 2

n (2 zeri n) forml ile bulabilirsiniz. N

deiken adedini belirtir.

Aadaki tabloda deikenin deili olan yerlere 0, deikenin kendisi olan yerlere de

1 konur.

4.1.1. Deikenli Karno Haritas

rnein y = A.B + A.B' gibi (A ve B) deb oluan iki deikenli haritadr. Burada (A ,

B) 22 = 4 kutudan oluan karno haritas izilir. y = A.B + A.B' fonksiyonunun karnoya

yerleimi ileride anlatlacaktr. Burada dikkat edilmesi gereken nokta A ve B ye ait

hcrelerin doru ekilde tespit edilmesidir.

Tablo 4.1: ki deikenli kano haritasnda deiken yerlerini gsteren tablolar

Not: Bu tablolarda A ve Bnin yerleri deitirilerek de yazlabilir. O zaman hcrelerin

ii de deiecektir. Bu duruma dikkat edilmesi gerekir.

RENME FAALYET4

AMA

ARATIRMA

64

4.1.2 Deikenli Karno Haritas rnein y = A.B.C + A'.B'.C + B.C' eklindeki fonksiyonlar 3 deikenli

fonksiyonlardr ve bu tr fonksiyonlar indirgemek iin aadaki karno haritas

kullanlr.

(A , B , C) gibi deiken olduundan 2 3 = 8 kutu izilir.

Aadaki her iki ekilde dikkat edilecek nokta AB nin bulunduu satrda 0 ve 1 lerin

yazl ekli 00,01,10,11 deil de 00,01,11,10 eklindedir. Cnin ise dikeyde 0 ve 1 olarak

yazlr. Bu yazl biimi 4 deikenli iin de geerlidir.

Tablo 4.2: deikenli kano haritasnda deiken yerlerini gsteren tablolar

4.1.3. Deikenli Karno Haritas

Tablo 4.3 : Drt deikenli kano haritasnda deiken yerlerini gsteren tablolar

rnein y = A'.B.C'.D + A'.B'.C.D' + A'.B'.C.D eklindeki fonksiyonlar 4

deikenli fonksiyonlardr ve bu tr fonksiyonlar indirgemek iin aadaki karno

haritas kullanlr. (A , B , C , D)deikenleri iin 24 = 16 kutu izilir.

4.1.4. Deikenli Karno Haritas rnein y = A.B.C'.D.E + A'.B'.C.D'.E + A.B.C.D.E eklindeki fonksiyonlar 5

deikenli fonksiyonlardr ve bu tr fonksiyonlar indirgemek iin aadaki karno

haritas kullanlr. (A , B , C , D , E) deikenleri iin 25 = 32 kutu izilmelidir.Aadaki

gibi izim yaplmaldr.

65

Tablo 4.4 : Be deikenli kano haritasnda deiken yerlerini gsteren tablo

Bu karno haritalarndan en ok 2,3,4 deikenli olanlar kullandmzdan izimlerinin

ve hcrelerin ilerinin bilinmesi tasarm srasnda ok byk kolaylk salayacaktr.

4.2. Fonksiyonun Karnough Haritasna Yerletirilmesi Fonksiyonun haritaya yerletirme ilemi belli bir mantk dhilinde yaplr.

Fonksiyonun doruluk tablosu ile karno haritas arasnda dorudan bir iliki vardr.

Doruluk tablosu dzgn bir ekilde karlm bir fonksiyonu karnoya yerletirmek

ok kolaydr.

Aadaki rnei dikkatli bir ekilde inceleyiniz.

rnek:y = A.B.C' + A'.B'.C + B.C fonksiyonunu karno haritasna yerletiriniz.

Bu ifadeyi karnoya yerletirmeden nce doruluk tablosunu hazrlayalm. fade

deikenli olduundan (A,B,C) =23

=8 kutu izilmelidir. Ancak nce tabloyu hazrlayalm.

fadeyi ksm ksm ele alrsak

1. ifade A.B.C' = 1 olmal

2.ifade A'.B'.C =1 olmal

3.ifade B.C = 1 olmaldr.

Bu deerleri dikkate alarak tablomuzu hazrlayalm.

Tablo 4.5: Doruluk tablosu

66

Tabloda Y k ifadesine 4 farkl fonksiyon kmtr. Bunun sebebi (B.C) ifadesine

hem (A'.B.C) ifadesi hem de (A.B.C) ifadesi karlk gelmektedir. Bu nedenle rnekte 3 olan

ifade karnoya aktarlrken 4 adet (1) olarak aktarlacaktr.

Bu durumda karno diyagramna Y k ifadesi aadaki gibi yerletirilecektir.

Tablodan karno diyagramna baka bir aktarm ekli daha vardr. Bu durum 4

deikenli karno ya (1) leri aktarrken daha pratik olmaktadr. Hata yapma ihtimalini

azaltmaktadr.

Eer tablo hazrlanrken sol ba tarafa saylarn binary karlklarn desimal (veya

satr nu. diyebiliriz) olarak yazarsak karno haritasnda da karlk gelen yere de 1leri

yazarsak daha abuk sonuca gidebiliriz.

Tablo4.6 : Satr numaralarn gsteren tablo

Tablodaki satr nu.lar karnoda kendi hcrelerine yazlmtr. rnein 3 nul satra

denk gelen ABC girii (0 1 1) ve y k 1 karno iinde 3 nu. l hcreye yazlmtr. Yine 1,6

ve 7 nu.l satrlara da denk gelen karno hcrelerine 1ler yazlmtr.

67

4.3. Karnough Haritasnda Gruplandrma Gruplama konusu karnonun en can alc noktasdr. Karno haritalarnn amac var olan

k ifadelerini en az kap kullanmak suretiyle ayn ii yapabilecek lojik ifadeyi elde

etmektir. nk karno ile ifade sadeleirken ayn zamanda gereksiz yere kullanlabilecek

lojik kaplar da azaltm olmaktayz. Bylece elde edilecek devrenin hem fiziksel ebat

klecek hem de maliyeti decektir.

Gruplama yaparken unlara dikkat edilir:

Gruplama yaparken sadece 1 ler dikkate alnr. Bo olan yerler 0 demektir ve buralarn gruplama yaparken nemi yoktur.

Karno haritalarnda hedef en ok 1 i gruplamaktr. Hibir 1 akta kalmamaldr. Gruplar 1, 2, 4, 8, 16 gibi iki ve ikinin s katlar eklinde olmaldr. Karno haritalar zerinde apraz gruplama yaplamaz. Gruplar yan yana ya da

alt alta olmaldr.

Aada eitli gruplama ekilleri gsterilmektedir. nceleyiniz.

Bu YANLI bir gruplamadr.

nk en byk grup oluturacak ekilde gruplama

yaplmamtr. ayr grup yaplarak k ifadesi gereksiz

yere uzatlmtr.

Bu da yukardakine gre biraz daha doru olsa da

YANLI bir gruplamadr.

Grup yaplabiliyorsa tek bana 1 braklmamalyd.

Bu DORU bir gruplamadr.

Hibir 1 akta kalmamtr.

En byk saydaki gruplar alnmtr.

AB (11) hcresindeki 1 her iki gruba da dhil edilebilir.


nk 3 adet 1 ile gruplama yaplamaz.

Grup says 1, 2, 4, 8.... olmaldr.

68


nk apraz grup yaplamaz.


Bo kutular gruba dhil edilemez.


nk grup iinde hem alt alta hem yan yana 1

olamaz.

Grup ya yan yana ya alt alta olmaldr.


Burada 4 adet grup bulunmaktadr

Karno haritasnda en yukardan en aaya veya en

sadan en sola gei vardr.


Burada drtl ve ikili olmak zere 2 adet grup vardr.

Ucu ak olan izgiler birleerek drtl

grubu oluturmaktadr.

69


Burada biri ikili biri drtl olmak zere 2 adet

grup vardr.

Ucu ak olan izgiler iinde ikili grup

bulunmaktadr.


nk altl grup yaplamaz.


Aslnda yanltan daha ok eksik bir gruplamadr.

Drtl iki grup yaplabilirdi.


Kare iinde ve daire iinde olmak zere 2 adet drtl

grup vardr.

70



4.4. Karnough Haritasndan Sadelemi fadenin Yazlmas Karno haritalarnda ifadelere gre gruplandrmalar yapldktan sonra nemli olan

nokta her grubu doru bir ekilde ifadelendirmektir. Aadaki rnei dikkatle inceleyiniz.

Doruluk tablosuna gre Y denklemini Y=1 olanlara gre yazarsak

Y= .B +A. + A.B olur. Yazlan ifade arpmlarn toplam eklindedir.

A B Y fade

0

0

0

.

0

1

1

.B

1

0

1

A.

1

1

1

A.B

71

Bu ifadeye gre devre emasn izmemiz gerekir. Eer devre emas izilecek olsa

adet VE kaps ve bir adet VEYA kaps ayrca A ve B nin Deillerini alacak Deil kaps

izmek durumundayz. Karno haritasn kullanarak ayn ii gren daha ksa bir ifadeyi elde

edeceiz ve elde edeceimiz ifade ksa olduu iin yaplan devre daha az elemanla yaplm

olacaktr.

Eer bu doruluk tablosuna gre karno haritas hazrlarsak:

Bu ekilde yaplan gruplandrma dorudur. imdi bu gruplar nasl yazacamza

bakalm. Daha nce gruplandrmann nasl yapld anlatlmt.

A=0 , B=1 ve A=1, B=1 olduu hcrelerin ikisi M1 olarak adlandrlmtr.

A=1, B=0 ve A=1, B=1 olduu hcrelerin ikisi M2 olarak adlandrlmtr.

Karnoda kacak ifade Y=M1+M2 yazlacaktr.

Burada M1 iin karno karln yazarsak M1= B yazabiliriz. Peki neden B nk

M1gurubuna ait 1 ler B nin bulunduu satr iindedir. A iin hibir ey yazamayz.

nkAnn bulunduu stunda A=0 ve B=0 hcresi (0 ), yani in ( A deil) bulunduu

stun 0 iken Ann bulunduu stun 1dir.

M2 grubunu yazacak olursak M2= A olur. Burada da B ile ilgili hibir ey yazamayz.

nk dier stun Ann ve B nin deilini barndrmaktadr, hem 0 hem de 1 vardr. Bu

nedenle seilmez.

Karno ile ortaya kan ifade Y=M1+M2 = B + A olmutur.

Grld gibi devre ayn ii gren bir adet VEYA kapsyla yaplabilmektedir.

Devrenin emasn karno haritas kullanmadan yaparsak aadaki gibi olacaktr. ki

ema arasndaki fark gryorsunuz. Her iki ekli de incelerseniz karno haritasnn neden

kullanld hakknda size daha iyi bir fikir verecektir.

72

ekil 4.1 : Karno kullanmadan yaplan devre emas

ekil 4.2 : Karno haritas kullanlarak yaplan devre emas

Devre, yukardaki devrenin yapt iin aynsn yapan ama daha az elemandan

meydana gelmi daha sade bir devre olacaktr.

rnek: y = A.B.C' + A'.B'.C + B.C eklinde verilen fonksiyonu karno yntemi

ile sadeletiriniz.

73

zm: Hatrlanaca zere daha nce bu ifadenin doruluk tablosu yaplmt. Tablo

aadaki gibi olmutur.

Tablodaki ifadelerin karno haritasna aktarlmasna gemeden nce karno haritasnda

A,B,C blgelerinin bilinmesi gerekiyor. Aadaki tabloda bu blgelerin hangi hcreleri

kapsad gsterilmektedir.

Tablo 4.7: 3 deikenli Karno haritasnda blgelerin kapsad hcreler

blgesi

A blgesi

AB

C

00 01 11 10

blgesi

0

C

blgesi

1

blgesi

B blgesi blgesi

74

imdi elde edilen tabloya gre A,B,C deikenlerine ait Y k ifadesiyle alacak

olursak drt adet 1den olumaktadr. Bu ifade karno haritasna yerletirilirse aadaki gibi

olmaktadr.

Karnoya bakarsanz 3 adet grup olduunu grrsnz. Bu gruplar yeil, krmz ve

mavi renkler ile ayr ayr gsterilmitir. Her biri 2 adet 1 iermektedir yani ikili gruptur.

ndirgenmi fonksiyon yazlrken her bir gruba ayr ayr baklr. Her gruptan arpm eklinde 1 ifade kar. Her gruptan kan bu ifadeler toplannca (yani toplam eklinde yazlnca)

indirgenmi fonksiyon yazlm olur. Bizim rneimizde 3 adet grup

olduundan y= Y + K + M eklinde bir ifade oluacaktr.

Y ifadesini bulmak iin yeil gruba bakalm. Burada A deimemi, B deimi, C deimemitir. Deien ifadeler sadeleen ifadelerdir. Deimeyen ifadeler

ise alnr.

Dikkat: Burada sadece grubu kapsayan deerlere bakldna dikkat ediniz!

Yukardaki ekilde sadece grubun bulunduu alana denk den A,B,C deerleri yazlmtr.

Grubu kapsayan deerlerden kastmz budur.

75

Grup iinde deeri deienler indirgenmi demektir ve indirgenmi fonksiyon yazmnda kullanlmaz. Bizim rneimizde B nin deeri deitiinden B

yazlmayacaktr.

Deeri deimeyenler ise arpm eklinde alnr. Bizim rneimizde A ile C nin deeri deimediinden arpm eklinde yazlacak demektir. Burada

reneceimiz son bir kural daha var. Bu ifadeler arpm eklinde yazlrken;

Deeri 1 olanlar kendileri eklinde (A, B, C ..) yazlr.

Deeri 0 olanlar deilleri eklinde (A', B', C' ...) yazlr.

Bu bilgiler nda yeil gruptan kacak sonu (A' . C) olacaktr.

Krmz gruba bakarsak bu gruptan kacak sonu (B . C) olacaktr.

Mavi gruba bakacak olursak bu gruptan kacak sonu (A . B) olacaktr.

Bu 3 gruptan arpm eklinde kan sonular ard arda toplandnda denklem ya da ifade ortaya km olur.

76

y = (A' . C) + (B . C) + (A . B) eklinde olacaktr.

rnek: Aadaki karno haritasnn k ifadesini yaznz.

zm: ekilde grld gibi 1ler apraz olarak gruplandrma yaplamayaca

iin ayr olarak gruplandrlr. Ann 0, Bnin 0 olduu grupta A ve B deiiklik

gstermedii iin etkisiz eleman yoktur. Ann ve Bnin 0 olduu (A'.B') kutusudur.

Bunun karl ise olur.

Ann 1, Bnin 1 olduu grupta A ve B deiiklik gstermedii iin burada da etkisiz

eleman yoktur. Ann ve Bnin 1 olduu (A.B) kutusudur. Bunun karl ise

y2 = A .B olur.

Karno haritasna ait k bulmak iin gruplar ayr ayr toplanr. Grup ii ifadeler

arpm ilemine ve oluan gruplar toplama ilemine tabi tutulmutur.

olacaktr.

77


zm: Karno haritas iinde gruplama ilemi, ikinin katlar olacak ekilde ve en

fazla 1 kapsayacak ekilde yaplr. Karno haritas iinde

adet 1 olduundan y1 ve y2 olmak zere iki grup

olumutur.

ncelikli olarak gruplara ait k ifadeleri arpmlar

eklinde yazlacak ve daha sonra gruplar toplanacaktr.

y1 'e ait k ifadesi yazlrsa, burada A deimi B ise

deimemitir.

Buna gre Q'in k ifadesi y = olur.

y2 ye ait k ifadesi yazlrsa; burada ise B deimi A deimemitir. Buna gre

y2nin k ifadesi y2 = A olur.

Karno haritasna ait k bulmak iin gruplar ayr ayr toplanr. Grup ii ifadeler

arpm ilemine ve daha sonra gruplar toplama ilemine tabi tutulmutur.

Y = y 1 + y2 ise Y = A + B olur.

rnek: Aadaki karno haritalarnn k ifadesini yaznz.

78




79


zm: En fazla 1 lerle yaplabilecek grup adettir.


80

zm: Bu rnekte gruplandrma tek olacaktr. Sekiz adet 1 grup yaplabilir.

Y = D


zm: Karno haritasnn keleri bir grup , ortadaki drt adet (1) bir grup yaplr.

Y= B.D +A.D olur.

81

4.5. Farketmezlere Gre Karno Haritas Baz tasarmlarda gerek giri gerekse k degikenlerinin bir nemi yoktur. Bu

durumda ifadenin nemsiz olduunu belirtmek iin 0 ve 1 dnda zel bir karekter olan X

kullanlr. Buna farketmez, nemsiz vb gibi adlar verilebilir.

X bulunan kutular duruma gore 0 veye 1 kabul edilir. Burada gayemiz en byk

gruplamay yapmaktr. nemsizlerin hepsi kullanlabilecei gibi en byk gruplama

yapabilmek iin istediimiz Xi alp baz X leri grup dnda brakabiliriz.


zm : Karno haritasnda farketmezlerden sadece biri grup

Documents

ELEKTRİK ELEKTRONİK TEKNOLOJİSİ - lisebilisim.com Temel... · ÖLÇME VE DEĞERLENDİRME ... Ortam: Elektrik-elektronik laboratuvarı, işletme, kütüphane, ev, bilgi teknolojileri