Elettronica applicata e misure Prefazione

Appunti del corso di Elettronica applicata e misure. !Prefazione degli studenti !!Questo documento vuole rappresentare un insieme di appunti di supporto del corso di Elettronica applicata e misure.!!Il seguente documento è un insieme di appunti del corso di Elettronica applicata e misure. Si vuol ricordare che tali appunti possono essere affetti da errori e imprecisioni e per questo motivo si richiede di comunicare ai sottoscritti, alle email: oncle.picsou@icloud.com e cristianocavo@icloud.com, con eventuali correzioni e/o suggerimenti nella stesura, indicando chiaramente il documento a cui si riferisce.!!In quanto si tratta di un documento di appunti di libera pubblicazione gli autori non si assumono alcuna responsabilità del contenuto.!!Il testo è stato redatto attraverso l’applicativo Pages® for Mac; alcuni grafici sono realizzati attraverso il software di calcolo numerico Grapher®, alcuni sono stati disegnati a mano tramite il software di disegno a mano libera Penultimate® altri ancora sono stati presi direttamente dalle slide disponibili sul portale; per la rappresentazione di alcuni circuiti è stato usato iCircuit®.!!Come usare gli appunti.!!Tali appunti sono stati concepiti in modo tale da essere utilizzati con il supporto delle slide del professore, infatti viene seguita la stessa suddivisione delle lezioni. Il titolo in rosso all’inizio di ciascuna lezione rappresenta il titolo della lezione stessa, mentre i vari sottotitoli in rosso nel documento sono associati al numero della pagina della slide di riferimento.!!Gli appunti sono divisi in base a ciascuna lezione:!!Misure !A. Parte I!

1.  Oscilloscopio digitale (scritti a mano)!2.  Generalità misure (scritti a mano)!3.  Stima Incertezze (scritti a mano)!!

F. Parte II!1.  Voltmetri digitali !2.  Voltmetri AC !!!!!!!!!

!!A. A. 2013 / 2014 I

Elettronica applicata e misure PrefazioneElettronica applicata!!B.  GRUPPO B - Circuiti digitali (scritti a mano)!

1.  Richiami su circuiti logici (scritti a mano)!2.  Parametri dinamici dei Flip Flop (scritti a mano)!3.  Circuiti sequenziali (scritti a mano)!4.  Logiche programmabili (scritti a mano)!5. Esercitazione 1 (scritti a mano)!6.  Comparatori di soglia (scritti a mano)!7.  Generatore onda quadra  !8. Esercitazione 2!!

C. Bus e interconnessioni!1.  Interconnessioni     !2.  Modelli a linea di trasmissione!3.  Connessioni con linee!4.  Cicli di trasferimento base!5.  Protocolli di bus!6.  Collegamenti seriali !7.  Collegamenti seriali sincroni!8.  Integrità di segnale!!

D. Sistemi di acquisizione dati (mancante)!1.  Integrità di segnale!2.  Convertitori D/A!3.  Conversione A/D!4.  Convertitori pipeline e differenziali!5.  Condizionamento del segnale!6.  Filtri !!

E.  Alimentatori e regolatori !1.  Circuiti di potenza !2.  Sistemi di alimentazione !3.  Regolatori a commutazione!4.  Altri sistemi di alimentazione!5.  Esercizi 5: regolatori lin e SW.

A. A. 2013 / 2014 II

Elettronica applicata e misure Lezione C1

Gruppo lezioni C1 !Bus e interconnessioni !!1. Introduzione In questo gruppo di lezioni parleremo delle interconnessioni e tutto ciò che riguarda le integrità dei segnali, come interfacciare le componenti e daremo alcune definizioni di parametri importanti in questo contesto. In particolare vedremo:!1. Integrità di segnale, EMI!2. Interfacciamento statico e dinamico!3. Modelli RC di interconnessione!4. Definizione di parametri!!2. Il vero collo di bottiglia Le tecnologie attuali hanno dato la possibilità di realizzare CPU molto potenti che lavorano a frequenze elevatissime. Tuttavia, il problema di oggi non è la potenza della CPU ma è incentrata sul trasporto delle informazioni nel calcolatore poiché negli anni precedenti la vera problematica era realizzare CPU potenti e le interconnessioni non erano una cosa influente (le CPU avevano una bassa frequenza). Oggi invece si sono invertite le problematiche, dato che le CPU lavorano a frequenze elevate (una delle più potenti in commercio è la Intel i7) bisogna concentrarsi su:!- come trasferire le informazioni (distribuzione dei segnali)!- come trasferire l’energie (sistema di alimentazione)!- come rimuovere il calore prodotto dalle elevate frequenze (di cui non parleremo in questo

corso).!!Quindi, la distribuzione dei segnale e la problematiche dell’energia sono il vero collo di bottiglia che rallentano l’intero calcolatore e fanno da ostacolo per le prestazioni della PC, di IC, di SOC e di PCB. !!I circuiti numerici usano segnali binari (0 e 1), quindi come ben sappiamo le grandezze in uso sono realizzate tramite l’interpretazione delle varie tensioni e correnti (V e I). Per occuparsi di queste problematiche è quindi necessarie avere competenze di elettronica analogica e conoscere le microonde. Inoltre, è necessario conoscere i comportamenti della struttura fisica complessiva del sistema in analisi (questa struttura fisica si chiama “layout”). Bisogna considerare gli effetti della propagazione e quindi saper analizzare le linee di trasmissione. Per i sistemi ad alta velocità è necessaria un’analisi approfondita ed attenta.!!Come si è visto in altri corsi (Architettura dei calcolatori): le CPU sono veloci però il resto del sistema tende a rallentare di molto l’intero funzionamento (caricamento dei dati, il funzionamento dei bus e via dicendo…). Anche il calore è una problematica, poiché se si usano materiali poco efficienti si corre il rischio di fondere o di rovinare il calcolatore. Anche il magnetismo va considerato, per esempio: cavetti troppo vicini possono intenerire l’uno con l’altro a causa del campo magnetico che attraverso un filo in tensione.!!3. Obiettivi del gruppo C Studiare i problemi dei sistemi di interconnessione studiandone:!1. i segnali, che si tratta di capire e osservare il trasporto delle informazioni!2. la potenza, cioè il trasporto dell’energia!!!

� di �1 16A. A. 2013 / 2014

Elettronica applicata e misure Lezione C1Tali problematiche sono note sotto il concetto di integrità di segnale. Studiare l’integrità di segnale significa:!1. Analizzare il trasferimento di segnali digitali e quindi capire e conoscere i bus e i relativi

protocolli di comunicazione (lo standard che useremo è l’ISO/OSI, è uno standard di telecomunicazione per definire livelli di comunicazione, vedere la nota qui sotto).!

2. Analizzare la distribuzione dell’energia per l’alimentazione del dispositivo elettronica, ovvero studiare i condensatori di bypass, conoscere i criteri di layout, … .!!!!

Nota: lo standard ISO/OSI prevedere sette livelli di comunicazione in un sistema elettronico; sono quelli rappresentati qui a fianco. In questo corso ci concentriamo su quello Fisico, cioè quello più basso. Gli altri sei forse vedremo qualche accenno.!!!!!!!!!!!!

4. Organizzazione e contenuti del gruppo di lezioni C Ci sono in tutto otto lezioni e due esercitazioni:!• C1: Integrità di segnale, problemi, modelli RC!• C2, C3: Modelli a linea di trasmissione!• C4: Operazioni base di trasferimento!• C5: Protocolli di bus!• C6: Esercizi du interconnessioni!• C7, C8: Comunicazioni seriali asincrone e sincrone!• C9: Integrità di segnale, problemi e soluzioni!!5. Testi di riferimento • D. Del Corso: Interconnections for high-speed digital circuits (documento scaricabile dal sito)!• D. Del Corso: Elettronica per Telecomunicazioni McGraw Hill, 2003 !

- Cap. 5: Tecniche di interconnessione !• M. Zamboni, M. Divia: Elettronica dei sistemi di interconnessione; CLUT, 1996 !

- Cap. 1 e 2: Elettronica dei sistemi di interconnessione!!6. Interconnessioni Si osserveranno le integrità di segnale e le interferenze (quest’ultime sono più note sotto la sigla EMI: Electro-Magnetics Interferences).!!Quali sono i limiti determinati dalle interconnessioni? Le principali problematiche riguardano l’identificazione dei problemi (che tipo di connessione mi serve? che tipo di bus? che tipo di segnali sto trattando?) e capire quale intrecciamento è meglio usare tra quello statico e quello dinamico, studiando i pregi e i difetti di queste due tecnologie.!!I modelli del sistema di interconnessione sono utili per rappresentare in modo semplice ciò che avviene nella realtà. Spesso non ci interessa conoscere l’esatta percentuale della lega che compone il cavetto (per fare un esempio banale) ma è sufficiente fare un modello che semplifica il

� di �2 16A. A. 2013 / 2014

Elettronica applicata e misure Lezione C1lavoro. I fisici si occupano dei dettagli scientifici mentre gli elettronici si occupano di utilizzare i parametri del modello. Utilizzeremo spesso in questo contesto il modello della cella RC, il modello RC a linee di trasmissione è tuttavia un modello semplificato. In questo corso non ci occupiamo di maggiori dettagli per la cella RC. In altri corsi però tale modello può essere troppo semplice, per cui esistono modelli molto più dettagliati, che però dimostrano la validità del modello a linee di trasmissione.!!7. Richiami di interfacciamento statico Ci sono dei vincoli per le tensioni e per le correnti. I vincoli per le tensioni sono:!!

� !!Ci sono anche vincoli per le correnti. Per maggiori dettagli vedere le prime lezioni di questo corso, oppure la parte finale del corso di “Sistemi e tecnologie elettroniche”.!!8. Modello lineare di ingresso logico Agli inizi di questo corso consideravamo le porte logiche, i MOS, i CMOS come modelli di tipo lineare per le tensioni H e L, cioè che si comportano in modo ideale. Però, per fare una cosa ben fatta c’è bisogno di entrare di più nei dettagli e quindi introdurre parametri diversi per H e per L e i modelli non sono più lineari.!!Quando si inizia la progettazione di un dispositivo si può fare inizialmente un progetto “su carta”, nel quale non si possono considerare tutti i dettagli perché è un lavoro troppo duro e difficile, ma va bene come base iniziale. Quando avrò costruito questo modello ideale lo completerò introducendo tutti i dettagli attraverso l’elaborazione via SW di tale modello (per esempio iCircuit, SPICE, … ), i conti fatti a mano e su carta non sono precisi e affidabili quanto quelli che si ottengono attraverso un simulatore SW.!!La progettazione di solito segue la seguente linea: si fa una prima approssimazione semplice e poi si procede alla realizzazione di un modello più completo.!!La prima approssimazione prevede:!1. MOS e CMOS su modelli lineari, identiche condizioni per H e per L, le resistenze in ingresso

sono infinite, il carico capacitivo è tra i 3 e i 30 pico Faraday,!2. Se si considerano circuiti bipolari allora le resistenze in ingresso vengono considerate a

seconda di H e L; nel modulo di ingresso la resistenza è quasi nulla, si ha però una elevata capacità (questo è il modello che useremo).!

3. Se si considerano MOS e circuiti bipolari (i bipolari non li vedremo in questo corso) si considerano i diodi di clamp (che servono da salvavita per i gate).!!

Nel modello più completo si introducono:!1. Parametri diversi per gli stati H e L!2. Modelli non lineari per le componenti elettroniche!3. Capacità di ingresso differenti per i casi H e L e non sono lineari!4. Gli effetti considerati nei modelli per simulazione vengono studiati in modo

automatico attraverso programmi di simulazione SW.!

� di �3 16A. A. 2013 / 2014

Elettronica applicata e misure Lezione C1

9. Modello lineare di uscita logica Ci sono due modelli per lo stato H e per lo stato L che descrivono i limiti delle tensioni. Questi modelli vanno sempre tenuti ben presenti in questo gruppo di lezioni; in questa sezione (9) ci occupiamo dei modelli per le uscite. La sezione precedente (8) è per i modelli degli ingressi.!!

� !!!10. Campi di corretto funzionamento I circuiti logici contengono dispositivi BJT e/o MOS, quindi le caratteristiche (come abbiamo studiato nel corso di Sistemi e tecnologie elettroniche, non sono lineari): bisogna fare attenzione. Il modello a fianco spiega a cosa dobbiamo fare attenzione.!!Si osservi che le caratteristiche di tensione e corrente reali non sono lineari. Tuttavia le relazioni tra le tensioni VOL, IOL e VOH, IOH valgono anche per le caratteristiche non lineari:!!- si ha VO > VOH se IO > IOH!- si ha VO < VOL se IO < IOL!!Notare che adesso ci sono le curve al posto delle rette e spesso queste curve non sono simmetriche (condizioni H diverse da quelle L). I colori mostrano quando si può considerare uno stato come H e uno come L. Lo stato non definito è quello in giallo. Le sagome che definiscono i campi di funzionamento non sono uguali: quello per lo stato H è quasi un quadrato e quello per lo stato L è un rettangolo.!!!!!!!!!!!!

� di �4 16A. A. 2013 / 2014

Elettronica applicata e misure Lezione C1

11. Trascaratteristica delle tensione di uscita VO(Vi) Anche per la trascaratteristica si hanno delle novità: poiché la componente reale non è più ideale (non c’è più linearità) le tensioni di soglia non sono più ben definite e quindi si ha un range di valori

anche per la trascaratteristica che adesso non è più una linea singola ma un insieme di linee. Ciò è dovuto all’introduzione di parametri non lineari e in senso lato dipende dai fattori del CI, dall’imprecisione del drogaggio, dalla temperatura di lavoro, dall’usura e via discorrendo.!!!!!!!!!!

12. Ingressi indefiniti: data split Alcuni dispositivi interpretano la stessa tensione in ingresso in modo diverso. Quindi devo fare attenzione al data sheet di ciascuna componente. !!Per esempio, considerando il seguente sistema:!!!!!!!Si può avere il diagramma qui a fianco. Si notino i due cerchietti che corrispondono alle diverse interpretazioni degli stati.!!Questo fenomeno si chiama data split. In sostanza il concetto è il seguente: si tratta di rientrare nei margini, si pensi agli esempi del Noise Margin visti nel corso di Sistemi e tecnologie elettroniche oppure del ponte di Cabodi, se devo costruire un ponte che deve reggere 5 tonnellate, io faccio in modo che ne regga 8, perché ci sarà quel tizio che non rispetterà la segnaletica stradale e passerà sul ponte con un camion da 7 tonnellate. Qui è lo stesso concetto, la non linearità è rappresentata dal tizio con il camion da 7 tonnellate. I moduli in figura, per esempio, per evitare il fenomeno del data split non dovrebbero mai ricevere delle tensioni (facendo riferimento alle figure qui sopra) che rientrano nell’intervallo (VIL , VIH)!!13. Data split nei simulatori Tale fenomeno può essere considerato in alcuni simulatori SW (SPICE e altri) e assegnano per il campo VIH - VIL un livello di uscita intermedio (come indicato in figura). Ciò, tuttavia, non corrisponde comunque al comportamento reale, però mette in evidenza il campo di funzionamento anomalo e quindi le tensioni in ingresso che si trovano in

� di �5 16A. A. 2013 / 2014

Elettronica applicata e misure Lezione C1questo intervallo sono assolutamente da evitare.!Il cerchio rosso in figura è un warning ossia il simulatore avvisa che non si devono utilizzare le tensioni in tale campo. Poiché un modello reale è troppo oneroso per simulatori poco potenti si fa una scelta di questo tipo. In altre parole, si dice all’utente di non mettere dei valori in quel campo (cioè tra VIL e VIH) poiché si avrebbero dei problemi e quindi bisogna stare attenti a sapere cosa fanno i simulatori e avere l’accortezza di capire se i valori che producono siano corretti o meno.!!14. Parametri di logica single-ended !!

Sono parametri che descrivono le soglie di tensione delle componenti. Sono fondamentali per capire se certe porte o dispositivi possono comunicare correttamente tra loro e ci indicano quali alimentazioni (in termini di Volt) si devono usare. È ciò che si vede nei datasheets.!!!!!!!!!!!

15. Richiami sui segnali differenziali Ricordiamo che i segnali differenziali servono a ridurre gli effetti delle interferenze esterne. Si tratta semplicemente di trasferire le informazioni le quali non sono più contenute nella tensione di un solo cavetto, ma sono contenute nella differenza delle tensioni tra due cavetti. Lo schema di base è il seguente: si tratta di due conduttori, indicati con VP e VN (cioè tensione positiva e negativa), i quali partono da un buffer che ha un numero di fanin pari a 1 e un numero di fanout pari a due. Tali conduttori raggiungono la destinazione che è un altro buffer, ma con il numero di fanin e fanout invertiti come in figura.!

� !Il concetto fondamentale quindi è quello di tensione differenziale e non quella di modo comune (che è non significativa). I vantaggi di questa strategia è semplicemente quello di rendere una trasmissione dati praticamente immune ai disturbi irradiati e si ha un’alta immunità al rumore. Tuttavia, è richiesto un flusso di corrente di tipo costante (altrimenti si distorce l’informazione), si deve avere una ridotta variazione di tensione (ad esempio di 2V per gli SSTL) e sono necessari circuiti di ingresso differenziali con una soglia molto precisa. Poiché i cavetti sono attorcigliati, i campi elettromagnetici di un cavetto si annullano con quelli dell’altro cavetto (per sovrapposizione). Quindi altri conduttori non sentono il disturbo dei cavetti differenziali.!!!!!

� di �6 16A. A. 2013 / 2014

Elettronica applicata e misure Lezione C1!!16. Parametri per segnali differenziali Lo stato logico nei segnali differenziali è legato alla tensione differenziale (VD). Il modo comune VC non è significativo, tuttavia deve rimanere entro le specifiche.!!!Nella figura qui a fianco si ha per esempio VP1 > VN2; lo stato (0 o 1) è associato al segno della loro differenza (cioè VP - VN).!!!!17. Parametri dinamici (singolo segnale) Adesso mettiamo da parte il segnale differenziale e concentriamoci sul segnale a conduttore singolo. Quali sono i parametri che descrivono questo segnale? Sono tre:!1. La cadenza di ripetizione, indicata con F (cioè la frequenza) oppure analogamente indicata

come periodo qualora il segnale fosse periodico e quindi indicata con T.!2. La durata degli stati H(tH) e L(tL),

indicato con il duty cycle che viene così indicato: D = ( TH ) / ( TH + TL ).!

3. I tempi di salita (tR) e di discesa (tF) quando si commuta lo stato; questi tempi sono indicati in percentuali rispetto alla lunghezza del periodo T.!!

Per calcolare quando un segnale passa da uno stato ad un altro, si deve prendere in considerazione il 50% della salita o della discesa (si veda la figura). Tale concetto di 50% vale pure per i tempi di setup e di hold, tuttavia si tratta di una convenzione; come il verso del flusso di elettroni.!!!18. Parametri dinamici (tra segnali) Quando invece si ha a che fare con più segnali e bisogna lavorare considerandoli assieme, bisogna considerare dei parametri !!I parametri che si devono considerare sono due:!1. Tempo di propagazione dei segnali (ritardi)!2. Tempi di setup e di hold (per i FF).!!Quando si ha a che fare con misure e misurazioni si usa il valore percentuale dell’alimentazione (per CMOS si ha ( (VOH + VOL ) / 2 ).!!!!Stesso discorso sul

� di �7 16A. A. 2013 / 2014

Elettronica applicata e misure Lezione C150% fatto nella sezione 17. Il tempo TPHL è il ritardo tra l’ingresso e l’uscita di un modulo che commuta da H a L. TPLH è invece il ritardo sulla porta di uscita rispetto alla porta di ingresso quando si commuta da L a H.!!Anche qui vale lo stesso discorso sul 50% fatto nella sezione 17.!!19. Tempi di setup e di hold Ricordiamo cosa sono i tempi di setup e di hold in un FF.!!Il tempo di setup è il tempo minimo per cui deve rimanere stabile l’input D prima del fronte di commutazione di uno stato del clock, per far si che il FF inizi a riconoscere il nuovo stato.!!Il tempo di hold è il tempo minimo per cui deve rimanere stabile l’input D dopo il fronte di commutazione di uno stato del clock, per far sì che il FF consolidi il nuovo stato, solitamente è un tempo trascurabile (però all’esame consideriamo setup e hold ugualmente).!!Per il funzionamento corretto, i tempi di setup e di hold devono essere rispettati, perché se non vengono rispettati non riesco a prevedere il comportamento del FF e quindi si rischia di incorrere in uno stato di metastabilità nel quale l’uscita potrebbe non essere quella voluta.!!20. Ritardi nei circuiti sequenziali (formule) I ritardi nei circuiti sequenziali (vedere il video 21 slide 20).!!Nota: il riquadro LOGIC indica una qualsiasi porta logica.!!Formule per il calcolo dei ritardi:!!Periodo minimo di clock:!(per ogni tempo devo considerare !setup e hold)!!Max Frequenza operativa:!!Cioè, la massima frequenza operativa è influenzata da: TCO, TL e da TSU.!!!!!!!!!!!!!!

� di �8 16A. A. 2013 / 2014

Fmax = 1 / TCKmin

TCKmin = TCO + TL + TSU

Elettronica applicata e misure Lezione C1!21. Esercizio C1.1 - Indicare i tempi Data la seguente tabella dei tempi:!!!!!!!!!!!!!!!!Calcolare:!1. Tempo di clock!2. Tempo dello stato alto TH!3. Tempo dello stato basso TL!4. Tempo di … TCKQ!5. Tempo di setup TSU!!22. Fmax l’effetto del clock jitter Il clock jitter è un sostanzialmente un rumore che come effetto causa un ritardo sulle tempistiche del clock. Per rendere meglio l’idea di cosa sia il clock bitter basti pensare a un clock ideale e perfettamente regolare. Un clock affetto da jitter avrebbe invece la seguente forma:!!Quindi, se si considerano gli effetti del clock jitter

agiscono anche sulla max frequenza operativa possibile:!!•TCKmin = TCO + TL + TSU + TJ (con TH compreso in TCO)!•Fmax = 1/TCKmin!•Fmax quindi dipende da quattro parametri, ovvero da: TCO, TL, TSU più TJ!!!!

In figura è rappresentato un modulino TJ che modellizza l’effetto del jitter, cioè che il tempo di clock non arriva istantaneamente a tutti i moduli in modo perfettamente parallelo. Più il cavetto di clock è lungo, più tempo impiega a raggiungere i vari modulini, inoltre, più il modulino destinatario è lontano dalla sorgente di clock più tale clock può essere affetto da rumori e interferenze di vario genere, ma non è detto che sempre arrivi in ritardo, quindi oscilla (definizione di jitter).!!!!!!

� di �9 16A. A. 2013 / 2014

Elettronica applicata e misure Lezione C1!23. L’effetto delle interconnessioni sulla massima frequenza possibile Le interconnessioni introducono dei ritardi. Quindi se ci sono molte interconnessioni ci sono molti ritardi e vanno gestiti in maniera attenta. I ritardi delle interconnessioni sono indicati con TP. I nodi OUT e IN sono separati, quindi il segnale impiega del tempo per percorrere le distanze che legano IN e OUT (ritardi di trasmissione: TPi). Tali ritardi sono in parte non noti (perché difficili da calcolare, perché trascurabili e via dicendo).!!Quindi, considerando anche le interconnessioni la massima frequenza operativa è ancor più limitata, se prima era influenzata da un massimo di quattro parametri, adesso lo è da ben più parametri che dipendono dal numero delle porte interconnesse. Nella figura sono presenti tre porte quindi ci saranno 4 + 3 parametri che influenzeranno la massima frequenza operativa, che sarà così definita:!!• TCKmin = TCO + TL + TSU + TJ + TP1 + TP2 + TP3!• Fmax = 1/TCKmin!• Fmax quindi dipende da quattro parametri, ovvero da: TCO + TL + TSU + TJ più i ritardi delle

interconnessioni delle porte, cioè: TP1 + TP2 + TP3.!!!24. Rumore temporale e jitter skew Quando si considerano più segnali, lo skew è calcolato come differenza tra ritardi e indicato con tk. Lo skew è definito tra due segnali nel seguente modo:!

La variazione da periodo a periodo si chiama jitter (tj), il jitter è misurato sul singolo segnale:!

Conoscere gli skew e gli jitter è una cosa importante, perché permette di effettuare temporizzazioni migliori e più precise: questi due fenomeni cambiano i margini di temporizzazione (importantissimi per la sincronizzazione!) e purtroppo si comportano come variabili casuali (variabili aleatorie continue), cioè (dal principio di indeterminazione di Heisenberg) è impossibile conoscere esattamente ogni skew e ogni jitter che ci sono sul segnale, per cui ingegneristicamente andiamo a considerare i loro picchi massimi ed adeguarci di conseguenza.!!Nota: il valore minimo per entrambi è ovviamente lo zero.!!Definizione: lo jitter è un ritardo di tipo casuale e ha un capo di casualità; tale campo può essere conosciuto dal progettista però non potrà prevedere ogni singola oscillazione durante il funzionamento del circuito. Tale jitter può essere considerato come un tempo di propagazione.!!Definizione: lo skew è un concetto simile allo jitter, ma invece di incentrarsi sul sistema clock-receiver è applicato in rapporto tra due segnali: idealmente, due segnali A e B dovrebbero essere identici se generati da due distinti moduli identici e agli stessi istanti, realmente invece non è

� di �10 16A. A. 2013 / 2014

Elettronica applicata e misure Lezione C1proprio così, anche se si fa di tutto perché A e B siano identici non lo saranno mai e tale discrepanza tra i due segnali può essere quantificata proprio come viene quantificato lo jitter, quindi il progettista conosce il campo di skew (o lo skew rate) ma non potrà conoscere ogni singolo sfasamento tra i due segnali A e B.!!25. Interconnessione ideale

I due segnali Vo e Vi sono uguali, poiché si sta considerando un caso ideale.!!!!!!!!!!!

26. Interconnessione reale Il segnale del driver Vo raggiunge il receiver con del ritardo e accumulando del rumore sottoforma di oscillazioni spurie. I rumori possono trovarsi sull’asse dei tempi e quindi sono ritardi. Possono essere anche rumori sotto l’asse dell’ampiezza e quindi non si tratta di ritardi, ma di variazioni di ampiezza, cioè di intensità!!!!!!

27. Modelli di interconnessioni Per analizzare lo scambio di informazioni digitali tra le varie componenti di un sistema si possono usare diversi modelli. Quello standard che studieremo in questo corso è quello già accennato precedentemente ossia il modello ISO-OSI, sostanzialmente si tratta di un modello a sette strati. In tale modello si devono definire servizi e interfacce per ciascuno strato. Fare riferimento alla pila della sezione 3 per maggiori dettagli.!!In queste lezioni tratteremo solo i livelli più bassi:!• Livello fisico (trasferimento di singoli bit)!• Ciclo (trasferimento di gruppi di bit)!• Transazione (lettura istruzioni e dati, scrittura istruzioni e dati)!!Gli scopi per cui sono stati realizzati questi modelli sono ovvi, in particolare facilitano la progettazione e permettono di creare progetti nei quali la trasmissione dei dati viene ottimizzata (dal progettista) in termini di correttezza, velocità e consumi.!!!!

� di �11 16A. A. 2013 / 2014

Elettronica applicata e misure Lezione C1

28. Riferimenti al modello ISO-OSI In questo gruppo di lezioni tratteremo solo i primi due livelli partendo dal basso, ovvero:!• bits, livello fisico!• struttura, collegamento.!!In tale corso ci occupiamo solamente di osservare come le varie componenti elettroniche siano in grado di riconoscere i due stati logici in un singolo segnale e come riconoscono gruppi di bit. Non si studieranno i protocolli di comunicazione come ARP, DHCP e altri: questi si trovano al livello due. Ci occuperemo solo di COME le componenti possano riconoscere i segnali e NON di come tali componenti possano comunicare tra loro.!!!!!!!!!!!!29. Integrità di segnale e protocolli Si aggiungerà una piccola parte su come generare pacchetti di rete e di come inviarli nella rete. I pacchetti sono sostanzialmente dei gruppi definiti da ben precisi criteri. Anche qui: ci occuperemo solo di come i vari moduli riconoscano i pacchetti.!!Ci occuperemo bene sui dettagli dell’integrità del segnale, vale a dire che ci occuperemo che un pacchetto inviato da un modulo arrivi sano e salvo all’altro modulo; tutto qui.!!30. Interconnessione ideale Per interconnessione ideale si intende un modello di interconnessione il cui funzionamento non considera gli effetti di disturbi, ritardi, interferenze, jitter e via discorrendo. Per esempio, in figura è rappresentato un filo che connette un driver con il suo receiver. Si vede nel diagramma del segnale che tale segnale è “immediato”, com’è in uscita è tale istantaneamente anche in entrata. Questa è la connessione ideale. Immediata, pulita e semplice.!!31. Interconnessione reale Adesso andiamo a considerare le interconnessioni di tipo reale, cioè introduciamo i modelli più completi espandendo quello ideale. Si introduce il livello fisico e di conseguenza si devono considerare gli effetti sia analogici e sia digitali. Si osservi lo schema qui a destra. Gli effetti di tipo analogico sono soprattutto dal punto B al punto C e includono concetti come rumore additivo, ritardi e altro.

� di �12 16A. A. 2013 / 2014

Elettronica applicata e misure Lezione C1Gli effetti di tipo digitale si considerano dal punto A fino al punto D (quindi includono quelli analogici, vale a dire che il segnale digitale è in un qualche modo influenzato da effetti di tipo analogico). Gli effetti di tipo digitale esigono l’osservazione dei ritardi, dello skew e via dicendo (le cose viste precedentemente).!!Nota: nella figura, dove c’è il segnale D(R) si vedono delle sbarrette oblique, stanno a indicare che la salita non è precisamente prevedibile ma che avrà un campo di valori casuali. Tale campo è però quantificabile.!!Nota: all’interno del riquadro in verde è rappresentato il cavetto come NON privo di massa (e quindi come cilindrico), tale definizione è per i fisici.!!32. Sequenza di analisi Una buona progettazione si pone i seguenti obbiettivi:!1. Massimizzare le prestazioni in termini di velocità (alta frequenza).!2. Eliminare il più possibile gli errori di ogni tipo (affidabilità => correttezza delle informazioni).!3. Minimizzare i consumi energetici (gestione dell’energia).!!Bisogna saper distribuire l’energia in modo attento e sfruttare al meglio ciò che si conosce sulla teoria dei segnali per ottenere la massima frequenza di clock senza tuttavia creare confusione ed errori; si deve preservare la correttezza delle informazioni, per cui si deve garantire che si rispettino le specifiche statiche e dinamiche descritte nei datasheets.!!Per riuscire a fare correttamente tutto ciò si devono seguire modelli e procedure ben definite che indicano in maniera rigorosa come:!• eseguire un corretto interfacciamento statico e dinamico tra circuiti logici!• studiare e osservare il comportamento delle interconnessioni (considerando ritardi, rumori,

skews e via dicendo per garantire il signal integrity.!• eseguire una corretta distribuzione dell’alimentazione (insieme di concetti e azioni noto come

power integrity.!!33. Modelli per driver e receiver (modello lineare) Il modello lineare per le interconnessioni tra driver e receiver è quello di un filo semplice e pulito che non introduce alcuna distorsione; in particolare si osservi la figura qui a fianco. !!L’interconnessione è rappresentata dal rettangolo e connette B con C. I parametri sono:!!1. l’ingresso e l’uscita sono due variabili booleane, cioè possono assumere (idealmente) solo 0 o

solo 1 (nella realtà non è così)!2. la resistenza dell’interconnessione in

prossimità del punto B è equivalente a RO, cioè quella in uscita del driver.!

3. la resistenza dell’interconnessione in prossimità del punto C è equivalente alla resistenza in ingresso del receiver (nella figura per un CMOS la RI è ∞)!

4. la capacità dell’interconnessione è equivalente alla capacità di ingresso del receiver.!!

Nota: in figura ci sono vari segnali. B e C vanno considerati come segnali di tipo analogico mentre A e D vanno considerati come logici.!!!!!

� di �13 16A. A. 2013 / 2014

Elettronica applicata e misure Lezione C1

34. Singolo nodo equipotenziale Quindi, il modello visto nella sezione precedente può essere assimilato come se il filo “non ci fosse”, l’interconnessione viene assimilata come un unico nodo, facendo riferimento alla figura nella sezione 33 il nodo è costituito da B = C; non si hanno perdite e non si hanno ritardi.!!Tuttavia, tale modello permette di definire i seguenti parametri:!1. Tempo di trasmissione: TTX!2. Skew o disallineamento: TK.!!!!!!35. L’interconnessione come modello RC Adesso andiamo a complicarci un po’ di più le cose: consideriamo l’interconnessione sotto un punto di vista non più ideale, quindi abbandoniamo il modello del nodo per sostituirlo con quello di una cella RC passa-basso.!

!Quando si osserva la figura qui a fianco, si faccia riferimento al circuito della sezione 33.!L’introduzione della cella RC passa-basso introduce tre importanti fenomeni di non linearità (che nel modello lineare non ci sono).!

!Questi tre effetti importanti sono:!!1. Il gradino di tensione su Va!2. La risposta di tipo esponenziale; si considera la costante di tempo

(tau) τ = C • R; si ha una variazione dello stato logico che viene rilevata quando VC attraversa la soglia VT!

3. Ritardo tTX nella risposta!!Nota: tale modello non è l’unico, però è tra i più semplici.!!Nota: nel circuito qui sopra, la resistenza Ri è a +∞ quindi idealmente si tratta di un circuito aperto. La tensione VB è usuale alla tensione VC.!!Nota: il ritardo tTX è il ritardo necessario perché il modulo possa riconoscere la variazione, ossia il passaggio di informazione.!!!!36. Variazioni di TTX e di skew tK La differenza tTXmax - tTXmin è lo skew tk. Lo skew, noto anche come disallineamento, dipende dalla dispersione dei parametri che determinano tTX.!!Su carta posso usare valori fissi, mentre nei simulatori devo usare campi di valori casuali. Dipende dai condensatori, resistenza non ideali e via dicendo.!!!!!

� di �14 16A. A. 2013 / 2014

Elettronica applicata e misure Lezione C1!!!!38. Parametri di una interconnessione I parametri che descrivono una interconnessione sono quattro:!!1. Tempo di trasmissione: tTX!2. Tempo di trasmissione massimo: tTXmax!3. Tempo di trasmissione minimo: tTXmin!4. Skew: tK = tTXmax - tTXmin.!!In sostanza, quando osservo il segnale che attraversa i punti A(D) e A(R) (cioè prima del driver e dopo il receiver) devo pensare a un segnale logico a gradino!!!!!!!!39. Effetti dello skew (esempio di un solo segnale) Lo skew rende indeterminata la posizione temporale del segnale (al ricevitore) introducendo il campo tK di incertezza.!!In particolare si ha:!!!!!40. Effetti dello skew (esempio di più segnali) Lo skew modifica le relazioni temporali tra i segnali. Il tempo di setup viene ridotto di tK.!!!!!!!!!!!!!!!

� di �15 16A. A. 2013 / 2014

t1min = tTXmin t1max = tTXmax = tTXmin + tK

Elettronica applicata e misure Lezione C1

41. Modello degli strati inferiori !Questo modello include tutti i particolari dettagli del funzionamento dal punto di vista fisico della componente interconnessione. Si tiene conto praticamente di quasi tutto.!!!!!!!!!

42. Test finale • Perché l’analisi delle interconnessioni è importante?!• Descrivere struttura e vantaggi di un modello a strati.!• Spiegare il significato di “signal integrity”.!• Definire VOH e VOL.!• Quale è lo stato logico all’uscita di un inverte con tensione di ingresso VIL, quando VIL<VI<VIH?!• Descrivere I vantaggi dei segnali differenziali (rispetto a single- ended).!• Elencare e descrivere I parametri dinamici di un Flip-Flop D. !• Definire tempo di trasmissione e skew.!• Per una coppia driver-receiver CMOS, una variazione della tensione di alimentazione modifica il

tempo di trasmissione (in prima approssimazione)?!

� di �16 16A. A. 2013 / 2014