Asinhrona brojila

Slika 2.3-1(a) prikazuje logički dijagram trobitnog asinhronog brojila s JK bistabilima. Iz vremenskog dijagrama, slika 2.3-1(b), vidljivo je da kada je signal brisanja jednak stanju logičke nule, izlaz najlijevijeg bistabila će mijenjati stanje kod svakog takt impulsa. Izlaz drugog bistabila Q1, je upravljan stanjem izlaza Q0 te mijenja stanje svaki puta kada Q0 prelazi iz stanja logičke nule u stanje logičke jedinice. Slično, izlaz drugog bistabila upravlja izlazom najdesnijeg bistabila.

Slika 2.3-1 Trobitno asinhrono brojilo: (a) logički dijagram

Slika 2.3-1 Trobitno asinhrono brojilo: (b) vremenski dijagram

 

Tablica 2.3-1 prikazuje izlaze Q0, Q1 i Q2 za prvih osam takt impulsa. Brojilo broji od 000 do 111. Nakon što brojilo dostigne 111, brojanje započinje od 000. Dakle, trobitno brojilo prolazi kroz ciklus od 8 stanja. Slično tome, četverobitno brojilo prolazi kroz ciklus od 16 stanja, od 0000 do 1111. Općenito, n-bitno asinhrono brojilo prolazi kroz 2n stanja, od 0 do 2n-1.

Tablica 2.1-1 Izlaz 3-bitnog asinhronog brojila

 

Brojila koja prolaze kroz 2n stanja, od 0 do 2n-1 su brojila s brojanjem na više. Brojila koja prolaze kroz 2n stanja, od 2n-1 do 0 su brojila s brojanjem na niže. Brojilo na slici 2.3-1(a) predstavlja brojilo s brojanjem na više ako se stanja uzimaju sa izlaza Q2 Q1 Q0,

a brojilo s brojanjem na niže ako se stanja uzimaju s komplementarnih izlaza .

n-bitno asinhrono brojilo koje prolazi kroz 2n stanja poznato je kao brojilo koje dijeli s 2n. Poznato je i kao binarno brojilo s modulom 2n.

Izvedba asinhronog brojila je u vidu integriranog kruga srednjeg stupnja integracije, npr. integrirani krug 74LS93 je četverobitno asinhrono brojilo.

Sinhrona brojila

Sporost u radu radi dugog vremena potrebnog za promjenu stanja prilikom “prolaska” kroz bistabile predstavlja nedostatak asinhronih brojila. Problem se rješava upotrebom brojila kod kojih takt impulsi služe za istovremeno okidanje svih bistabila, tzv. sinhronih brojila. Radi istovremenog okidanja svih bistabila, za određivanje koji bistabil treba promijeniti stanje, potrebna je dodatna upravljačka logika.

Slika 2.3-2 prikazuje logički dijagram trobitnog binarnog brojila koje za svoj rad koristi JK bistabile.

Slika 2.3-2 Izvedba 3-bitnog sinhronog brojila s JK bistabilima

 

Sinhrona brojila je moguće projektirati tako da prolaze kroz prethodno proizvoljno zadani slijed stanja.

Izvedbe sinhronih brojila su u vidu integriranih krugova srednjeg stupnja integracije. Npr., 74’163 je univerzalno četiribitno sinhrono brojilo, tj. brojilo prolazi kroz 16 stanja od 0000 do 1111. Brojilo 74’163 ima glavni ulaz za sinhrono brisanje, CLR, koji kada je aktiviran u sljedećem takt impulsu postavlja brojilo u nulu. Brojilo ima i ulaz za sinhrono punjenje, LD, koji kod aktiviranja postavlja brojilo na vrijednost četiribitnog podatka koji se nalazi na ulaznim linijama brojila. Ovo brojilo predstavlja programabilno brojilo.

Primjer 2.3-1

Realizirajte 4-bitno sinhrono binarno brojilo uporabom T bistabila.

Tablica 2.3-1 Tablica uzbude 4-bitnog binarnog brojila

 Iz tablice je vidljivo da do promjene stanja nakog bistabila dolazi tek onda kada su svi prethodni u stanju jedan. Za prvi je bistabil vidljivo da on mijenja stanje sa svakim dolaznim impulsom stoga njegov ulaz treba stalno biti u stanju 1. Bistabil B1 će promijeniti stanje na svaki parni impuls kada je B0 u stanju 1 stoga je T1=B0. Bistabil B2 mijenja stanje na 4, 8, 12 i 16 impulsu, prije kojih su bistabili B1 i B0 već u stanju 1. Bistabil B3 mijenja stanje na 8 i 16 impulsu, prije kojih su svi bistabili u jedinici.

Slijedi:

Isti rezultat može se dobiti upotrebom K-tablica.Četribitno sinhrono brojilo izvedeno T bistabilima prikazuje slika 2.3-3.

Slika 2.3-3 Sinhrono binarno brojilo izvedeno T bistabilima