Click here to load reader

Etude des circuits logiques programmables Les FPGA · PDF file2016-10-18 · F.CAIGNET Les circuits logiques programmables - FPGA 1 Etude des circuits logiques programmables Les FPGA

  • View
    225

  • Download
    0

Embed Size (px)

Text of Etude des circuits logiques programmables Les FPGA · PDF file2016-10-18 ·...

  • F.CAIGNET

    Les circuits logiques programmables - FPGA

    1

    Etude des circuits logiques

    programmables

    Les FPGA

    Etude des circuits logiques

    programmables

    Les FPGA

    Fabrice CAIGNETLAAS - [email protected]

  • F.CAIGNET

    Les circuits logiques programmables - FPGA

    2

    Contenu :Contenu :

    I. Les Rseaux Logiques Programmables : PLD

    II. Les technologies des lments programmables

    IV. Les outils de dveloppement

    III. Les FPGAs

    V. Les tendances des composants programmables

    VI. Le langage VHDL

  • F.CAIGNET

    Les circuits logiques programmables - FPGA

    3

    PLD = Programmable Logic Devices

    Circuits logiques + ou - complexes remplaant lassociation de plusieurs botes logiques

    Simplification de cblage Encombrement rduit Diminution des cots Facilit dutilisation Diminution du risque des pannes

    PLDAssociation de

    fct Logiquesentres Sorties

    I. Les Rseaux Logiques Programmables : PLD I. Les Rseaux Logiques Programmables : PLD

    1 seul circuitintgr

  • F.CAIGNET

    Les circuits logiques programmables - FPGA

    4

    Le cahier des charges du dveloppement dun systme doit prendreen compte les paramtres suivants :

    Importance du Time To Market

    Le cot de production Les performances La consommation L'intgration L'volution du produit La maintenance La protection industrielle

    Deux alternatives existent :

    Les ASIC (Application Specific integrated Circuits) Les Circuits rseaux programmables

    temps

    Nb de ventes

    Entreprise 1

    Entreprise 2

    I. Les Rseaux Logiques Programmables : PLD I. Les Rseaux Logiques Programmables : PLD

  • F.CAIGNET

    Les circuits logiques programmables - FPGA

    5

    Quelles diffrences entre un ASIC et un PLD

    I. Les Rseaux Logiques Programmables : PLD I. Les Rseaux Logiques Programmables : PLD

    ASICApplication Specific Integrated Circuits

    PLDProgrammable Logic Device

    Un circuit ddi une application Choix de la technologie

    Maximum de performances

    Un circuit programm pour une application Technologie fige mais :

    Facilit de programmation

    Choix du fondeur

    Conception du circuit(full-custom - bibliothques)

    Fabrication trs grand nombre

    dexemplaire

    Choix du circuit

    Programmation du circuit(logiciel + interface circuit)

    Implmentation nombre dexemplaires

    limit

    Trs grand niveau dintgration Intgration limite

  • F.CAIGNET

    Les circuits logiques programmables - FPGA

    6

    I. Les Rseaux Logiques Programmables : PLD I. Les Rseaux Logiques Programmables : PLD

  • F.CAIGNET

    Les circuits logiques programmables - FPGA

    7

    Avantages des PLD

    Inconvnients

    Le cot et temps de dveloppement. Le prototypage et temps de simulation acclr. La prise de risque est rduite. (modifications possibles, risque d'inventaire) Des supports logiciels peu chers. Des produits prouvs. (pas de vecteurs de test structurel)

    Un niveau d'intgration moindre aux ASIC. Une consommation plus leve. Des prix importants et une faible disponibilit pour de grandes sries .

    I. Les Rseaux Logiques Programmables : PLD I. Les Rseaux Logiques Programmables : PLD

    SymbolisationNormalise

  • F.CAIGNET

    Les circuits logiques programmables - FPGA

    8

    botes logiquesQuatre Familles de PLD

    PLDPLD

    I. Les Rseaux Logiques Programmables : PLD I. Les Rseaux Logiques Programmables : PLD

    PAL GAL EPLD FPGA

  • F.CAIGNET

    Les circuits logiques programmables - FPGA

    9

    Dvelopps au dbut des annes 70 par MMI (ex-AMD) La programmation se fait par destruction de fusibles Aucun fusible nest grill lachat de la PAL

    FusiblesFusiblesFusibles

    Les Les fonctionsfonctions ETET sontsont programmablesprogrammables

    PAL (Programmable Array Logic) : rseaux logiques programmables

    I. Les Rseaux Logiques Programmables : PLD I. Les Rseaux Logiques Programmables : PLD

  • F.CAIGNET

    Les circuits logiques programmables - FPGA

    10

    ExempleExemple dun dun OU EXCLUSIFOU EXCLUSIF

    Fusible intactFusible intactFusible intact

    Fusible dtruitFusible Fusible dtruitdtruit

    PAL (Programmable Array Logic) : rseaux logiques programmables

    Reprsentation :

    - les fusibles intactes sont reprsents par une connexion - les fusibles dtruits sont reprsents par une absence de connexion

    I. Les Rseaux Logiques Programmables : PLD I. Les Rseaux Logiques Programmables : PLD

  • F.CAIGNET

    Les circuits logiques programmables - FPGA

    11

    Que peut-on trouver dans une PAL??PAL (Programmable Array Logic) : rseaux logiques programmables

    Tout P.A.L. est constitu :- D'entres (Input): I1 In avec 8

  • F.CAIGNET

    Les circuits logiques programmables - FPGA

    12

    PAL : Matrice de programmation

    I. Les Rseaux Logiques Programmables : PLD I. Les Rseaux Logiques Programmables : PLD

    - Un ensemble de portes ET sur lesquelles viennent se connecter les variables dentre et leurs complments.

    La plupart des P.A.L. sont constitus :

    Matrice de programmation

    Matrice de Matrice de programmationprogrammation

    - Un ensemble de portes OU sur lesquelles les sorties des oprateurs ET sont connectes les variables dentre.

  • F.CAIGNET

    Les circuits logiques programmables - FPGA

    13

    PAL : Structure de sortie

    I. Les Rseaux Logiques Programmables : PLD I. Les Rseaux Logiques Programmables : PLD

    Il existe 3 structures de sortie qui peuvent-tre aussi de entres/sorties :- Combinatoire- Squentielle- versatiles

    Entres / Sorties combinatoiresSortie 3 tats rebouche vers la matrice

    une sortie peut servir de variable intermdiaireune sortie peut servir dentre (en mode haute impdance)

  • F.CAIGNET

    Les circuits logiques programmables - FPGA

    14

    Sortie REGISTRESortie REGISTRE

    PAL : Structure de sortie

    I. Les Rseaux Logiques Programmables : PLD I. Les Rseaux Logiques Programmables : PLD

    Entres / Sorties squentielles, registre

    Une bascule D permet la logique squentiellesorties squences sur une horloge Hune sortie ne peut pas servir dentreune commande OE (Ouput Enable) permet de dsactiver la sortie

    OE

  • F.CAIGNET

    Les circuits logiques programmables - FPGA

    15

    Entre / Sortie VERSATILEEntre / Sortie VERSATILE

    PAL (Programmable Array Logic) : Structure de sortie

    I. Les Rseaux Logiques Programmables : PLD I. Les Rseaux Logiques Programmables : PLD

    Entres / Sorties versatiles (VPAL)

    On peut configurer par programmation le mode dutilisation de la broche de sortie

  • F.CAIGNET

    Les circuits logiques programmables - FPGA

    16

    PAL (Programmable Array Logic) : Exemple de PAL22V10 (AMD)

    I. Les Rseaux Logiques Programmables : PLD I. Les Rseaux Logiques Programmables : PLD

  • F.CAIGNET

    Les circuits logiques programmables - FPGA

    17

    RseauRseau LogiqueLogique

    ReReprogrammableprogrammable

    Un GAL e

    st un

    PALeffa

    able

    lectrique

    ment

    I. Les Rseaux Logiques Programmables : PLD I. Les Rseaux Logiques Programmables : PLD

    GAL (Gnric Array Logic), LATICE Semiconductor

  • F.CAIGNET

    Les circuits logiques programmables - FPGA

    18

    Erasable Programmable Logic DeviceErasable Programmable Logic Device

    Circuit Circuit LogiqueLogiquereprogrammablereprogrammable

    de de grandegrande capacitcapacit

    I. Les Rseaux Logiques Programmables : PLD I. Les Rseaux Logiques Programmables : PLD

  • F.CAIGNET

    Les circuits logiques programmables - FPGA

    19

    Forecasting Programmable Gate Forecasting Programmable Gate ArrayArray

    RseauRseau de de portesportesprogrammablesprogrammables la la demandedemande

    I. Les Rseaux Logiques Programmables : PLD I. Les Rseaux Logiques Programmables : PLD

    La densit croissante des circuits programmables actuels, notamment des FPGA (Field Programmable Gate Array), permet le prototypage rapide des circuits numriques grande complexit. Aussi, il est possible de tester rapidement la validit de concepts architecturaux nouveaux: l'implmentation complte d'un processeur sur des circuits FPGA est aujourd'hui notre porte, entranant ainsi plus de possibilits d'valuation que celles offertes par des simulateurs logiciels. De plus, la reprogrammabilit de certains circuits FPGA a ouvert de nouvelles voies de recherche: des mthodologies de conception des systmes reconfigurables, capables d'voluer ou de s'adapter des environnements ou des contraintes variables.

  • F.CAIGNET

    Les circuits logiques programmables - FPGA

    20

    PLDCircuits Logiques Programmables

    I. Les Rseaux Logiques Programmables : PLD I. Les Rseaux Logiques Programmables : PLD

    Rsum graphique des familles de P.L.D.

    PAL fusibles bipolaires

    PAL et FPLS

    PAL CMOS effaables lectriquement

    GAL effaables lectriquement

    PAL effaables aux UV

    GPLD - EPLD

    LCA

    FPGA

  • F.CAIGNET

    Les circuits logiques programmables - FPGA

    21

    I. Les Rseaux Logiques Programmables : PLD I. Les Rseaux Logiques Programmables : PLD

    Les principaux critres de choix des P.L.D. sont:- Vitesse de fonctionnement- Nombre de portes- Consommation- Technologie- Prix

  • F.CAIGNET

    Les circuits logiques programmables - FPGA

    22

    Gnralit sur les technologies des lments programmables

    II. Les technologies des lments programmables II. Les technologies des lment

Search related