-
8/18/2019 Familia Lógica Mos y Cmos
1/29
FAMILIAS LÓGICAS MOS Y CMOS
-
8/18/2019 Familia Lógica Mos y Cmos
2/29
MOS Y CMOS
DIAGRAMA
FUNCIONAMIENTO
CARACTERISTICAS
ABANICO DE SALIDA
RETARDO DE PROPAGACIÓN
DISCIPACIÓN DE POTENCIA
MARGEN DE RUIDO
VALORES DE VOLTAJE PARA 0 Y 1
COMPUERTAS BÁSICA
-
8/18/2019 Familia Lógica Mos y Cmos
3/29
Una estructura MOS (Metal-Oxide-
Semiconductor ) es un dispositivo
electrónico formado por un sustrato
de silicio dopado, sobre el cual se
hace crecer una capa de óxido
(SiO2). Los elementos se contactancon dos terminales
metálicas
llamadas sustrato compuerta. La
estructura se compara con
un condensador de placas paralelas,
en donde se reempla!a una de las
placas por el silicio semiconductor
del sustrato, la otra por un metal,
aun"ue en la práctica se usa
polisilicio, es decir, un
policristal de silicio.
-
8/18/2019 Familia Lógica Mos y Cmos
4/29
FUNCIONAMIENTO
#xisten dos tipos de transistores $OS%#&, ambos basados en
la estructura $OS.
Los $OS%#& de enriquecimiento se basan en la creación
de un canal entre el
drenador el surtidor, al aplicar una tensión en la compuerta. La
tensión de la
compuerta atrae portadores minoritarios hacia el canal, de
manera "ue se forma una
re'ión de inversión, es decir, una re'ión con dopado opuesto al
"ue tena el sustratoori'inalmente. #l trmino
enriquecimiento hace referencia al incremento de
la conductividad elctrica debido a un aumento de la cantidad de
portadores de
car'a en la re'ión correspondiente al canal. #l canal puede
formarse con un
incremento en la concentración de electrones (en un n$OS%#&
o *$OS),
o huecos (en un p$OS%#& o +$OS). e este modo un transistor
*$OS se construe
con un sustrato tipo p tiene un canal de tipo n, mientras "ue un
transistor +$OS se
construe con un sustrato tipo n tiene un canal de tipo p.
Los $OS%#& de empobrecimiento tienen un canal
conductor en su estado de reposo,
"ue se debe hacer desaparecer mediante la aplicación de la
tensión elctrica en la
compuerta, lo cual ocasiona una disminución de la cantidad de
portadores de car'a
una disminución respectiva de la conductividad.
-
8/18/2019 Familia Lógica Mos y Cmos
5/29
-
8/18/2019 Familia Lógica Mos y Cmos
6/29
-
8/18/2019 Familia Lógica Mos y Cmos
7/29
COMPUERTAS BASICAS
-
8/18/2019 Familia Lógica Mos y Cmos
8/29
COMPUERTAS BASICAS
-
8/18/2019 Familia Lógica Mos y Cmos
9/29
COMPUERTAS BASICAS
-
8/18/2019 Familia Lógica Mos y Cmos
10/29
COMPUERTAS BASICAS
-
8/18/2019 Familia Lógica Mos y Cmos
11/29
COMPUERTAS BASICAS
-
8/18/2019 Familia Lógica Mos y Cmos
12/29
COMPUERTAS BASICAS
-
8/18/2019 Familia Lógica Mos y Cmos
13/29
COMPUERTAS BASICAS
-
8/18/2019 Familia Lógica Mos y Cmos
14/29
COMPUERTAS BASICAS
-
8/18/2019 Familia Lógica Mos y Cmos
15/29
COMPUERTAS BASICAS
-
8/18/2019 Familia Lógica Mos y Cmos
16/29
COMPUERTAS BASICAS
-
8/18/2019 Familia Lógica Mos y Cmos
17/29
COMPUERTAS BASICAS
-
8/18/2019 Familia Lógica Mos y Cmos
18/29
COMPUERTAS BASICAS
-
8/18/2019 Familia Lógica Mos y Cmos
19/29
COMPUERTAS BASICAS
-
8/18/2019 Familia Lógica Mos y Cmos
20/29
CARÁCTERÍSTICAS
-
8/18/2019 Familia Lógica Mos y Cmos
21/29
El abanico de salida (fan-out o carga !"iade salida# de
una co$uerta es$ecifica eln%ero de cargas est!ndar &ue es
$osible
conectar a la salida del CI sin degradar losni'eles lgicos (sin
reducir el argen deruido#)
En los CI CMOS t*$icaente se $ueden
conectar de + a , cargas)
ABA.ICO /E SA0I/A
-
8/18/2019 Familia Lógica Mos y Cmos
22/29
.I1E0ES 023ICOS
VOL (MAX) 0V
VOH (MIN) VDD
VIL (MAX) 30% VDD
VIH (MIN) 70% VDD
-
8/18/2019 Familia Lógica Mos y Cmos
23/29
VOL (MAX) 0V
VOH (MIN) VDD
VIL (MAX) 30% VDD
VIH (MIN) 70% VDDDe esta forma, cuando un CMO func!ona
con VDD " # V, ace$ta o&ta'e de entradamenor ue V
IL(m*) " +# V como -A.O, /
cua&u!er o&ta'e de entrada ma/or ue VIH
(mn) " 3# V como AL1O
.I1E0ES 023ICOS
-
8/18/2019 Familia Lógica Mos y Cmos
24/29
Se denoina ruido a cual&uier $erturbacinin'oluntaria &ue
$uede originar un cabio nodeseado en la salida del circuito)
0os circuitos lgicos deben tener cierta inunidad alruido la cual
es definida coo 4la ca$acidad $aratolerar fluctuaciones en la
tensin no deseadas en
sus entradas sin &ue cabie el estado de salida5)
I.MU.I/A/ A0 RUI/O
-
8/18/2019 Familia Lógica Mos y Cmos
25/29
Si la tensin de ruido en la entrada de una $uerta6ace &ue la
tensin de ni'el alto caiga $or deba7o de
1I8*n el funcionaiento no ser! $redecible)
/el iso odo si el ruido 6ace &ue la tensin deentrada $ara el
estado ba7o $ase $or encia de 1I0!"9 se crea una condicin
indeterinada)
I.MU.I/A/ A0 RUI/O
-
8/18/2019 Familia Lógica Mos y Cmos
26/29
0os !rgenes deruido son los isosen abos estados :de$enden de
1 //) En
1 // ; , 19 los!rgenes de ruidoson
-
8/18/2019 Familia Lógica Mos y Cmos
27/29
/ISIPACI2. /E POTE.CIA
Tal : coo coentaos9 uno de los $rinci$ales oti'os dele$leo de la
lgica CMOS es su 4u: ba7o consuo de$otencia5) Cuando un circuito
lgico CMOS se encuentraest!tico9 su disi$acin de $otencia es
e"treadaente ba7a9
auentando confore auenta la 'elocidad de conutacin)Se $roduce
una disi$acin de $otencia /C t*$ica del CMOS de
slo =), n> $or co$uerta cuando 1 // ; , 1 A%n
en 1 // ;
-
8/18/2019 Familia Lógica Mos y Cmos
28/29
RETAR/O /E PROPA3ACI2.
Cuando una se@al digital $asa a tra'?s de uncircuito
lgico9 sie$re e"$erienta un retardote$oral llaado tie$o de retardo
de$ro$agacin) Este tie$o es u: i$ortante$or&ue liita la
frecuencia !"ia a la &ue es$osible traba7ar)
-
8/18/2019 Familia Lógica Mos y Cmos
29/29
RETAR/O /E PROPA3ACI2.
t PLH (tie$o de
$ro$agacin de ba7o aalto# es el tie$o entre undeterinado $unto
deli$ulso de entrada : el
corres$ondiente i$ulsode salida9 cuando la salidacabia de a
