Upload
omidsf
View
150
Download
0
Embed Size (px)
DESCRIPTION
farsi software tutorial
Citation preview
1
:معرفی برنامھ
dsch3,microwind3 رابا استفاده از ابزارھای cmosاین راھنما طراحی و شبیھ سازی مدارات مجتمع
. نسخھ آموزشی این نرم افزار تنھا شامل بخشی از دستورات در دسترس این نرم افزار است.معرفی می کند
قابل دریافت org.microwind.www از وب سایت نسخھ آموزشی این نرم افزار بھ صورت مجانی
یک ویرایشگر و شبیھ ساز Dsch3نرم افزار .است
. منطقی است
این نرم افزار برای بررسی اعتبار معماری مدارات
منطقی قبل از آغاز طراحی میکروالکترونیک بھ کار
.می رود
Dsch3 شبیھ وی کاربر نین یک محیط آشنا برا ھمچ
سازی سریع با آنالیز تاخیر کھ امکان طراحی و
بررسی اعتبار ساختارھای منطقی پیچیده را بھ وجود
. می آورد فراھم می کند
این نرم افزار سمبل ھا مدل ھا وپشتیبانی اسمبلی
. را در بر دارد18164 و 8051تراشھ ھای
. است Spiceدر بر داشتن یک رابط با نرم افزار ار ویژگی دیگر این نرم افز
و شبیھ سازی یک مدار مجتمع را در سطح توصیف بھ دانشجو امکان طراحیMicrowind3 نرم افزار
مدارات مجتمع آنالوگ و منطقی برای مشاھده و شبیھاین مجموعھ شامل کتابخانھ ای از. فیزیکی ایجاد می کند
.این نرم افزار در بر دارنده تمامی دستورات الزم برای یک ویرایشگر ماسک است. سازی است
2
اطالعات الکتریکی مدار . ما می توانید تنھا با فشار دادن یک دکمھ بھ شبیھ سازی مداری دسترسی پیدا کنیدش
منحنی ھای ولتاژ و جریان آن را بھ دست می گ بالفاصلھ شما بھ طور اتوماتیک استخراج شده شبیھ ساز آنالو
.آورد
MOS layout :
. و شبیھ سازی رفتار آن استفاده می کنیم layout برای رسم Microwind3ما از نرم افزار
روی .) Microwind3بھ صورت پیش فرض ( بھ دایرکتوری ای کھ برنامھ در آن کپی شده است بروید
.دابل کلیک کنیدآیکون برنامھ
: شامل چھارپنجره اصلی است Microwind3 پنجره نمایش نرم افزار
main menu,layout display window,icon menu,layer palette.
این واحد بر روی نصف حداقل طول کانال قابل استفاده در . استفاده می کند lambdaواحد از layoutپنجره
. استیک تکنولوژی ثابت شده
است بنابراین المبدا برابر با با شش الیھ فلزی CMOS 0.12um تکنولوژی پیش فرض یک تکنولوژی
. استnm 60) ( میکرومتر0.06
الیھ انتخاب شده اولیھ .دارد یک رنگ قرمز نشان دھنده الیھ فعلی استقرار لت در سمت راست صفحھپنجره پ
را n-channel MOSیک ترانزیستور ده از روند زیر شما می توانید استفابا.در پلت الیھ پالی سیلیکون است
.بھ صورت دستی طراحی کنید
3
در حین پایین نگھ داشتن دکمھ ماوس آن را بھ راس روبروی .اولین گوشھ مستطیل را با ماوس ثابت کنید-1
ون ایجاد می کند کھ در شکل بعد دکمھ را رھا کنید این کار یک مستطیل درالیھ پالی سیلیک.مستطیل حرکت دھید
.باشد_ کھ حداقل عرض ناحیھ پالی سیلیکون است_عرض مستطیل نباید کمتر از دو المبدا .مشاھده می شود
مطمئن شوید کھ . تغییر دھید+N بر روی پلت بھ ناحیھ نفوذ +Nالیھ فعلی را با کلیک بر روی دکمھ نفوذ -2
نواحی . ردر زیرناحیھ ترسیم خود مطابق شکل بعد رسم کنیدnاحیھ نفوذ ن.الیھ قرمز ھم اکنون ناحیھ نفوذ است
را nMOSفصل مشترک بین نواحی نفوذ وپالی سیلیکون کانال قطعھ . بارنگ سبز مشخص می شوندnنفوذ
. تشکیل می دھد
Vertical aspect of the MOS
پیدا کنیدتا بھ شبیھ سازی فرآیند دسترسیبر روی آیکون فوق کلیک کنید
(Simulate→Process section in2D)
.نمایش سطح مقطع با یک کلیک ماوس در نقطھ اول و رھا کردن آن در نقطھ دوم نمایش داده می شود
4
ناحیھ نفوذ ¸)قرمز(گیت: ظاھر می شوندn-channel MOSدر مثال شکل فوق سھ گره در سطح مقطع قطعھ
این نواحی بر )سبز(و ناحیھ نفوذ سمت راست کھ درین نامیده می شود) سبز(سمت چپ کھ سورس نامیده می شود
مراحل مختلف .یک الیھ اکسید نازک گیت را ایزولھ می کند.روی یک زیرالیھ خاکسری رنگ قرار دارند
.اکسیدسازی منجر بھ ایجاداکسیدھای روی گیت شده اند
Static Mos characteristics
نموداراین . ظاھر می شود2-5پنجره نمایش داده شده در شکل . کلیک کنیدMOSبر روی آیکون مشخصھ ھای
. استMOS قطعھ Id/Vdی استاتیکی بیانگر مشخصھ ھا
5
بھ (Vg=1.2V)ولتاژ گیت بزرگ . استmµ 0.12 و طول کانال mµ 1.74 عرض کانال قطعھ 2-5در شکل
. جریان نمی افتد ھیچ جریانی بھVg=0برای .بوط است رباالیی ترین منحنی م
را با استفاده از نشانگرھای ولتاژ موجود در سمت راست Vd,Vg,Vs شما می توانید مقادیر ولتاژھای
بھ دست می Vg=1.2V, Vd=1.2V ,Vs=0.0 بھ ازای 1.5mAیک جریان ماکزیمم حدود .پنجره تغییر دھید
. اعمال می شوندSPICE Level 3 بھ مدل MOSپارامترھای .آید
Dynamic MOS behavior
را بھ منظور بھ نمایش درآوردن ویژگی ھای کلید زنی آن در نظر MOSاین پاراگراف شبیھ سازی دینامیکی
مرسومترین شیوه برای این کار اعمال یک سیگنال کالک بھ گیت و یکی بھ سورس وسپس مشاھده .می گیرد
اضافھ شوند در زیر layoutدر دسترسی کھ می توانند بھ خالصھ ویژگی ھای .سیگنال موجود در درین است
.ارائھ شده اند
کلیک کنیدوسپس روی گیت پالی ,روی آیکون کالک.یک سیگنال کالک بھ گیت اعمال کنید-1
تغییر دھیدو Vgateنام آن را بھ .منوی کالک بار دیگر نمایان می شود.سیلیکون کلیک کنید
,0.225ns at 0, 25ps rise) اعمال شود 0.5nsالک با پریود کلیک کنید تا یک کOKبرروی
0.225ns at 1, 25ps fall).
بر روی ناحیھ نفوذ . کلیک کنید,روی آیکون کالک.یک سیگنال کالک بھ درین اعمال کنید -2
OK تغییر دھید و روی Vdrainنام آن را بھ .منوی کالک باز می شود.سمت چپ کلیک کنید
ویژگی ھای کالک بھ گره . تولید می شود1ns سیگنال کالک پیش فرض با پریود یک.کلیک کنید
. ظاھر می شودVdrainارسال می شود و در سمت راست مان مورد نظر با نام
6
کلیک کنید و سپس روی ناحیھ نفوذ سمت Visibleروی آیکون : خروجی را مشاھده کنید-3
بھ گره ارسال ) قابل مشاھده (Visibleاصیت خ. کلیک کنیدOKراست کلیک نموده و بعد روی
بھ این معنی است کھ شکل موج این گره در , کھ بھ شکل مورب نشان داده شدهs1متن . می شود
. شبیھ سازی بعدی نمایش داده می شود
باعث الگوریتم شبیھ سازی آنالوگ ممکن است . کنید save ھمیشھ قبل از ھر شبیھ سازی ای طراحی خود را
بر . شوندlayout کھ باعث از دست رفتن برخی ازاطالعات (run-time error)ایجاد خطاھای حین اجرا شوند
. وسپس باتعیین نام برای طراحی آنرا ذخیره کنید کلیک کنید File→Save asروی
Analog Simulation
ظاھر nMOSقطعھ )زمانبندی(دیاگرام تایمینگ. کلیک کنید Simulate→Start Simulation بر روی
. مشاھده می شود2-7کھ در شکل می شود
Closeی بازگشت بھ محیط ویرایشگر روی کلیک کنید وبرا More برای انجام شبیھ سازی ھای دیگر روی
.کلیک کنید
7
Layout considerations
روی ‚در پلت. نرم افزار استMOS generator استفاده از امکان MOSایمن ترین راه برای ایجاد یک قطعھ
پارامترھای قابل مقداردھی .نجره ای بھ شکلی کھ در زیر آمده است ظاھر می شودپ .MOS generator آیکون
بھ صورت پیش فرض اتصاالت فلزی .ھستندMOS (n or p)تعداد گیت ھای موازی و نوع قطعھ ‚طول‚عرض
)interconnects( و اتصاالت بین الیھ ھا (contacts)شما ھمچنین . بھ سورس و درین قطعھ اضافھ می شوند
. برای درین و سورس ایجاد کنیدmetal1 بر روی الیھmetal2می توانید یک اتصال فلزی اضافی
8
The MOS Models
MOS level 1
ی اما شما ممکن است ازمدل قدیمVd,Vg,Vsبین سورس ودرین بھ عنوان تابعی از Idsبرای ارزیابی جریان
. کھ در زیر توصیف شده است استفاد کنیدMODEL 1ساده
برابر خوشبینانھ تراز 4 بیش از 1 در مورد پیش بینی جریان مدل SUB-MICRONموقع کار با تکنولوژی
.اندازه گیری ھای واقعی است
.)ت نشان داده شده اسn-channel MOS 10x0.12μmھمانطور کھ در جدول فوق بھ ازای یک(
9
The MOS Model 3
ما معموال از معادالت زیر کھ از Vd,Vg,Vs بین سورس ودرین بھ عنوان تابعی از Idsبرای ارزیابی جریان
مشتق شده اند و مجموعھ ای 1این فرمول ھا از مدل . اسپایس گرفتھ شده اند استفاده می کنیم3فرمول ھای مدل
.نیمھ تجربی در محاسبات در نظر می گیرنداز محدودیت ھای فیزیکی را بھ یک روش
جریان اشباع شده و کھ در آن ی یعنی ولتاژ, اشباع است Vdsیکی از مھمترین تغییرات در این مدل تعریف
این اثر اشباع در طول ھای کانال باریک ) .2-11شکل ( اتفاق می افتد1افزایش نمی یابد ھمانطور کھ درمدل
.دارای اھمیت است
The BSIM4 MOS Model
یک نسخھ ساده شده از این مدل بھ . معرفی شده است2000 نامیده می شود در سال BSIM4مدل جدید کھ
توصیھ ultra-dep submicron و برای شبیھ سازی ھای تکنولوژی پشتیبانی می شودMicrowind 3وسیلھ
توصیف شده اند در نظر می 3 مدل ھنوز ھم ھمان نواحی عملکرد ترانزیستور را کھ درBSIM4.می شود
(linear for low Vds, saturated for high Vds, subthreshold for Vgs<Vt) گیرد
impactیک ناحیھ جدید کھ در آن اثرBSIM4.اما یک پیوستگی عالی بین این نواحی بھ وجود می آورد
ionization تعریف می کند تاثیرگذار است.
بخش اعظم این پارامترھا در . پارامتر است300 تعداد پارامترھای در نظر گرفتھ شده درنسخھ رسمی این مدل
. ما برای اھداف آموزشی بر روی تاثیرگذارترین پارامترھا تمرکز می کنیم.پیاده سازی ما استفاده نشده است
. نشان داده شده است2-12ست شکل مورد کاھش یافتھ است کھ در سمت را20تنظیم پارامترھا بھ حدود
10
Features in the full version
11
The Inverter
ودر سطح DSCH3 را در سطح منطقی با استفاده از ویرایشگر و شبیھ ساز منطقی CMOSاین بخش اینورتر layout با استفاده از ابزار MICROWIND3توصیف می کند .
The logic inverter
کلیک File→Openدر منوی اصلی روی .شده وشبیھ سازی می شود load یک مدار اینورتر قسمتدر این
در سمت LEDدر این مدار یک کلید درسمت چپ اینورتر و یک . را انتخاب کنیدINV.SCH‚در لیست.کنید
. را کلیک کنیدSimulate→Start simulationدر منوی اصلی .راست آن قرار دارد
گ قرمز بیانگر منطق رن. نمایش داده می شود LEDنتیجھ در در .ید واقع در مدار کلیک کنیدحال بر روی کل
را کھ درشکل زیر نشان داده شده فشار Stop simulationکلید . است" 0"و رنگ مشکی بیانگر منطق " 1"
.دھید تا بھ محیط ویرایشگر بازگردید
) 3-3شکل(ھای زمانی شبیھ سازی پیشین دسترسی پیدا کنید بھ نمودار کلیک کنید تا chronogramروی آیکون
.سیگنال خروجی عکس منطقی سیگنال خروجی است‚ھمانطور کھ در شکل موج دیده می شود.
12
در VERILOGدر این پنجره توصیف .پنجره خواص سمبل فعال می شود, دابل کلیک کنیدINVروی سمبل
مجموعھ ای از امکانات رسم نیز در ھمین پنجره وجود .ر می شودسمت چپ ولیست پایھ ھا در سمت راست ظاھ
کھ بیانگر تعداد سلول ھای متصل بھ پایھ 0.03ns( ‚fanoutدر تکنولوژی پیش فرض (بھ تاخیر گیت.دارد
توجھ ) اضافی0.140nsیک تاخیر (و تاخیر سیم با توجھ بھ اتصال این سلول) در اینجا یک سلول(خروجی است
.کنید
The CMOS Inverter
. با جزئیات در شکل زیر نشان داده شده استCMOSطراحی اینورتر
13
Manual Layout Of The Inverter
MOSروی آیکون . توصیف شده استCMOS یک اینورتر layout در این پاراگراف فرایند طراحی دستی
generatorحداقل ,بھ صورت پیش فرض طول پیشنھادی.ودپنجره زیر نمایش داده می ش. روی پلت کلیک کنید
کلیک کنید ودر وسط Generate Deviceروی . است(10λ) وعرض (2λ)طول در دسترس در تکنولوژی
.صفحھ نمایش کلیک کنید تاقطعھ در صفحھ قرار گیرد
p-channelنوع قطعھ را با زدن یک تیک روی. در پلت کلیک کنیدgenerator MOS یکون دوباره بر روی آ
در pMOS کلیک کنید تاقطعھ nMOSدر باالی قطعھ . کلیک کنیدGenerate Deviceتغییر دھید وروی
. نشان داده شده است3-4نتیجھ در شکل .صفحھ قرار گیرد
Connection between devices
14
بسیار بھتری فلز رسانای. فلز و پالی سیلیکون بھ عنوان اتصاالت سیگنال بھ کار می روندMOSدرسلولھای
از قبیل پل بین گیت بنابراین پالی تنھا برای اتصال گیت ھا بھ کار می رود.نسبت بھ پالی سیلیکون است
. نشان داده شده است3-5کھ در دیاگرام شماتیک شکل nMOS و pMOSترانزیستورھای
.بزرگ مورد نیاز باشدپالی بھ ندرت برای اتصاالت طوالنی بھ کار می رود بھ جزدرمواقعی کھ یک مقاومت
پالی . پل پالی سیلیکونی گیت دو ترانزیستور را بھ ھم متصل می کند3-5 نشان داده شده در شکل layoutدر
.سیلیکون بھ عنوان کنترل گیت وپل بین دو ترانزیستورعمل می کند
Useful Editing Tools
.آزمایی بھ شما کمک کنند و فرایندھای صحت layoutدستورات زیر ممکن است در طراحی
15
Metal-to-poly
بنابراین اتصال .فلزبرای مسیر ھای سیگنال و تغذیھ ترجیھ داده می شود‚از آنجا کھ پالی رسانای ضعیفی است
فلز و پالی بھ وسیلھ یک الیھ اکسید کھ مانع از ایجاد مسیر .ورودی گیت اینورتر با استفاده از فلز ایجاد می شود
بنابراین یک ناحیھ فلز کھ روی یک ناحیھ پالی رسم شده استاجازه ایجاد . شود از ھم جدا می شوند الکتریکی می
. یک اتصال فیزیکی الزم است الکتریکیارتباطبرای ایجاد یک ). 3-6شکل (یک اتصال الکتریکی را نمی دھد
بین فلز و پالی contactت یک شما می توانید با استفاده امکانات داخل پل. می نامندcontactاین اتصال را
. ایجاد کنیدlayoutسیلیکون در
Process Simulator نمای عمودی چینش(layout) نشان می دھد, را ھمانطور کھ پس از ساخت خواھد شد .
16
یک کلیک .این ویژگی کمک مھمی برای درک ساختار مدار واین کھ الیھ ھا چگونھ روی ھم قرار می گیرند است
را 3-9 و رھا کردن موس در سمت راست آن نمایش مقطعی شکل nت راست چینش ترانزیستور کانال در سم
.نتیجھ می دھد
Supply connections
ما از . می شودVSS وتغذیھ زمین VDD افزودن اتصاالت تغذیھ است کھ شامل تغذیھ مثبت ,قدم بعدی طراحی
مقاومت را ‚بزرگ در نظر گرفتن خطوط فلزی تغذیھ.استفاده می کنیم برای ایجاد اتصاالت تغذیھ افقی 2الیھ فلز
ساده ترین راه برای ایجاد یک اتصال فیزیکی .جلوگیری می کند فشار الکتریکی بیش از حد کاھش داده و از
بین الیھ viaاتصال از طریق .کھ می توان آن را در پلت یافت استmetal/Metal2افزودن یک کانتکت از نوع
. ایجاد می شودmetal وmetal2ی وھا
ولتاژھای تغذیھ ‚این اتصاالت. مرحلھ نھایی طراحی چینش عبارت است از افزودن اتصاالت پالریزاسیون
VSSوVDD بھ یاد داشتھ باشید کھ ناحیھ چاه . قطعھ می برندحجیم را بھ نواحیn ھمیشھ باید بھ یک ولتاژ
در VDDاضافھ کردن پالریزاسیون . جلوگیری شودVDDوVSSین بزرگ پالریزه شود تا از اتصال کوتاه ب
. یک قاعده اکید و ضروری استnناحیھ چاه
17
Process steps to build the inverter
. ساخت را بھ ھمان ترتیبی کھ در کارخانھ سازنده اتفاق می افتد بیان کنیمدر این نقطھ شاید جالب باشد کھ مراحل
Simulate→Process steps in 3Dروی. دارد3Dین منظور یک نشان دھنده فرآیند برای اMW3نرم افزار
. انجام می شود Next Step بھ صورت قدم بھ قدم با یک کلیک بر رویCMOSشبیھ سازی ساخت
گیت مشترک از جنس پالی وکانتکت ,pMOSقطعھ , nMOS تصویر سمت چپ نشان دھنده قطعھ 3-11در شکل
. قرار داده شده روی عناصر فعال است راست نشاندھنده ھمان بخش چینش با الیھ ھای فلزیتصویر سمت.ھاست
18
Inverter Simulation
و 2 بھ خط تغذیھ باالیی فلزVDD (1.2V)ابتدا یکمنبع تغذیھ.شبیھ سازی اینورتر بھ صورت زیر انجام می شود
روی . در منوی پلت قرار دارند المان ھای.ل می شود متص2 بھ خط تغذیھ پایینی فلزVSS (0.0V)یک منبع تغذیھ
یک کالک بھ گره ورودی . المان مورد نیاز کلیک کنید وسپس روی مکان مورد نظر در چینش کلیک کنید
Vout بھ گره خروجی visibleو یک المان .) تغییر داده شده استVin بھ clock1اسم پیش فرض (اینورتر
. اضافھ کنید
مد شبیھ سازی را . شبیھ سازی آنالوگ را در دسترس قرار می دھد→ Run Simulation Simulateدستور
Voltage vs. Timeشکل موج حوزه زمان کھ بھ صورت .شبیھ سای آنالوگ مدار انجام می شود. انتخاب کنید
شبیھ , این مد . را برحسب زمان نشان می دھد in1,out1پیش فرض پیشنھاد شده است جزئیات تغییر ولتاژھای
. نشان داده شده است3-13 نیز خوانده می شود کھ در شکل(transient)سازی گذرا
19
" 1" بھوقتی کھ ورودی. است1.2V منطقی متناظر با ولتاژ "1"متناظر با ولتاژ صفر ویک منطقی "0"یک
.افت می کند" 0" پیکوثانیھ بھ 6خروجی با تاخیر‚افزایش می یابد
Added Features in the Full version
20
Design Rules
ذخیره شده ’RUL’پارامترھای پروسھ در فایل ھایی با پسوند.نرم افزار می تواندبا تکنولوژی ھای مختلفی کار کند
لوژی با شش الیھ فلزی است فایل مربوي بھ این تکنو0.25μm CMOSتکنولوژی ,تکنولوژی پیش فرض .اند
CMOS012.RULنام دارد .
جدید روی ساختبرای انتخاب یک تکنولوژی file → Select Foundry کلیک کنید و تکنولوژی
. را درلیست انتخاب کنیدمناسب
برای تعیین یک تکنولوژی ساخت بھ عنوان پیش فرض مسیر زیر را طی کنید:
file → Properties ,’Set as Default Technology’
Lambda Units
بنابراین یک چینش می . بر مبنای واحد المبدا است نھ بر مبنای واحد میکرونMICROWIND3کار نرم افزار
مقدار المبدا و میکرون رابھ ازای برخی تکنولوژی 11-1جدول. شبیھ سازی شودCMOSدر ھر تکنولوژی تواند
. نشان می دھدCMOSھای در دسترس
21
22
23
24
25
MICROWIND3 & DSCH3Menus
26
27
28
29
تنھا ترجمھ بخشی از مرجع آن است ومطالب مربوط بھ مدارات ‚ الزم بھ ذکر است کھ این متن* متن از طریق اینترنت بھ مرجع دسترسی بھ.در آن ذکر نشده اند... حافظھ ھای دیجیتال و‚آنالوگ .میسر استسادگی