エマージング・リサーチ・デバイス(ERD) の研究開 …semicon.jeita.or.jp/STRJ/STRJ/2012/10_ERD.pdfWork in Progress - Do not publish STRJ WS: March , 2013, WG12 ERD

Work in Progress - Do not publish STRJ WS: March , 2013, WG12 ERD

エマージング・リサーチ・デバイス (ERD)の研究開発動向

東芝研究開発センター木下敦寛


2012年度 STRJ-WG12 (ERD) メンバー

リーダー：木下敦寛（東芝）

サブリーダー：品田賢宏（産総研）

幹事：笹子佳孝（日立）

Strategy Gr.: 平本俊郎(東大)

Logic Gr.: TBD

佐藤信太郎(AIST), 河村誠一郎(JST), 野田啓(京大)

内田建(慶應大), 大野雄高(名古屋大), 川端清司(ルネサス)

藤原聡(NTT), 白根昌之(NEC), 日高睦夫(ISTEC)

Memory Gr.: 屋上公二郎(ソニー)

長谷川剛(NIMS), 秋永広幸(産総研)

Architecture Gr.: 浅井哲也(北大)

ペパー・フェルディナンド (NICT)

MtM Gr.: TBD

アドバイザー：

竹内健(中央大), 粟野祐二(慶應大), 高木信一(東大),

菅原聡(東工大), 遠藤哲郎(東北大), 林重徳(パナソニック)


1. 技術開発のトレンドとERD研究開発の目的2. 2011年版で取り上げられているERDと現在の議論内容

Logic Memory ArchitectureMorethanMoore

新探究デバイス (Emerging Research Devices)

ERD Chapterは2年に1回改訂 (次の改訂は2013年版)

2012年度は情報収集と13年版に向けた議論


2012年度の活動内容世界大会 (4回)ITRS Spring meeting: Memory Select Device WS / MtM WSITRS Summer meeting: Storage Class Memory WSITRS ERD/ERM FxF meeting: Logic WSITRS Winter meeting: Architecture WS

STRJ WG12会合 (11回開催, ヒアリング7件)第68回 (4/19) 第69回 (5/25) 「JSTにおけるナノエレプロジェクト計画概要」JST・河村委員第70回 (6/21) 「エマージングメモリレビュー」日立・笹子委員第71回 (7/20) 「スピントロニクスのCMOSへの融合」東工大・菅原委員第72回 (9/20) 「電圧誘起磁化反転の研究動向」東北大学・松倉先生

「ストレージクラスメモリ」中央大学・竹内委員第73回 (10/19)第74回 (11/15)第75回 (12/17)第76回 (1/24) 「ノーマリーオフコンピューティングの現状と課題」東芝・藤田氏第77回 (2/14) 「Si/III-Vヘテロ接合界面を用いたトンネルFETの作製とトンネルFETの研究動向」

北大・冨岡先生第78回 (3/22) 開催予定


アプリケーション

モジュール

回路

デバイス・材料

Bottom upapproach

Top downapproach

これまで

これから

ERD研究開発のパラダイムシフト

目的志向の研究開発


Von Neumannアーキテクチャのボトルネック

MPUSRAM

NANDFlash

NANDFlash

NANDFlash

NANDFlash

MPUSRAM

MPUSRAM

System

Bus

DRAM bus

PCIe

SATASSD HDD

USB

Graphic Card, NIC, …

DDR2, 3…Memory:

Storage:

Logic:(SRAM)

DRAM DRAM


ボトルネック昔と今

NANDFlash

NANDFlash

NANDFlash

NANDFlash

System

Bus

DRAM bus

PCIe

SATASSD HDD

USB


DDR2, 3…Memory:

Storage:

Logic:(SRAM) トランジスタ性能

トランジスタ(ビット)コスト

昔のボトルネック

微細化

解決方法DRAM DRAM

MPUSRAM

MPUSRAM

MPUSRAM


ボトルネック昔と今

NANDFlash

NANDFlash

NANDFlash

NANDFlash

System

Bus

PCIe

SATASSD HDD

USB


DDR2, 3…Memory:

Storage:

Logic:(SRAM)

Von Neumann Bottleneck

今のボトルネック

解決方法?

DRAM bus DRAM DRAM

データを記憶装置から処理装置に転送する際のボトルネック．

MPUSRAM

MPUSRAM

MPUSRAM


Von Neumann Bottleneckを超えるには？

MPUSRAM

NANDFlash

NANDFlash

NANDFlash

NANDFlash

MPUSRAM

MPUSRAM

System

Bus

PCIe

SATASSD HDD

USB


DDR2, 3…Memory:

Storage:

Logic:(SRAM)

1

低ビットコストな不揮発RAM2

3 高速低消費電力なBUS

高速なストレージ(上位I/F)

DRAM bus DRAM DRAM

2

4 Beyond (more than) Neumann Architecture

1

3

4


ERD研究開発の目的①

1

M-type Storage Class Memory2

3 高速低消費電力なBUS

S-type Storage Class Memory

4 Beyond (more than) Neumann Architecture

低ビットコストな不揮発RAM


Von Neumann Bottleneckを解消すること．

1


ビッグデータ時代の情報システムとERD

Data Center

Network

モバイル・M2M端末

・CMOS+特定用途ERD・M-/S-SCM・光通信・電力伝送

・光通信・無線通信・電力伝送

・センサー・アクチュエーター・超低消費電力Logic/Analog/RF・エナジーハーベスティング

高性能化/低コスト化/低消費電力化

低消費電力化/広帯域化

省スペース化/低消費電力化/低コスト化

セキュリティ技術


ERD研究開発の目的②

高効率な無線・電力伝送

エナジーハーベスト/スカベンジング


センサー・アクチュエーター

IT機器の多様・多彩なアプリケーションに対応すること．

2

セキュリティーデバイス


研究開発の目的とERD

Item Logic Memory MtM Architecture

S-type Storage Class Memory ○ △

M-type Storage Class Memory ○ △

高速低消費電力なBUS △ ○

Beyond (more than) Neumann Architecture ○

高性能化/低コスト化/低消費電力化 ○ ○ △

高効率な無線・電力伝送 ○

エナジーハーベスト/スカベンジング ○

センサー・アクチュエーター ○

セキュリティーデバイス ○ △

VN Bottle

neck

アプ

リの

多様

化








高性能化/低コスト化/低消費電力化 ○ ○




セキュリティーデバイス ○

VN Bottle

neck

アプ

リの

多様

化


Emerging Logic Devices

MOSFETSCNT FETGraphene Nanoribbon FETNanowire FETN‐type III‐V channel replacement FETn‐type Ge channel replacement FETTunnel FET (BTBT)

Charge‐based beyond CMOSSpinFET and Spin MOSFET TransistorsI‐MOSNegative gate capacitance FETNEMSAtomic SwitchMott FET

Alternative Information Processing DevicesSpin Wave DeviceNonomagnetic LogicExcitonic FETBiSFET (bilayer pseudo‐spin FET)Spin Torque Majority Logic GateAll Spin Logic

・Si/III-V/Ge → Carbon Electronics → Spinという流れ・応用回路などの視点からも議論が始まっている．

ITRS2011


Emerging Logic Devices

1 微細化限界を打破するために

2 CMOS improvementとして

3

Replacement of Si (post B.N.)

エマージングデバイスI/Fとして

特定用途向け(ex.超低消費電力)

ばらつき/エラー補償

超低消費電力化

SCMコンパチLogic

センサー/アクチュエーター(I/Fデバイス)コンパチLogic

ITRS 2011

Si

ER Logic1

Si

Si

ERD2

Si

3ERDコンパチLogic

ERD1ERD2

セキュリティー

or













VN Bottle

neck

アプ

リの

多様

化


kB ~ MB< ns

MB ~ GB50 ns

TB ~5 ms

GB ~ TB500 us

MPUSRAM

NANDFlash

DRAM DRAM

NANDFlash

NANDFlash

NANDFlash

MPUSRAM

S‐SCM

M‐SCM M‐SCM

S‐SCM

S‐SCM S‐SCM

M‐typeSCM

S‐typeSCM

Memory

Storage

Storage Class Memory

Memory

Storage

低ビットコストな不揮発RAM


M‐SCM

速度

/ E

ndu

rance

容量・ビットコスト


Emerging Memory Devices

DRAMSRAMMPU SSD(NAND Flash)

HDD

kB ~ MB< ns

MB ~ GB50 ns

TB ~5 ms

GB ~ TB500 us

CapacityLatency

MEMORY DEVICESFerroelectric MemoryFerroelectric FET Ferroelectric Polarization ReRAMNanoelectromechanical memoryRedox Memory Mott Memory Macromolecular MemoryMolecular Memory

MEMORY SELECT DEVICESVertical TransistorsDiode‐type select devicesMIT switch Threshold switchMIEC switch

DRAM(1T1C)

NAND‐Flash(1T)

ER Memory(1D1R)

19701kbit

19914Mbit

1963IC

19805MB

これまでと違った使い方のメモリ/ストレージを浸透させるには，使い方の提案まで必要．


ITRSにおけるSCMの要求スペック

Speed /Endurance

Cost ($/GB)

Retention

3‐5ms /unlimited

0.1

> 10 years

Parameter

HDDNAND Flash

DRAM

~100us /104~105

2

~10 years

<100ns /unlimited

10

64ms

M‐SCM S‐SCM

<100ns />109

<10

>5 days

1‐10us />106

<3‐4

~10 years

Benchmark Target

1. Memory type (M-type) SCM速度：DRAM並みビットコスト：DRAMよりずっと安い不揮発：バックアップが不要

2. Storage type (S-type) SCM速度：NANDよりずっと速いビットコスト：NANDと同等以下当然不揮発


SCMの候補技術

R/W time [sec]

Capacitance [bits/$]

10‐9 10‐8 10‐7 10‐6 10‐5 10‐4 10‐3 10‐21M

10M

100M

1G

10G

100G

DRAM

HDD

3DNAND

NAND

NOR

PcRAM

FeRAM

ReRAM

SRAM

STTRAM













VN Bottle

neck

アプ

リの

多様

化


More than Mooreデバイス

Chip A

Chip C

Chip B

Chip D

光融合技術電気信号-光変換デバイス光スイッチ光分配/合成器

01011… 01011…Opto.

3次元集積技術

Analog/RF ERD

Chip A Chip B

01011… 01011…無線

セキュリティ技術













VN Bottle

neck

アプ

リの

多様

化


Emerging Research Architecture

InformationProcessing

Program centric

Data centricNon Neumann

Neumann

NeumannNon Binary

Binary

Boolean

BDD

others

More Neumann (MN)Extension of Neumann Arch.Ex.：Present many core, GPU, etc.

Less than Neumann（LtM）Computational Elements：small-scalememory+ALU or analog elements

More than Neumann（MtN）Parallel computation with many LtMsEx.：CA, Neuromorphic, dataflow, etc.

Beyond Neumann (BN)Much faster computation than MN, MtNEx.：QC, analog computing, etc.


Possible Metrics

multiplication

GeneralityComputationalAbility

BN

N, MN

MtN

LtNBNMtNMNNLtN

: Beyond Neumann: More than Neumann: More Neumann: Neumann: Less than Neumann

BNMtNMNNLtN

: Beyond Neumann: More than Neumann: More Neumann: Neumann: Less than Neumann

weak

massive

hard

easy

spec

ific

gene

ral

LtN

N, MN

MtN

Parallelismgrowth

LtN

Arc

hitectu

reD

evi

ce

MtM

MM

BC

Architecture Treew/ ERD toors

Evolution of Arch.

N

MNBN MtN

Possible Metrics

BNmutation


まとめ：ERDの研究開発動向

year

ERD‐WG in Japan

Analog/Discrete

Analog/Discrete

Mixed/Combined

Mixed/Combined

Logic/Memory

1 Neumann Bottleneckを解消

2 多様なアプリ要件への対応

Storage Class Memory

高速/低消費電力BUS

Beyond N (MtN) Architecture


高効率な無線・電力伝送

センサー/アクチュエーター

セキュリティーデバイス

エナジーハーベスト/スカベンジング

ERD研究開発は今後，目的志向に．

アプリとの整合性/融合技術がポイント

Documents

エマージング・リサーチ・デバイス(ERD) の研究開 …semicon.jeita.or.jp/STRJ/STRJ/2012/10_ERD.pdfWork in Progress - Do not publish STRJ WS: March , 2013, WG12 ERD