Embed Size (px)
Citation preview
排他的論理和ゲート（EXOR）
２つの入力が同じ値のとき、出力0（Low）で、それ以外の入力では、出力１（High)となる論理
入力A 入力B 出力X
0 0 0
0 1 1
1 0 1
1 1 0
本技術では、従来とは全く異なる原理にもとづいて動作するEXORゲートデバイスを開発しています。
EXORの用途(1) ２進数の足し算(デジタル計算機)
0 + 0 0
0 + 1 1
1 + 0 1
1 + 1 1 0
入力A 入力B
足し算後の1桁目に注目すると、EXOR論理である。 EXORは、演算回路として使われている。
EXORの用途(2) 情報検索機
2ビットの2進情報(A1, A0)と、(B1, B0)とが一
致するかどうかを判定する。一致する場合に、出力が0(Low)。
EXOR
EXOR
A1
A0
B1
B0
OR
EXORの用途(3) 液晶表示器（LCD)
液晶に印加する電場の向きは、劣化防止のため、常時、切り替える必要がある。 入力Aは、常にHighレベルに、入力Bには、矩形波を入力する。 入力Bと出力の関係はインバーター
入力A
入力B EXOR
High
High/Low Low/High
液晶
High/Low
出力
EXORの用途(4) 情報の暗号化・復号化
1001010011 送信情報
0110011101 鍵（乱数列）
暗号化された情報 1111001110 送信
復元情報
鍵 EXOR
1111001110
0110011101 1001010011
EXOR
従来のEXORゲート（１）
AND
AND
入力A
入力B
出力 OR
NOT
NOT
EXORゲートは複合ゲートなので、基本ゲート（NOT、AND、OR、NAND、NOR）から構成する必要がある。
例） NOT,AND,ORから構成
演算回数は全部で５回
従来のEXORゲート（２）
例） NANDゲートのみから構成する場合
NAND
NAND
入力A
入力B
出力 NAND
NAND
NAND
演算回数は全部で５回
従来のEXORゲート（３）
例） NORゲートのみから構成する場合
演算回数は全部で５回
NOR
NOR 入力A
入力B
出力 NOR
NOR
NOR
従来のEXORゲート（４）
例） NOTとANDから構成する場合
例 NOTとORから構成する場合
BABA +++
( ) ( )BABA ⋅⋅⋅
演算回数は7回
演算回数は7回
以上のように、従来技術では、基本ゲートを使用する限り、演算回数を５回未満にすることが出来ない。
基本ゲートの現状（CMOS技術) 例） NANDゲートの場合
入力A
入力B
出力
P型MOS
N型MOS
MOSトランジスタを4個使用する
本技術の狙い • EXORゲートを従来の考え方で設計すると、1ゲートあたり、20（=5ゲート×4）個のMOSトランジスタを必要とする。
• トータル素子数を減らす方法・技術はないか？ • １回の演算でEXOR論理計算はできないか？
入力A
入力B
EXOR素子 出力
入力A 入力B 出力X
0 0 0
0 1 1
1 0 1
1 1 0
1個の素子にEXOR計算を担ってもらえたら・・・
本技術の方針：モデル回路の設定
Sw.A Sw.B RX VX
OFF OFF Low OFF ON Small<<R0 High
ON OFF Small<<R0 High On On Large>>R0 Low
片方のスイッチのみがONの場合には、抵抗値が小さく、両方ともON時
には抵抗値が大きくなる特性をもつ抵抗Rxを用意すればよい。
V0
R0
Rx
SA SB
Vx
本技術の方針：利用する原理
• 電子や正孔が素子チャネルを走行する間に、抵抗値が変化する物理現象があるか？
• 電子は、スピン角運動量をもっている（古典的には自転に対応）。
• 観測者は、アップスピン（右回転に対応）とダウンスピン（左回転に対応）の識別が可能。
• スピン軌道相互作用によって、スピンの向きに依存して、電子の散乱方向が変化するという現象に注目。
アップスピン電子数≒ダウンスピン電子数 （∴スピン偏極度≒0）
左右に軌道が曲げられっ放しのため、抵抗値が大きい
電流
アップスピン電子
ダウンスピン電子
平衡時
アップスピン電子数 >> ダウンスピン電子数 （∴スピン偏極度≒1）
スピン軌道相互作用と電気力がつりあうので、抵抗は小さい
電流 電流
＋ ＋
＋
＋
平衡時 過渡期
抵抗率のスピン偏極度（P）依存性（理論）
222
22
0 11
PSS
xx µµρρ
++
=縦抵抗
0ρ
µキャリヤ移動度：
スピン偏極度＝1のときの抵抗率：
スピン軌道相互作用：S
( )( )
22110 S
PP
xx
xx µρρ
+===
∴
スピン偏極度 ↓↑
↓↑
+−
=nnnn
P
( )↓↑nアップ（ダウン）電子濃度
スピン偏極度に依存して変化する抵抗を利用する
Sw. A Sw. B スピン偏極度 縦抵抗値 出力電圧 OFF(0) OFF(0) Low(0) OFF(0) ON(1) 1 ρ0 High(1) ON(1) OFF(0) －1 ρ0 High(1) ON(1) ON(1) 0 ρ0(1+μ2S2) Low(0)
( )SLSR
SL 22
000 1 µρρ +<<<< が成立する場合
２つのスイッチ（入力）と出力の関係がEXORになる
負荷抵抗の中で演算が完結するので、実質必要なのは、入力スイッチとしてのMOSトランジスタ２個だけで済む。これは、従来技術の10分の１の個数である。
完成品イメージ EXNOR（＝EXOR+NOT）
絶縁性基板
非磁性導体
強磁性導体 （矢印は磁化の向き）
R0
N型MOS
出力
V0
Vx
N型MOS
入力A 入力B
強磁性電極の磁化を同じ向きにすれば、NORゲートになる。
実現への３つの課題
• 課題Ⅰ – 高μS値非磁性導体の開発
• 課題Ⅱ – スピン注入用強磁性電極の着磁
• 課題Ⅲ – 素子チャネル長の短縮化（＜スピン拡散長）
μS値の現状 材料 ρ
(10-6 Ωm) μ
(10-4 m2/(Vs)) S (T) μS
Al 9.5 11 6.1 0.0067 Cu 6.3 8.5 11 0.0094 Ag 4.0 22 43 0.094 Au 8.3 9.8 72 0.071 Pt 3.9 6.3 4700 3.0
YH2 Graphite
0.64 0.43
22 12000
367 <1
0.80 <1.2
移動度の高い半金属が高いμS値を有する スピン－軌道相互作用（S値）が大きい材料は、μS値を大きくできるが、スピン拡散長が短いのでチャネル長を小さくする必要がある。
強磁性電極付準微小チャネル素子（試作品）
試料部（YH2)
6mm
10mm
電極（Co)
フォトリソグラフィ及び電子ビーム蒸着
36 μm
Co(200 nm)
Si SiO2(120 nm) Cr(10 nm)
Pd(20 nm) YH2(400 nm)
Ti(10 nm)
素子断面構造
特性評価結果（Co電極YH2チャネル）
μS≒16によって実験結果が説明できる
-6 -4 -2 2 4 6
-110-10
-510-11
510-11
110-10
-6 -4 -2 2 4 6
2
4
6
8
10
12
-9x10-10
-6
-3
0
3
6
9
Hal
l Res
istiv
ity (
Ωm
)
-6 -4 -2 0 2 4 6
Magnetic Field (T)
Co-YH2298 K
8
6
4
2
0
∆ρxx
/ρ0 (
%)
-6 -4 -2 0 2 4 6
Magnetic Field (T)
Co-YH2
298 K
ホール抵抗
横磁気抵抗
理論計算 実験
試作品の顕微鏡写真
本技術に関する知的財産権
発明の名称：スピン偏極度測定方法及び測定メ－タ，並びにこれを用いた論理演算ゲート及び信号暗号復号化方法 出願番号：特願2011-282394 出願人：埼玉大学 発明者：酒井政道、長谷川繁彦、北島 彰、大島明博
お問い合わせ先 埼玉大学
知的財産部門担当シニアコーディネーター 北島 恒之
ＴＥＬ 048-858-9106
ＦＡＸ 048-858-9120
e-mail [email protected]
