Hardware po čítačů

Architektura po čítačůPaměti po čítačůAritmetika - ALU

Řadič

5. Paměťový systém po čítače

Paměť je důležitou sou částí po čítače, procesor si s níneustále vym ěňuje data.

• vnit řní paměť = operační paměť(umístěná na motherboard, komunikuje p římo s procesorem)

• vnější pam ěť (není na základní desce)Vnit řní paměti jinak� ROM – Read Only Memory

Jsou v ní nahrány základní programy pro otestovánípočítače a nahrání opera čního systému, po vypnutípočítače se nenuluje. V ní jsou též inicializa čníprogramy p ři zapnutí po čítače.

� RAM – Random Access MemoryJe to hlavní pam ěť a je energeticky závislá, tj. po vypnutí napájení se obsah pam ěti ztratí

5. Organizace pam ěťového systém po čítače

Hierarchie pam ěťového systému -

Je několika úrov ňové uspo řádání pam ětí různých velikostí s různou p řístupovou dobou. Cílem je dosáhnout výhodného poměru výkonnosti a ceny pam ěťových modul ů. Cena paměti je přímo úm ěrná kapacit ě a přibližn ě nepřímo úm ěrná dob ě přístupu.

Paměťová hierarchie:

Typ pam ěti Typická realizace Doba p řístupu Kapacita

Registry klopné obvody jednotky ns desítky – stovky B Vyrovnávací pam. statická RAM 10 – 15 ns stovky kB – jedn.MB Hlavní pam ěť dynamická RAM 40 – 50 ns stovky MB – jedn.GB Vnit řní paměť ROM permanentní pam. 50 – 120 ns stovky kB – je dn. MB

Vnější pam ěť pevný magn.disk 4 – 10 ms desítky GB – stovk y GB Záložní pam ěti optické disky CD,DVD 40 ms – 500ms 600M B až 17GB

magnet. páska stovky ms – xs stovky GB – desítky TB

Hierarchické uspo řádání pam ětí řeší konflikty mezi požadavky na rychlost a na jejíkapacitu.

5. Typy pam ětí v PC

5. Typy pam ětí v PC II

Von Neumannova architektura

Von Neumannova architektura

Číslicový po čítač se skládá z blok ů:• Ř … řadič (controller)

– načítá a zpracovává instrukce, řídí ostatn íbloky

• AJ ………… aritmeticko -logická jednotka (arithmetical and logical unit)– provádí aritmetické a logické operace

• HP ………… hlavn í paměť (main memory) – slou ží k ulo žení programu a dat (opera ční

paměť)

• VST … vstupn í jednotka (input device) - zajiš ťuje vstup dat

• VÝST … výstupn í jednotka (output device) -zajiš ťuje výstup dat

• vstupn í a výstupn í jednotky = perifern ízařízení

• řadič + AJ = procesor• procesor ů může být i více - multiprocesorový

(paraleln í) počítač

Von Neumannova architektura

Základn í znaky architektury (von Neuman) :

1. Architektura je nezávislá na zpracovávanéúloze, činnost je řízena obsahem paměti –tedy programem (tokem instrukcí) .

2. Paměť je společná pro program i zpracová-vaná data; data ani program nejsou nijak odděleny ani explicitně označeny.

3. Paměť je rozdělena na buňky - lineární organi-zace; k obsahu buňky se přistupuje pomocíjejího pořadového čísla neboli adresy.

4. Pro reprezentaci instrukcí, adres, dat i řízeníse používají dvojkové signály (dvojkovásoustava)

5. Instrukce se vykon ávají sekven čně v pořadí, jak jsou zapsány v pam ěti (zpravidla od nižších k vyšším adresám); po řadí lze změnit speciáln í instrukcí skoku.

6. V instrukci nen í zpravidla uveden operand (co se zpracovává), ale jeho adresa.

Von Neumannova architektura

Hardware• technické vybavení počítačů

Software• programové vybavení počítačů, které není

hmatatelné – elektronický zápis programu, textové informace, obrázky, apod.

Architektura po čítačů

Line ární organizace pam ěti v PC

• Příklad: pam ěť EPROM 27C512 - 64 KB, organizace po slabikách (bajtech)– paměťová bu ňka má velikost 8 bit ů, tj. datových

vodi čů je 8– paměťových bun ěk je 65536, s adresami 0 až

65535, tj. adresových vodi čů je 16

10101001

00000000

11111111

...

...

00101110

00001111

buňka pamětiadresa buňky

0 = 0000000000000000B = 0000H

desítkově dvojkově šestnáctkově

1 = 0000000000000001B = 0001H

2 = 0000000000000010B = 0002H

65535 = 1111111111111111B = FFFFH

Adresace pam ěti v PC

Paměť 27C512

Sign ály:– Vss – zem, Vcc – napájení– Q0 – Q7

• datové výstupy– A0 – A15

• adresa– \E

• chip enable (vstup – povolenífunkce)

• aktivní v log. 0• pokud je vstup v log. 1, obvod je

zablokován (nereaguje na ostatnísignály)

– \G • povolení výstupu (aktivní v log. 0)• pokud je vstup v log. 0, na výstupu

jsou platná data

Blokový diagram

kolečko a negace značí invertovaný signál, tj. aktivní v log.0

Čtení dat

Pouzdra

klíč, určuje orientaci pouzdra

Propojení jednotek:• minimálně se používá propojení pomocí

dvoubodových spojů• výhodnější: propojení pomocí sběrnic

– sběrnice (bus) – vícebodový spoj• datová• adresová• řídicí

Operační paměť (vnitřní):• RAM

– Random Access Memory – paměť s náhodným přístupem (čtení i zápis), po vypnutí napájení ztrácí obsah – je volativní

• ROM – permanentní pameť– Read Only Memory – paměť pouze pro čtení

dat, neztrácí obsah po vypnutí napájení– obsahuje základní programy pro start

počítače a pro ovládání hardware– vývoj pamětí typu ROM – ROM, PROM,

EPROM, EEPROM

• kapacita: v KB, MB

Vývoj pamětí typu ROM

• ROM– programovatelné maskou při výrobě, do

paměťových pouze lze zapsat obsah pouze 1x („vypálením“)

– zákazník musí výrobci dodat obsah paměti, který chce mít zapsán

Vývoj pamětí typu ROM

• PROM (Programming ROM)– paměť je programovatelná 1x uživatelem

– výrobce dodává paměť, kde všechny buňku obsahují log. 1 („prázdná“)

– programování uživatelem - destrukcí• uživatel vloží paměť do speciálního zařízení

(programátor)• přivedením vyššího napětí se zničí tranzistory v

buňkách, kde má být uložena log. 0• obsah nelze již vymazat

Vývoj pamětí typu ROM

• EPROM (Erasable PROM)– paměťová buňka je tvořena kondenzátorem,

který je izolován od okolí (princip izolace náboje– paměť je mazatelná UV zářením

• na pouzdře je okénko (viditelný čip)• paměť se vloží do mazačky, která obsahuje UV

lampu• osvícením UV zářením specifické vlnové délky se

obsah paměť vymaže– elektrony v kondenzátoru získají energii a překonají

energetickou bariéru izolace

Vývoj pamětí typu ROM

• EPROM (Erasable PROM)– programování

• opět v programátoru• připojením na vyšší (cca 12V) programovací napětí• zápisový cyklus

– zápis náboje do kondenzátoru v paměťové buňce

• Poznámka:– některé paměti EPROM jsou bez okénka, jsou

programovatelné 1x (OTP – one time programming) jako PROM, ale pracují na principu EPROM

Vývoj pamětí ROM

mazací okénko

Vývoj pamětí EPROM

Vývoj pamětí ROM

• programovací cyklus a zpětné čteníobsahu (ověření, verifikace)

Vývoj pamětí typu ROM

• EEPROM (Electrically EPROM)– princip uchování informace je shodný s typem

EPROM– maže se elektricky v programátoru (odčerpání

náboje je elektrické)

– FLASH EEPROM• paměť EEPROM programovatelná po blocích

– „normální“ EEPROM• lze přepisovat samostatně jednotlivé buňky

Paměti typu RAM

• RAM = Random Access Memory– paměť s možností libovolného čtení i zápisu

– nevýhoda: není trvalá• po vypnutí napájení ztrácí paměť svůj obsah

• dva typy pamětí RAM– statická

– dynamická

5. Struktura pam ěťového modulu

5. Struktura pam ěťového modulu II

Kapacita pam ěťového obvodu je dána ší řkou jeho adresové a datové sb ěrnice. V tomto případě 2i+1 slov po k+1 bitech.

Dekodér řádků: dekóduje binární kód 1 z n (přesněji 1 z 2 i+1)

Obvod výb ěru sloupc ů: jeden multiplexer pro každý datový bit.

Paměťová bu ňka : např. bistabilní klopný obvod u statické pam ěti RAM.

Řídící signály:

5. Struktura statick é paměti

5. Struktura statické pam ěti II

Při zápisu dojde k sepnutí p řenosových hradel P1 a P2 a současně k aktivaci budi čů B1 a B2. Tím se hodnota z vodi če D0 zapíše do klopného obvodu KO, protože přenosová hradla a budi če jsou „siln ější“ (mají menšíodpor v sepnutém stavu) než tranzistory v klopném obvodu. Při čtení se stav klopného obvodu KO p řenese přenosovým hradlem P1 na první vstup multiplexoru MX a je-li tento vstup vybrán, objeví se na vodi či D0.

5. Struktura dynamick é paměti

Dynamick é paměti RAM

• příklad: dynamická paměť RAM 41256– kapacita 256 kbitů, šířka dat 1 bit

• 256 kbitů⇒ potřebujeme 18 adr. vodičů– vyšších 9 bitů adresy je řádek– nižších 9 bitů adresy je sloupec– paměť má poze 9 adresových vodičů díky

multiplexovaným vodičům• signály:

– AD0-8 – adresové vodiče (řádek i sloupec)

Dynamick é paměti RAM

– \RAS – Row Address Strobe• zápis řádkové adresy do záchytného registru

– \CAS – Column Address Strobe• zápis sloupcové adresy do záchytného registru

– Q - data out• výstup dat

– D – data int• vstup dat

– \W – write enable• povolení zápisu dat

Paměť DRAM 41256

Vcc – napájení +5V

Vss – zem (ground)

Čtecí cyklus

Access time from CAS (CAS latency)

RAS to CAS delay

Zápisový cyklus do pam ěti

5. Struktura dynamick é paměti IIV dynamické pam ěti je adresa časově multiplexována, polovina adresy p ři signálu RAS = 0 ( řádek), druhá polovina adresy p ři signálu CAS = 0 (sloupec).

Zápis : Na datový (sloupcový) vodi č se přivede zapisovanáúrove ň a aktivuje se zvolený řádek. Paměťový kondenzátor se nabije nebo vybije (1 nebo 0).

Čtení: Při výb ěru řádku se kondenzátory vybijí do vstup ů

čtecích zesilova čů (čtení je destruktivní a p řečtenou informaci je nutno bezprost ředně zapsat zp ět – provede se refresh).

Obnovení: Stejně jako u čtení. Protože čtecí zesilova če jsou umístěny ve všech sloupcích, obnovují se všechny sloupce jednoho řádku najednou.

5. Vyrovn ávací paměť – cache I

5. Asociativn í paměť cache IIPoužití pln ě asociativní pam ěti

Data zapsaná v pam ěťové matici asociativní pam ěti budou kopie „ často“ používaných položek dat v hlavní pam ěti.

Klíčem bude adresa, která každou položku jednozna čněidentifikuje

Jak bude probíhat čtení?

Začne pokus se sou časným čtením z cache pam ěti i z hlavnípaměti. Pokud se položka v cache nalezne, použije se a cyklus v hlavní pam ěti se nedokon čí. V opačném p řípadě se data p řečtou z hlavní pam ěti (zpravidla se i sou časně uloží do ceche).

Jak to bude se zápisem?

Pokud položka v cache není p řítomna, zapíše se (zpravidla) jen do hlavní pam ěti.

Pokud je v cache p řítomna, postupuje se dv ěma způsoby:

5. Asociativn í paměť cache IIIzapíše se nová hodnota sou časně do cache a do hlavní pam ěti –

- jedná se o tzv. „ průběžný zápis“ (write through)

zapíše se nová hodnota jen do cache – jedná se o tzv. „odložený“ zápis (write back)

Asociativn í cache pam ěť 80486 – popis

Funkce : Při pokusu o čtení z cache pam ěti procesoru 80486 se v každém modulu (jsou 4 moduly) porovná klíč uložený v p říslušném řádku (udávající adresu bloku dat, jehož kopie se v tomto řádku nachází) s klí čem odvozeným z adresy hledané položky dat. Shoda klí čů znamená, že hledaná položka byla v p říslušném modulu nalezena.

5. Asociativn í paměť cache – schéma procesoru Intel 80486 s omezeným stupn ěm asociativity

Aritmetika po čítačů

Dvojková sčítačka

• sečteme 3 + 1 = 4 (A = 3, B = 1)• ve dvojkové soustavě:

1 1

101 11

001

2 přenosy

3

1

4

dvojkově desítkově

A =

B =

a0

b0

Dvojková sčítačka

• obvod sčítačky pro jeden bit má:– 2 výstupy (součet s a přenos do vyššího řádu

q)– vstupy:

• pro nejnižší řád (nultý) dva vstupy – 2 bity sčítancůa,b – tzv. půlsčítačka (halfadder)

• pro ostatní (vyšší) řády tři vstupy – 2 bity sčítancůa,b a přenos z nižšího řádu p – tzv. úplná sčítačka

Půlsčítačka

Tabulka a rovnice

Schématickáznačka

Zapojení

Úplná sčítačkaTabulka a rovnice Schématická značka

10

11

10

00

p

a b

q:

Mapa pro přenos do vyššího řádu

Výraz pro přenos do vyššího řádu

• upravený pro realizaci pomocí hradel NAND

papbbapapbbaq ⋅•⋅•⋅=⋅+⋅+⋅=

Dvoubitová dvojková sčítačka

1 1 10

001

11

• zapojení půlščítačky a úplné sčítačky do kaskády

Schématicky1 1 10

001

11

půlsčítačkaúplná sčítačka

VysvětlivkyXOR náhrada 3 vst.

XOR

náhrada invertoru2 vst. NAND

Čísla v počítačích

• reprezentace na konečný počet bitů– konečný rozsah čísel

• řádová mřížka– schéma, které vyjadřuje zobrazitelné řády

– modul řádové mřížky Z: zde Z =10000• číslo, které již není zobrazitelné v řádové mřížce

Čísla v počítačích

• řádová mřížka• desítková soustava

• Z =10000• rozsah čísel: 0 – 9999• nejmenší zobrazitelné číslo: 1 (tzv. jednotka mřížky)

• dvojková soustava• Z =100002 = 1610

• rozsah čísel: 00002 – 11112 = 0 - 1510

• nejmenší zobrazitelné číslo: 1 (tzv. jednotka mřížky)

Sčítačka obecn ěji

Reprezentace záporných čísel

-3 je zobrazena číslem 7

Doplňkový kód

• přímý kód je nevýhodný pro aritmetickéoperace

• jeho alternativou je doplňkový kód

Aritmetick é operace – dopl ňkový kód

Aritmetick é operace – sčítání v dopl. kódu

Aritmetick é operace – sčítání a od čítání

Aritmetick é operace - násoben í

Aritmetick é operace - posuvy

Aritmetick é operace - posuvyPříklad na posuvy:

Posuv vpravo: 0. bit ⇒⇒⇒⇒ do CF

Co vložit na uvoln ěný bit 7. řádu?

Pohyblivá řádová čárka – skrytá jedni čka

Pohyblivá řádová čárka - normalizace

Řadiče - úvod

Řadiče – úvod II

Jsou možné dva pohledy:

řadič je řídící jednotka v užším slova smyslu

(podle koncepce von Neumanna – control unit)

řadič je řídící jednotka všeobecn ě v širším slova smyslu

(např. řadič tiskárny, řadič ALU, řadič počítače apod.

- controller)

Z hw hlediska to je sekven ční obvod, resp. řídící automat,

Který m á nějaké vstupy – stavové signály

a nějaké výstupy – řídící signály

Řídící a stavové signály: skupina samostatných vodi čů,

jako řídící sb ěrnice

Řadiče – úvod III - hierarchie

Řadič procesoru – struktura

Příklad řadiče počítače : Instrukce = 1 slovo (pojaté obecn ě, např. 32 bitů. Šířka datové sb ěrnice 1 slovo

PC - programový čítač

RI - registr instrukcí

DOZ - dekodér opera čního

znaku

JŘ - jádro řadiče

SP - ukazatel zásobníku

AJ - aritmetická jednotka

Jádro řadiče

• konečný automat• příklad: načítání instrukce z paměti

Vysvětlivky

• HOLD– HOLD=1: sběrnice není volná

• PC.OE: output enable– povolení výstupu PC na adresovou sběrnici

• MEM.RD: read– čtení signálu z paměti

• RI.WR: write– zápis do registru instrukce

• MEM.READY– paměť předala data

Mikroprogramovaný řadič

Mikroprogramovaný řadič

• kombinační logiku nahradíme pevnou pamětí (ROM, PROM)– místo kombinační části navrhujeme obsah

paměti - mikroprogram• MOZ – mikrooperační znak

– výstupní písmeno sekvenčního obvodu

• NS - nový stav• mikroprogramovaný řadič měly např.

PDP11, Intel 8086 - 80486