i

DEPARTAMENTO DE CIENCIAS DE ELÉCTRICA Y ELECTRÓNICA

CARRERA DE INGENIERIA MECATRÓNICA

ASIGNATURA: Sistemas Digitales NRC: 2694

INFORME

No. 01

PROFESOR: Ing. Miroslava Zapata

NOMBRE:

- Esteban Santiago Pérez Báez

20 de junio del 2016 - Sangolquí

CONTENIDO1. TEMA.................................................................................................................................................1

2. OBJETIVOS......................................................................................................................................1

2.1. Objetivo General........................................................................................................................1

2.2. Objetivos Específicos.................................................................................................................1

3. DIAGRAMA CONCEPTUAL..........................................................................................................2

4. DISEÑO Y DIAGRAMA DE BLOQUES........................................................................................4

4.1. ANALIZAR LA ARITMÉTICA BINARIA............................................................................4

4.2. IDENTIFICAR LOS ELEMENTOS........................................................................................5

4.3. DIAGRAMA DE BLOQUES....................................................................................................5

4.4. APORTE AL DISEÑO DE CIRCUITOS RESTADORES PARA ALCANZAR EL OBJETIVO............................................................................................................................................5

4.5. DISEÑO DEL CIRCUITO UTILIZANDO TODOS LOS ELEMENTOS............................6

5. SIMULACIÓN...................................................................................................................................6

6. TABLAS.............................................................................................................................................7

7. DIFICULTADES PRESENTADAS.................................................................................................8

8. SOLUCIONES ENCONTRADAS....................................................................................................8

9. CONCLUSIONES.............................................................................................................................9

10. RECOMENDACIONES.............................................................................................................10

11. BIBLIOGRAFÍA.........................................................................................................................10

12. ANEXOS:.....................................................................................................................................11

ii

1. TEMA

“Diseño y montaje de un Circuito restador de números binarios de 3 Bits con la utilización de

compuertas Lógicas”

2. OBJETIVOS

2.1. Objetivo General

- Montar un circuito que realice la operación de sustracción entre dos números

binarios de 3 Bits con el uso de compuertas lógicas

2.2. Objetivos Específicos

- Definir a los circuitos aritméticos y establecer diferencias fundamentales entre el

semirestador y el restador completo

- Introducir los conceptos de circuitos restadores en el diseño requerido, analizarlos y

editarlos a conveniencia para alcanzar el objetivo general.

1

3. DIAGRAMA CONCEPTUAL

2

CIRCUITOS ARITMÉTICOS

DEFINICIÓN:

Son dispositivos MSI que pueden realizar operaciones

aritméticas: suma, resta, multiplicación y división, con

números binarios

LAS PRINCIPALES OPERACIONES

ARITMÉTICAS QUE REALIZAN SON: SUMA, RESTA, PRODUCTO Y

DIVISIÓN.

EN ESTE DOCUMENTO, SOLO TRATAREMOS

LOS CIRCUITOS RESTADORES SIN EL

USO DE COMPLEMENTOS.

CIRCUITOS RESTADORES

Semiestador (Half-substractor)

El semisumador es un circuito combinacional

lógico que es usado para la subtracción de un bit a

un bit (2bits)

Tiene dos entradas que son los bits a restar y dos salidas.

- La diferencia- El prestamo (Que es la cantidad

tomada de una siguiente cifra en caso de existir, y que se comportaría como entrada para una resta de numeros

mas grande)

Restador Completo (Full-Substractor)

El restador completo es un circuito combinacional que se usa para mejorar al

semirestador y realizar una resta de un minuendo y dos sustraendos. (3bits), siendo uno de estos el prestamo si de el minuendo

correspondiente se tomó en una resta en cadena para restas de números binarios de

mas de un bit ambos

Tiene 3 entradas:- El minuendo- El sustraendo

- El prestamo anteriorY 2 salidas:

- La diferencia - El préstamo actual

CIRCUITO SEMIRESTADOR (HS)

CIRCUITO RESTADOR COMPLETO (FS)

3

4. DISEÑO Y DIAGRAMA DE BLOQUES

Para el diseño se tomó en cuenta los siguientes pasos

4.1. ANALIZAR LA ARITMÉTICA BINARIA

De una resta binaria con números de 3 bits y el proceso normal (Sin Complementos)

NUMERO 1 1 0 0NUMERO 2 - 0 1 1PRESTAMOS - 1 1 XDIFERENCIAS 0 0 1

Se procede a analizar la siguiente resta, con el procedimiento normal,

Como primer paso se tienen dos entradas A0 y B0, se realiza la operación A0-B0, se identifica si la resta es realizable, en este caso se necesita un préstamo de una base (2 por ser binario), lo que representa un 1 de la siguiente cifra. Este número lo podemos ver ubicado en la segunda columna desde la derecha, definido como préstamo Bi1, mismo que será restado junto con B1 de A1, lo que quiere decir que en la siguiente columna se tiene una resta de 3 bits de la siguiente manera A1-B1-Bi1, es decir 3 entradas y como salidas tenemos una vez más la diferencia, identificada como D2 y el préstamo Bi2 que será entrada de la siguiente columna para repetir el proceso.

NOTA: Este tipo de sustracción se puede realizar únicamente si el minuendo es

mayor que el sustraendo, caso contrario, se obtienen respuestas erróneas

A2 A1 A0

NÚMERO 1 1 0 0

B2

B1

B0

NÚMERO 2 0 1 1

Bi2

Bi1

PRÉSTAMOS 1 1 X

D3

D2

D1

DIFERENCIAS 0 0 1

4

4.2. IDENTIFICAR LOS ELEMENTOS

“En nuestro caso (Para resta de dos números de 3 bits) se necesitan, para la resta de la

columna del extremo izquierdo un half-substractor, para la columna intermedia un full

substractor, y para la columna del extremo izquierdo, un full substractor que tenga

únicamente la salida de la diferencia y no la del préstamo”

4.3. DIAGRAMA DE BLOQUES

4.4. APORTE AL DISEÑO DE CIRCUITOS RESTADORES PARA ALCANZAR EL

OBJETIVO

Se eliminó el circuito del segundo restador completo, para que como salida tenga

únicamente la diferencia y ya no el préstamo

5

4.5. DISEÑO DEL CIRCUITO UTILIZANDO TODOS LOS ELEMENTOS

5. SIMULACIÓN

Se adjunta un CD anexo con el archivo de simulación

RESTADOR DE 3 BITS E PEREZ.pdsprj

6

6. TABLAS

ENTRADAS SALIDAS

  A2 A1A0

B2

B1

B0

D3

D2

D1

B1

B2

1 0 0 0 0 0 0 0 0 0 0 02 0 0 0 0 0 1

 

3 0 0 0 0 1 04 0 0 0 0 1 15 0 0 0 1 0 06 0 0 0 1 0 17 0 0 0 1 1 08 0 0 0 1 1 19 0 0 1 0 0 0 0 0 1 0 010 0 0 1 0 0 1 0 0 0 0 011 0 0 1 0 1 0

 

12 0 0 1 0 1 113 0 0 1 1 0 014 0 0 1 1 0 115 0 0 1 1 1 016 0 0 1 1 1 117 0 1 0 0 0 0 0 1 0 0 018 0 1 0 0 0 1 0 0 1 1 019 0 1 0 0 1 0 0 0 0 0 020 0 1 0 0 1 1

 

21 0 1 0 1 0 022 0 1 0 1 0 123 0 1 0 1 1 024 0 1 0 1 1 12 0 1 1 0 0 0 0 1 1 0 0

7

526 0 1 1 0 0 1 0 1 0 0 027 0 1 1 0 1 0 0 0 1 0 028 0 1 1 0 1 1 0 0 0 0 029 0 1 1 1 0 0

 

30 0 1 1 1 0 131 0 1 1 1 1 032 0 1 1 1 1 133 1 0 0 0 0 0 1 0 0 0 034 1 0 0 0 0 1 0 1 1 1 135 1 0 0 0 1 0 0 1 0 0 136 1 0 0 0 1 1 0 0 1 1 137 1 0 0 1 0 0 0 0 0 0 038 1 0 0 1 0 1

 

39 1 0 0 1 1 040 1 0 0 1 1 141 1 0 1 0 0 0 1 0 1 0 042 1 0 1 0 0 1 1 0 0 0 043 1 0 1 0 1 0 0 1 1 0 1

ENTRADAS SALIDAS

A2 A1A0

B2

B1

B0

D3

D2

D1

B1

B2

44 1 0 1 0 1 1 0 1 0 0 145 1 0 1 1 0 0 0 0 1 0 046 1 0 1 1 0 1 0 0 0 0 047 1 0 1 1 1 0

 48 1 0 1 1 1 1

8

49 1 1 0 0 0 0 1 1 0 0 050 1 1 0 0 0 1 1 0 1 1 051 1 1 0 0 1 0 1 0 0 0 052 1 1 0 0 1 1 0 1 1 1 153 1 1 0 1 0 0 0 1 0 0 054 1 1 0 1 0 1 0   0 1 1 0 55 1 1 0 1 1 0 0  0  0  0  0 56 1 1 0 1 1 1  57 1 1 1 0 0 0 1 1 1 0 058 1 1 1 0 0 1 1 1 0 0 059 1 1 1 0 1 0 1 0 1 0 060 1 1 1 0 1 1 1 0 0 0 061 1 1 1 1 0 0 0 1 1 0 062 1 1 1 1 0 1 0 1 0 0 063 1 1 1 1 1 0 0 0 1 0 064 1 1 1 1 1 1 0 0 0 0 0

7. DIFICULTADES PRESENTADAS

7.1. Se presentó como principal dificultad en el momento de realizar la tabla, que las restas

que tengan un resultado negativo no son posibles de realizar con esta metodología

7.2. Mientras el circuito sea más largo en la simulación, más difícil es montarlo en la

práctica, se presentaron dificultades por la extensión del montaje

7.3. Confusión visual, por desorden de cables y falta de señalización de los elementos

principales

9

8. SOLUCIONES ENCONTRADAS

8.1. Como solución a la dificultad 7.1, se resolvió no tomar en cuenta las combinaciones que

produzcan resultados negativos, por esto la tabla presenta las secciones en amarillo no

tomadas en cuenta

8.2. Se dio solución a la dificultad 7.2 reduciendo e circuito a la menos cantidad de

elementos posibles. Se logró hacer un recorte del segundo restador completo (FS)

ubicando únicamente el circuito que tiene como salida la diferencia y no la parte del

préstamo

8.3. Otra solución a la dificultad 7.2 y también a la 7.3 fue utilizar cables que se recortaron a

la distancia justa para alcanzar las conexiones, lo que evitó sobre montajes y confusiones

visuales

8.4. Como indicadores del sistema, en el circuito armado, se representaron con 3 leds el

primer número, con 3 leds el segundo número, con un led cada préstamo (2 leds Bi1,

Bi2) y con un banco de leds la respuesta, dando así solución a la dificultad 7.3 por

completo.

9. CONCLUSIONES

9.1. El uso de los restadores puros imposibilita la operación con minuendos menores que

sustraendos, por lo que se concluye que un circuito implementado con el método de

sustracción por complemento a 2 sería más eficiente

9.2. El uso de compuertas lógicas para operaciones aritméticas se da solo para el sistema

binario, pues solo existen dos estados lógicos como dígitos en este sistema. Operar en

otro sistema, sería imposible con un circuito de este tipo

10

9.3. Se necesitó únicamente los circuitos principales de la sustracción (HS y FS) para realizar

una resta completa de números binarios de 3 bits, se pudo notar además que se podría

utilizar en cadena este sistema hasta la cantidad de cifras deseada

10. RECOMENDACIONES

10.1. Es recomendable realizar el análisis de los principios básicos de la operación a

realizarse separando cada elemento involucrado y anotando detalles, como en el ítem 4

de este documento, para facilitar el diseño del circuito aritmético

10.2. El uso de un software de simulación para comprobar borradores y secciones por

separado del circuito, es de gran ayuda para evitar errores y acarrear los mismos

10.3. De igual manera, es recomendable utilizar leds de prueba para cada estación del

circuito en el momento del montaje del hardware, esto facilita la identificación de

errores y evita el acarreo de los mismos

11. BIBLIOGRAFÍA

- LÓPEZ, R. Circuitos Aritméticos. 1998 p.01 Obtenido de:

http://www.uhu.es/rafael.lopezahumada/Cursos_anteriores/fund97_98/aritmeticos.pdf

- ANAND, A. FUNDAMENTALS OF DIGITAL CIRCUITS, 2014, Obtenido de:

https://books.google.com.ec/books?

id=hJZHBQAAQBAJ&pg=PA399&dq=full+subtractor&hl=en&sa=X&ved=0ahUK

EwiCu7rk9LTNAhVJmR4KHXISAmkQ6AEIGjAA#v=onepage&q=full

%20subtractor&f=false

11

12. ANEXOS:

Circuito Armado

12

13