Ingegneria dell’Informazione...SisElnE1bis 1/7/2004 © 2003 4 DDC/MZ 1 Page 1 7-Jan-04 - 1 SisElnE1bis - © 2003-4 DDC/MZ Ingegneria dell’Informazione Modulo SISTEMI ELETTRONICI

SisElnE1bis 1/7/2004

© 2003 4 DDC/MZ 1

Page 1

7-Jan-04 - 1 SisElnE1bis - © 2003-4 DDC/MZ

Ingegneria dell’Informazione

Modulo

SISTEMI ELETTRONICI

E - LUCIDI COMPLEMENTARI SEDE DI IVREA - AA 2002-03

E1 - Circuiti logici combinatori

- porte logiche elementari - modelli R-SW e SW-SW - ritardi - consumo


Obiettivi del gruppo di lezioni E

• Circuiti combinatori» Circuiti combinatori con struttura resistenza-interruttore» Circuiti combinatori con struttura interruttore-interruttore» Derivazione di semplici funzioni logiche» Ritardi e consumo

• Circuiti sequenziali» Esempi di flip-flop e registri» Comportamento dinamico dei flip-flop» Esempi di circuiti sequenziali: registri, contatori, shift» Macchine a stati finiti (FSM)

– Laboratorio su circuiti sequenziali

– Esercizi su circuiti logici


© 2003 4 DDC/MZ 2

Page 2


Contenuti di questa lezione (E1)

• Struttura delle porte logiche– inverter e strutture AND e OR tipo R/SW e SW/SW– funzioni logiche complesse

• Ritardi– modello generale– ritardi nelle strutture R/SW e SW/SW

• Consumo– strutture R/SW e SW/SW

• Riferimenti al testo (Jaeger)– 7.1, 7.5, 7.6, 8.1, 8.2, 8.4-6, 8.8, 8.9


Simboli per equazioni e schemi

– Operatore NOT (inversione logica)» barra sopra la variabile (esempio: A )» asterisco “*” dopo la variabile (esempio: A*)» lettera “n” dopo la variabile (esempio: An)

– Operatore AND» simbolo “×” (esempio A × B)» nessun simbolo (esempio A B)

– Operatore OR» simbolo + (esempio A + B)

– Operatore XOR» simbolo ⊕ (esempio A ⊕ B)


© 2003 4 DDC/MZ 3

Page 3


Inverter tipo R/SW

• Struttura:– Resistenza di pull-up RPU verso l’alimentazione– Interruttore (Switch) tipo n verso massa

» tipo n: chiuso per I = 1, aperto per I = 0– l’uscita U va a 0 quando l’interruttore

SWn è chiuso

• Funzione logica» I U

0 11 0

– Invertitore: U = I* GND

VAL

UI SWn

RPU


Strutture NAND tipo R/SW

• Struttura– Resistenza di pull-up RPU verso l’alimentazione– Più interruttori tipo n in serie verso massa

» l’uscita va a 0 solo se tutti gliinterruttori SWI sono chiusi

– Tutti gli ingressi II devono essere a 1

• Funzione logica» I1 I2 U

0 0 10 1 11 0 11 1 0

– NAND: U = (I1 I2 …)* GND

VAL

UI1

I2

SW1

SW2

RPU


© 2003 4 DDC/MZ 4

Page 4


Strutture NOR tipo R/SW

• Struttura– Resistenza di pull-up RPU verso l’alimentazione– Più interruttori n in parallelo verso massa

» l’uscita va a 0 se almeno uno degliinterruttori SWI è chiuso

– Uno (o più) degli ingressi II deve essere a 1

• Funzione logica» I1 I2 U

0 0 10 1 01 0 01 1 0

– NOR: U = (I1+ I2 + …)*

U

VAL

I1

SW1GND

I2

SW2


Esempio: R-SW complessi

Realizzare la funzione logica

OUT = C* + ( A* B* )

ABC

OUT

VAL


© 2003 4 DDC/MZ 5

Page 5




OUT = C* + ( A* B* )

Procedimento: - scrivere l’equazione con variabili IN non negate:

OUT = (C (A + B))*

ABC

OUT

VAL




OUT = C* + ( A* B* )


OUT = (C (A + B))*

- tracciare schema a interruttori con :

- OR = collegamento parallelo

- AND = collegamento serie

ABC

OUT

VAL

H = chiuso


© 2003 4 DDC/MZ 6

Page 6




OUT = C* + ( A* B* )


OUT = (C (A + B))*



ABC

OUT

VAL

A B

H = chiuso




OUT = C* + ( A* B* )


OUT = (C (A + B))*




ABC

OUT

VAL

C

A B

H = chiuso


© 2003 4 DDC/MZ 7

Page 7




OUT = C* + ( A* B* )


OUT = (C (A + B))*




L’inversione in uscita è sempre presente con un solo livello di interruttori

ABC

OUT

C

A B

VAL

H = chiuso


Inverter complementare

• Struttura– Resistenza di pull-down RPD verso massa– Interruttore complementare (p) verso l’alimentazione

» chiuso per I = 0, aperto per I = 1– l’uscita va a 1 quando l’interruttore SWp è chiuso

• Funzione logica» I U

0 11 0

– Invertitore

GND

VAL

UI SWp

RPDGND

VAL

UI SWn

RPU


© 2003 4 DDC/MZ 8

Page 8


Inverter tipo SW/SW

• Struttura– Combinazione degli SW tipo n e tipo p

» Uscita a 1 quando I = 0 (SWp chiuso, SWn aperto)» Uscita a 0 quando I = 1 (SWn aperto, SWp chiuso)

GND

VAL

UI

GND

VAL

UI

VAL

GND

UI

SWp

SWn


Inverter SW/SW complementare

• Struttura complementare simmetrica– I due interruttori operano come un unico deviatore che

commuta l’uscita tra massa e alimentazione– Nessuna resistenza di pull-up o pull-down– Comportamento simmetrico negli stati H e L

VAL

GND

UI

SWp

SWn

U

GND

I

VAL


© 2003 4 DDC/MZ 9

Page 9


Inverter SW/SW: stato H e L

• Uscita stato H:

• Uscita stato L

VAL

GND

UI=L

SWp

SWn

U

GND

VAL

VAL

GND

USWp

SWn

U

GND

VAL

I=L

I=HI=H


Strutture NAND tipo SW/SW

• Struttura di partenza R/SW– Più interruttori tipo n in serie verso massa

» l’uscita va a 0 solo se tutti gli interruttori n sono chiusi» tutti gli ingressi devono essere a 1

• Struttura R/SW complementare– Più interruttori p in parallelo verso l’alimentazione

» l’uscita va a 1 se almeno un interruttore p è chiuso» almeno un ingresso deve essere a 0

• Circuito NAND SW/SW complementare– usa i due tipi di interruttore– non richiede pull-up o pull-down– circuiti CMOS (Complementary Metal Oxide Semiconductor)


© 2003 4 DDC/MZ 10

Page 10


Strutture NAND SW/SW - b

La rete superiore ha gliSW in parallelo e la reteinferiore ha gli SW inserie

si realizza la funzionelogica NAND

Val

Gnd

IN1IN2INn

OUT

IN1IN2INn

OUT = (IN1 IN2 .. ... INn)*

...

...


Strutture NOR tipo SW/SW

• R/SW: interruttori tipo n in parallelo verso massa» l’uscita va a 0 solo se almeno un interruttore n è chiuso» almeno un ingresso deve essere a 1

• R/SW complementare: interruttori p in serie versol’alimentazione

» l’uscita va a 1 se tutti gli interruttori p sono chiusi» tutti gli ingressi devono essere a 0

• Funzione: NOR

• Circuito NOR SW/SW complementare– usa i due tipi di interruttore– non richiede pull-up o pull-down


© 2003 4 DDC/MZ 11

Page 11


Strutture OR SW/SW - b

Una rete di interruttori inparallelo verso Gnd eduna rete di interruttori inserie verso Val collegatiagli ingressi IN1, IN2, INnrealizza la funzione logicaNOR

Val

Gnd

IN1IN2INn

OUT

OUT = (IN1 + IN2 .. + ... INn)* ...

IN1IN2INn

...


Funzioni logiche complesse

• Combinazione serie/parallelo di interruttori n e p– Configurazioni complementari verso GND e verso VAL

• Funzione NAND/NOR a due livelli– parte NAND

» SWn in serie verso massa– parte NOR

» SWn parallelo verso massa– struttura complementare con SWp verso alimentazione

» SWn serie → SWp parallelo» SWn parallelo → SWp serie

• Partire sempre da equazioni con variabili di ingresso non negate


© 2003 4 DDC/MZ 12

Page 12


Esempio: SW-SW complessi

Realizzare lafunzione logica

Val

Gnd

ABC

OUT

OUT = C* + (A* B*)

C

A BProcedimento:

- realizzare come R-SW

- equazione con variabili IN on negate

- strutture NAND/NOR serie/parallelo

- tracciare la parte complementare

- aggiungere eventuali ulteriori inversioni

ABC

BA C


Funzioni complesse: esempio 1

• Analizzare la funzione svolta dal circuito


© 2003 4 DDC/MZ 13

Page 13


Funzioni complesse: esempio 2

• Tracciare la rete SW/SW che realizza la funzione– U = (A* x B) + C


Pass Gate - struttura

• Funzioni logiche realizzate con interruttori in serie alsegnale

• Multiplexer (2 ingressi)– SWp chiude con 1,

SWn con 0» S U

0 A1 B

• Se B = A*– OR esclusivo (XOR)

AU

SWp

SWn

B

S


© 2003 4 DDC/MZ 14

Page 14


Pass Gate - esempio 1

• Multiplexer– con pass gate

– con porte standard

» confrontare il numero di interruttori richiesti !

OUT = A x S + B x S*

B

A

S


Pass Gate - esempio 2

• Funzione OR esclusivo– con pass gate

– con porte standard

» confrontare il numero di interruttori richiesti !

OUT = A xor SA

S


© 2003 4 DDC/MZ 15

Page 15


Sommario porte base (invertenti)

Inverter

NOR

NAND

EXNOR


Sommario porte base (noninv.)

Buffer

OR

AND

EXOR


© 2003 4 DDC/MZ 16

Page 16


Riferimenti e simulatori

• Simulatori di porte C-MOS su sito Univ. Amburgo:– tech-www.informatik.uni-

hamburg.de/applets/cmos/cmosdemo.html

• Simulatore di uscita a tre stati:– http://www.lamp.polito.it/eln2/Cap_2/2_3/2_3_3_4.htm

(pag 128)

• Simulatori di porte C-MOS:– http://www.lamp.polito.it/eln2/Cap_2/Circuiti_fr.htm

(pag 159)

– a questo indirizzo sono disponibili varie descrizioni di circuitilogici nella sezione “circuiti logici” (barra superiore)








© 2003 4 DDC/MZ 17

Page 17


Definizioni e modello per i ritardi

• Tempi di salita e di discesa– definiti tra 10% e 90% della variazione

• Ritardi e tempi di propagazione– definiti al 50% della variazione– ritardi effettivi da valutare dalla Vo(t)

• Modello lineare con cella RC– Espressione della Vo(t) come esponenziale del I ordine

» Transizione H-L» Transizione L-H


Dai data sheet (CMOS)

• tr e tf sono indicati come tT (tempi di transizione)• viene indicato esplicitamente il verso della transizione


© 2003 4 DDC/MZ 18

Page 18


Causa dei ritardi e modello lineare

• Ritardi e tempi di transizione dipendono dai parametrireattivi (L e C)

• I circuiti reali hanno comportamenti del II ordine (L+C)e nonlineari

• E’ possibile identificaremodelli lineari del primoordine per una analisi diprima approssimazione

• Il modello lineare è giàstato utilizzato nellalezione D2


Interruttori elettronici

• Un interruttore elettronico ha due stati

– chiuso ON» modello ideale: corto circuito» modello reale: resistenza Ron

– aperto OFF» modello ideale: circuito aperto» modello reale: corrente di perdita Ioff

(segno non noto)

Ron

Ioff


© 2003 4 DDC/MZ 19

Page 19


Stadio di uscita R/SW

• La resistenza equivalentedi uscita (Ro) è:

– RPU nello stato H– ROL nello stato L

• Per il corretto funzionamento(statico) deve essereROL


© 2003 4 DDC/MZ 20

Page 20


Modello per l’analisi dei ritardi

RO R ICI

B

VA VB

VA

VB

tVOL

VOHVAL

VIH

tDLH

Rete Thevenin (VA, RO) per l’uscita

Gruppo RI CI per l’ingresso

La tensione VB è un esponenziale

La variazione di stato(L > H) viene riconosciuta con un ritardo massimo tDLH

uscita ingresso


Andamento della tensione di uscita

• Modello lineare con cella RC– La variazione di stato è vista come un gradino sul generatore

interno VA (tensione a vuoto)» Transizione H-L» VB(0) = VOL, V(∞) = VOL» VB(t) =

» Transizione L-H» VB(0) = VOH, V(∞) = VOH» VB(t) =


© 2003 4 DDC/MZ 21

Page 21


Calcolo dei ritardi

• Ritardi– calcolabili dalla V(t) e dai parametri elettrici statici– variabili in base a C, VT, e altri parametri– nelle specifiche sono definiti come valore massimo per un

determinato valore di C di carico

V

t

VOH

VOL

VT2

tPLH1/2

VT1


Ritardi nelle strutture R/SW

• Forte asimmetria– carica e scarica hanno costanti di tempo molto diverse

» per il funzionamento statico: ROL L) veloce (τHL = C ROL)– transitorio di carica (L > H) lento (τLH = C RPU)

tτLH = C RPU

VH

VL

τLHl = C ROL


© 2003 4 DDC/MZ 22

Page 22


Esempio reale (R/SW)

• Forte asimmetria– carica e scarica hanno costanti di tempo molto diverse

» per il funzionamento statico: ROL L) veloce(τHL = C ROL)

– transitorio di carica(L > H) lento(τLH = C RPU)


Ritardi nelle strutture SW/SW

• Stesso meccanismo di R/SW, con varianti– compaiono ROH e ROL (circa uguali)

» simmetria (o quasi) delle transizioni: τLH ≅ τHL– RC più piccoli, minori ritardi

tτLH = C ROH

VH

VL

τLHl = C ROL


© 2003 4 DDC/MZ 23

Page 23


Esempio reale (SW/SW)

• Stesso meccanismo di R/SW, con varianti– ROH e ROL sono dello stesso ordine di grandezza

– simmetria (o quasi)delle transizioni: τLH ≅ τHL

– RC più piccoli,minor ritardo


Effetti del carico

• La costante di tempo dipende dal carico– RI molto alta; si considera solo CI– aumentando il numero

di carichi aumenta CTOT» aumentano ritardo e

tempi di transizione» transizioni troppo lente

causano variazionidi stato multiple

– il limite reale al fan out è ilcarico capacitivo

R 1ICI1

B ingresso

R I2CI2


© 2003 4 DDC/MZ 24

Page 24


Ritardi con i pass-gate

• Il pass gate è inserito tra blocchi logici convenzionali– Il pass gate chiuso inserisce

» resistenza serie (confrontabile con ROL/ROH)» capacità parassita verso massa

• Rimane valido il modello RC– Aumenta la costante di tempo (maggiore ritardo)

» non conviene inserire più pass gate in serie

RO

B

VA VB

uscita

R ICP

ingressoRON

CI

C

VC

Pass-gate








© 2003 4 DDC/MZ 25

Page 25


Perchè il consumo è importante ?

• Svantaggi di un elevato consumo:– implica forti correnti:

» conduttori “grossi” (ingombro, peso)» disturbi elettromagnetici

– genera molto calore» servono tecniche di asportazione del calore (peso, rumore)

– maggior assobimento dalle batterie» minor autonomia» maggior peso e ingombro

– considerazioni energetico-ecologiche» energia,» inquinamento (?)


Consumo nelle strutture R/SW

• Consumo statico (senza carico)– Stato H: SW aperto, corrente nulla, consumo = 0

» corrente di perdita trascurabile– Stato L: corrente = VAL/RPU,

consumo PSL = VAL2/RPU– duty cycle 50%

» consuma per il 50% del tempo» consumo statico medio PSM= VAL2/2RPU

• Consumo dinamico– carica/scarica delle capacità in uscita a ogni transizione

» PD = C F VAL2

• Consumo totale PT = PSM + PD


© 2003 4 DDC/MZ 26

Page 26


Consumo nelle strutture SW/SW

• Condizioni statiche, senza carico– Stato H: corrente nulla, consumo = 0– Stato L: corrente nulla, consumo = 0

» in realtà scorrono le correnti di perdita

• Condizioni dinamiche– carica/scarica delle capacità in uscita a ogni transizione

» PD = C F VAL2

• In prima approssimazione solo consumo dinamico– il consumo dinamico viene ridotto in sede di progetto

» riduzione di frequenza o blocco del clock,– nei circuiti più recenti diventa significativo il consumo statico


frequenza

consumo

Logiche SW/SWMOS complementari

Logiche R/SW o intecnologia bipolare

Relazione frequenza-consumo


© 2003 4 DDC/MZ 27

Page 27


Consumi: esempi

• Calcolare il consumo di una struttura R/SW con:– Alimentazione 3,3 V– 70 uscite con RPU = 3 k– 130 ingressi con C = 12 pF– Frequenza di commutazione media Fm = 10 MHz, duty cycle

medio 50%

• Cosa cambia portando Fm a 100 MHz ?

• Calcolare il consumo di una struttura SW/SW con:– stessi parametri– stessi paramteri, tranne Fm = 100– stessi parametri + Ioff = 10 nA (per ogni dispositivo)


Ridurre il consumo

• Strutture R/SW– aumentare il valore della resistenza di pull-up

» aumento dei ritardi, riduzione della velocità

• Strutture R/SW e SW/SW– ridurre le capacità– ridurre la tensione di alimentazione

» Riducendo capacità e Val si migliora il prodotto ritardo*potenza– ridurre il numero di commutazioni

» clock a frequenza variabile, parti spente– strutture complementari (SW/SW)

» non esiste un percorso VAL – GND» solo correnti di perdita: possono diventare significative


© 2003 4 DDC/MZ 28

Page 28


Come ridurre la potenza ?

• Ridurre la frequenza di commutazione F– operazioni più lente– inutile in termini di energia totale

» operazioni più lente, che richiedono più tempo– usare algoritmi che richiedono minor numero di

commutazioni (operazioni logiche elementari)

• Ridurre la capacità C– miglioramenti della tecnologia

• Ridurre l’escursione di tensione VH – VL– dipendenza quadratica, effetto marcato– ridurre ∆V , ma mantenere i margini di rumore (logiche LV)


Prodotto potenza*ritardo

• Circuito logico ideale:– Potenza dissipata nulla: Pd = 0– Ritardo nullo: Tp = 0

• Circuiti logico reale:– potenza e ritardo quanto più bassi possibile

• Pd e tp dipendono dalle capacità e dalle correnti

• Il reale fattore di merito della tecnologia è il

prodotto potenza*ritardo (Pd*Tp)


© 2003 4 DDC/MZ 29

Page 29


Prodotto Pd x Tp e tecnologia

• Per una data tecnologia– il prodotto Pd*Tp (di una singola porta) è costante– C è fisso, I può essere variato

» Correnti elevate: alta velocità e forte dissipazione» Correnti deboli: bassa velocità e bassa dissipazione

• Migliorando la tecnologia– si riduce C– si riduce ∆V (senza intaccare il margine di rumore)

– minor dissipazione– minore ritardo


ritardo

potenza

Tecnologia precedente

Tecnologia attuale

Prodotto potenza x ritardo

Miglioramento della tecnologia


© 2003 4 DDC/MZ 30

Page 30


Sommario


• Ritardi– modello generale– differenze tra le strutture R/SW e SW/SW

• Consumo– modello per strutture R/SW– modello per strutture SW/SW– consumo statico e dinamico


Verifica

• Quanti interruttori per un NAND a 3 ingressi contecnica R/SW ?

• Quanti per un OR SW/SW a 4 ingressi ?

• Un inverter R/SW con RPU = ROL funziona ?

• Da cosa dipende il ritardo di un circuito SW/SW ?

• Tracciare il grafico Potenza(VAL) per circuiti SW/SW


© 2003 4 DDC/MZ 31

Page 31


Prossima lezione

• Elemento base di memoria

• Vari tipi di flip-flop

• Specifiche di temporizzazione

• Registri paralleli e a scorrimento

• Contatori asincroni

• Riferimenti al testo (Jaeger)– 9.2 (inizio), 9.8

Documents

Ingegneria dell’Informazione...SisElnE1bis 1/7/2004 © 2003 4 DDC/MZ 1 Page 1 7-Jan-04 - 1 SisElnE1bis - © 2003-4 DDC/MZ Ingegneria dell’Informazione Modulo SISTEMI ELETTRONICI