Integrált áramkörök Integrált áramkörök tesztelésetesztelése

(minőségellenőrzés)(minőségellenőrzés)

Az áramkör gyártás fontos (integrális) része, egyben az egyik legköltségesebb is

A tesztelés költsége mintegy 10 – szeresére növekszik a– szelettechnológia, chip – tokozott IC – panel – berendezésfolyamat egyes lépcsőin fölfelé

Tehát az esetleges hibát mielőbb fel kell tárni, és lehetőség szerint javítani.

Mérés a szelettechnológia Mérés a szelettechnológia közben...közben...

Minőségellenőrzés: alapanyagokon, valamint a

szeletgyártási lépések között

Technológiai vizsgálóábrák:Technológiai vizsgálóábrák:•illesztési pontatlanságok,illesztési pontatlanságok,•rétegellenállások, kontaktus rétegellenállások, kontaktus ellenállások,ellenállások,•nyitófeszültség, adalékolás, élettartam,nyitófeszültség, adalékolás, élettartam,•letörési feszültségek, letörési feszültségek, •kapcsolási idők…kapcsolási idők…

mérésére (szelettérképezés)mérésére (szelettérképezés)

…tűs kontaktusokkal...

...és a szelettechnológia végén...és a szelettechnológia végénMinőségellenőrzés:a (kész) szeleten, a tokozott áramkörön

VLSI áramkörök esetén minden állapot ellenőrzése gyakorlatilag lehetlen 32bites szorzó: 264 állapot, 1GHz-es órajellel kb. 585 év alatt tesztelhető A 100%-os teszt helyetthibamodelleket kell alkotni és olyan bemeneti kombinációkat, amikkel a hibák nagy valószinűséggel kimutathatók (ez ma már része a szintézis programoknak)

Lehet-e biztosra menni ?

Megoldások

•Scan design: Olyan többlet áramköri Olyan többlet áramköri részleteket építenek be az áramkörbe,amik a részleteket építenek be az áramkörbe,amik a tesztelhetõséget segítik. Pl regisztereket, tesztelhetõséget segítik. Pl regisztereket, amiket sorba lehet kapcsolni, és kívülről amiket sorba lehet kapcsolni, és kívülről kiolvasni ill. beiírni a tartalmukat kiolvasni ill. beiírni a tartalmukat (az áramkör 25-35%-a is lehet a (az áramkör 25-35%-a is lehet a test-test-overheadoverhead)

•Built in self test : beépített öntesztbeépített önteszt

•On-line self test: működés közben is működés közben is állandóan ellenőrző beépített öntesztállandóan ellenőrző beépített önteszt

Az integrAz integrált áramkörök ált áramkörök méréstechnikájaméréstechnikája

1. Mivel mérjünk?1. Mivel mérjünk?Számítógép-vezérelt mérőautomatákSzámítógép-vezérelt mérőautomatáksztatikus / funkcionális / dinamikus méréssztatikus / funkcionális / dinamikus mérésszeletmérés / tokozott mérésszeletmérés / tokozott mérés

2. Mit mérjünk?2. Mit mérjünk?Teszt szekvenciák tervezéseTeszt szekvenciák tervezése

(minden logikai elemet (minden logikai elemet “megmozgatni”,“megmozgatni”,

minimális idő ráfordítás mellettminimális idő ráfordítás mellett))

Teszt szekvenciák tervezéseTeszt szekvenciák tervezése

Hibamodell:Hibamodell: feltételezések az előfordulható feltételezések az előfordulható hibákrahibákra

1. Kiakadás:1. Kiakadás: STUCK-AT-STUCK-AT-00, , STUCK-AT-1 STUCK-AT-1

2. Jelvezeték zárlat2. Jelvezeték zárlat SHORTSHORT (nem kezelhető logikai szinten)(nem kezelhető logikai szinten)

3. Jelvezeték szakadás:3. Jelvezeték szakadás: OPENOPEN (memória hatások)(memória hatások)

4. MOS tranzisztornál:4. MOS tranzisztornál: STUCK-ON, STUCK-ON, STUCK-OFF STUCK-OFF

Egyszeres/többszörös hibaEgyszeres/többszörös hiba

Teszt szekvenciák tervezéseTeszt szekvenciák tervezése

1. Kombinációs hálózatok1. Kombinációs hálózatokD algoritmus, PODEM algoritmusD algoritmus, PODEM algoritmus

2. Szekvenciális hálózatok2. Szekvenciális hálózatokCsak a “Tesztelhetőre tervezés” segítCsak a “Tesztelhetőre tervezés” segít(Design for Testability, DfT)(Design for Testability, DfT)

3. Memória IC-k3. Memória IC-kSpeciális algoritmusok, ma O(n) Speciális algoritmusok, ma O(n)

követelménykövetelmény

A “scan design” elveA “scan design” elve Szekvenciális hálózat, mint Szekvenciális hálózat, mint

állapotgépállapotgép

Szekvenciális hálózat tesztelésea scan design módszerrel

A scan úttal két kombinációs hálózatra bontottuk az A scan úttal két kombinációs hálózatra bontottuk az áramkörtáramkört

Design for testability - példaDesign for testability - példaLSSD: Level Sensitive Scan LSSD: Level Sensitive Scan

DesignDesign

IBM belső szabvány, 1977IBM belső szabvány, 1977

A boundary-scan szabvány(perem-figyelés)

IEEE ajánlás (1149.1)Jellemzők:• a (digitális, VLSI) IC-be épített

áramkör,• ami a panel tesztelését szolgálja

Boundary-scan áramkörös IC felépítése

CI CI = circuit identifier= circuit identifierIR = instruction registerIR = instruction registerTAP = Test Access Port TAP = Test Access Port controllercontroller

4 többlet lábSzabványos többlet áramkörAutomatikusan generálhatóTDI TDI = Test Data Input= Test Data InputTDO = Test Data TDO = Test Data OutputOutputTMS = Test Mode TMS = Test Mode SelectSelectTCK = Test ClockTCK = Test Clock

Panel BS áramkörös IC-kkel

TDITDITCKTCKTMSTMSTDOTDO

A BS áramkörök vezérléseEgyszerre töltjük az összes IC IR regiszterét

A BS áramkörök vezérléseKét IC BS regisztere van a path-ban, a másik

kettőnek a bypass regisztere

Extest és Extest és intestintest

BIST BIST indítása indítása és és értékelésértékelésee