Integrisani racunarski sistemi A/D konverzija i tajmeritnt.etf.rs/~oe4irs/pdf/vezbe/msp430_4.pdfIntegrisani racunarski sistemi A/D konverzija i tajmeri Author: Odsek za elektroniku

Integrisani racunarski sistemiA/D konverzija i tajmeri

Odsek za elektroniku

Univerzitet u Beogradu - Elektrotehnicki fakultet

poslednja izmena 1. april 2018

Odsek za elektroniku 13E044IRS ETF Beograd 1 / 47

Pregled

1 TajmeriTajmer ATajmer B

Primer 1 - PWM

2 ADCPrincipi

Primer 2 - Konverzija startovana tasteromPrimer 3 - Konverzija startovana tajmerom

PrekidiPrimer 4 - Ocitavanje u prekidnoj rutini

3 Low Power ModesPrimer 5 - LPM


Pregled


Primer 1 - PWM

2 ADCPrincipi





Pregled


Primer 1 - PWM

2 ADCPrincipi





Tajmer A

Tajmer A je 16-bitni tajmer sa nekoliko capture/compare blokova, cijibroj varira kod razlicitih predstavnika familije od 3 do 7


Modovi rada brojaca TAxR


Brojac na gore (UP mod)

Po dostizanju vrednosti TAxCCR0 setuje se CCIFG fleg a pri resetovanjubrojaca na 0x0000 setuje se TAxIFG fleg


Kontinualni brojac (Continuous mod)

Tajmer uvek broji od 0x0000 do 0xffff.

Ovaj nacin brojanja u COMPARE modu tajmera je pogodan zagenerisanje signala razlicitih ucestanosti


UP/DOWN brojac


CAPTURE/COMPARE blokovi

Svaki CC blok moze da radi u CAPTURE ili COMPARE modu. To jeodredeno bitom CAP u kontrolnom registru TAxCCTLn

CAPTURE mod se koristi za merenje ucestanosti, tj. intervala izmeduuzastopnih dogadaja na nekom pinu. Svaka promena na odredenompinu kopira trenutnu vrednost brojaca TAxR u odgovarajuci TAxCCRnregistar is setuje odgovarajuci CCIFG fleg.

COMPARE mod se koristi za generisanje PWM-a i signala razlicitihucestanosti. Svako izjednacavanje vrednosti brojaca TAxR sa vrednoscuu TAxCCRn registru setuje odgovarajuci TAxCCRn CCIFG fleg


Izlazna jedinica

Svaki CC blok sadrzi izlaznu jedinicu koja se koristi za generisanjesignala kao sto je PWM

Izlazna jednica moze da radi u osam razlicitih modova


Rad izlaznog bloka za brojac u modu brojanja na gore


Rad izlaznog bloka za brojac u UP/DOWN modu brojanja


Prekidi Tajmera A

Dva prekidna vektora su povezana sa tajmerom A:TAxCCR0 vektor za TAxCCR0 CCIFG flegTAxIV vektor za ostale CCIFG flegove i TAxIFG

U CAPTURE modu CCIFG fleg se setuje kada se na spoljni dogadajregistar TAxCCRn napuni vrednoscu brojaca TAxR

U COMPARE modu CCIFG fleg se setuje kada vrednost brojaca TAxRdostigne vrednost u TAxCCRn registru

TAIFG fleg se setuje kada vrednost brojaca TAxR dostigne 0x0000

Unutar TAxIV prekida se poliranjem odreduje koji je dogadaj izazvaoprekid


Registar prekidnih vektora


Primer prekidnih rutina tajmera A


Pregled


Primer 1 - PWM

2 ADCPrincipi





Tajmer B

Vrlo slicnih karakteristikakao i tajmer A

Ima vise CC jedinica imogucnost sinhronogupisivanja


Pregled


Primer 1 - PWM

2 ADCPrincipi





Opis hardvera

Vdd

Vdd

Vdd

Vdd

Vdd

Vdd

Vdd

Vdd

a gfedbc

SEL1

ga fedbc

SEL2

ga fedbc

SEL3

ga fedbc

SEL4

SEL1

SEL2

SEL3

SEL4

g

f

e

d

c

b

a

LD1

LD2

LD3

LD4

MSP430F5438A

P7.6

P7.7

P5.0

P5.1

P11.1

P11.0

P10.7

P10.6

P4.3

P4.4

P4.5

P4.6

P6.0

P6.1

P6.2

P6.3

P6.4

P6.5

P6.6

ULN2003A

P1

P2

P3

P4


timer-pwm-led

Napisati C projekat za razvojni sistem kojim se podesava intenzitetosvetljaja LE diode. LE dioda se pobuduje PWM signalom koji segenerise pomocu tajmera B, a intenzitet osvetljaja (faktor ispunjenostiPWM signala) se podesava jednim tasterom u 16 koraka.


Pregled


Primer 1 - PWM

2 ADCPrincipi





Pregled


Primer 1 - PWM

2 ADCPrincipi





ADC12 1/3

12-bitni AD konvertor sa sukcesivnim aproksimacijama

Do 12 nezavisnih eksternih kanala

Posebni kanali za interni temperaturni senzor i eksternu naponskureferencu

Maksimalna brzina konverzija do 200ksps


ADC12 2/3

Softverski kontrolisano SH kolo

Tri interne ili eksterna naponska referenca

16 nezavisnih baferskih registara

Prekid sa brzim dekodovanjem izvora prekida


ADC12 3/3


ADC12 funkcionisanje

Konvertuje ulazni napon u opsegu Vref− do Vref+ po sledecoj formuli:

NADC = 4095×Vin − Vref−

Vref+ − Vref−

Start konverzije mogu periodicno zadavati moduli Timer_A i Timer_B,ili se moze direktno zadati upisom odgovarajuceg start bita u kontrolniregistar

Na raspolaganju je 16 registara za cuvanje rezultata konverzije. Uzsvaki registar moze da se asocira bilo koji kanal


Zadavanje konverzije 1/2

Jedan nacin kontrole je softversko podesavanje trajanja samplingperioda


Zadavanje konverzije 2/2

Drugi nacin je direktna kontrola SHI signalom


Modovi konverzije


Pregled


Primer 1 - PWM

2 ADCPrincipi





adc-button

Napisati C projekat za razvojni sistem koji obezbeduje akvizicijusignala sa naponskog kanala A14 na pritisak tastera S4. Najvisa 4 bitarezultata konverzije se ispisuju na sedmosegmentnom displeju uheksadecimalnom formatu (0− F ).


Pregled


Primer 1 - PWM

2 ADCPrincipi





adc-timer

Napisati C projekat za razvojni sistem koji obezbeduje kontinualnuakviziciju signala sa naponskog kanala A14. Najvisa 4 bita rezultatakonverzije se ispisuju na sedmosegmentnom displeju uheksadecimalnom formatu (0− F ). Ucestanost konverzije je 2 Hz iodredena je tajmerom A.


Pregled


Primer 1 - PWM

2 ADCPrincipi





ADC12 prekidi 1/2

16 prekida asociranih sa ADC12IFGx flegom koji se setuje kada se uodgovarajuci registar upise rezultat konverzije

Prekid asociran sa ADC12OV flegom koji se dogada kada se u neki odbaferskih registara ADC12MEMx upisuje novi rezultat pre nego sto je stariprocitan

ADC12TOV prekid koji se dogada kada se inicira nova konverzija pre negosto je tekuca zavrsena


ADC12 prekidi

Svaki od 18 izvora prekida je moguce individualno maskirati

Iako postoji samo jedan prekidni vektor za sve ADC12 prekide,koriscenjem generatora prekidnog vektora ADC12IV u kome je kodiranjedan od 18 flegova koji izazivaju prekid lako se realizuje grananje uprekidnoj rutini


Pregled


Primer 1 - PWM

2 ADCPrincipi





adc-interrupt

Napisati C projekat za razvojni sistem koji obezbeduje kontinualnuakviziciju signala sa naponskog kanala A14. Najvisa 4 bita rezultatakonverzije se ispisuju na sedmosegmentnom displeju u heksadecimalnomformatu (0− F ). Osim toga, rezultat konverzije se koristi zaodredivanje Duty-cycle-a PWM signala koji se generise pomocutajmera B. Ucestanost konverzije je 2 Hz i odredena je tajmerom A.

Ocitavanje rezultata konverzije vrsiti u prekidnoj rutini ADC


Funkcionalni hardverski model


Pregled


Primer 1 - PWM

2 ADCPrincipi





Low Power Modes

MSP430 mikrokontroleri podrzavaju vise rezima smanjene potrosnje

Zeljeni rezim smanjene potrosnje se podesava pomocu CPUOFF, OSCOFF,SCG0 i SCG1 bita u statusnom registru

Posto se statusni registar cuva na steku prilikom obrade prekida, ondaje nakon obrade prekida moguc povratak u stari rezim smanjenepotrosnje, ili ukoliko se modifikuje vrednost statusnog registra na steku,moguc odlazak u neki drugi rezim smanjene potrosnje ili u aktivanrezim


Podesavanja


Potrosnja

Mode I@3V [μA] *Active, 1MHz 290Active, 8MHz 1840

LPM0 73LPM2 11.7LPM3 2.3LPM4 1.3LPM4.5 0.1

*) prema datasheet-u


Pregled


Primer 1 - PWM

2 ADCPrincipi





lpm-manage

Napisati C projekat za razvojni sistem koji u prekidnoj rutini ADkonvertora smesta izmerene vrednosti u bafer. Nakon izmerenih 256vrednosti potrebno je izracunati srednju vrednost tih merenja bezugrozavanja odziva sistema, tako sto ce racunanje da se izvrsi u petljiglavnog programa.

Sistem nakon inicijalizacije treba da bude u LPM3 rezimu smanjenepotrosnje, iz kojeg izlazi kada se u prekidnoj rutini izmeri 256-ti odbirak


Kraj cetvrtog dela. . .


Documents

Integrisani racunarski sistemi A/D konverzija i tajmeritnt.etf.rs/~oe4irs/pdf/vezbe/msp430_4.pdfIntegrisani racunarski sistemi A/D konverzija i tajmeri Author: Odsek za elektroniku