KỸ THUẬT ĐIỆN TỬ SỐ - TOPICAeldata10.topica.edu.vn/EG023/PDF_Slide/EG023_Bai5_v1... · 2017. 1. 16. · v1.0013108220 1 KỸ THUẬT ĐIỆN TỬ SỐ Giảng viên: ThS

v1.001310822011

KỸ THUẬT ĐIỆN TỬ SỐ

Giảng viên: ThS. Phan Thanh Toàn

v1.001310822022

BÀI 5MẠCH DÃY

Giảng viên: ThS. Phan Thanh Toàn

v1.001310822033

TÌNH HUỐNG KHỞI ĐỘNG BÀI

v1.001310822044

MỤC TIÊU BÀI HỌC

• Phân biệt được sự khác biệt cơ bản của mạchdãy và mạch tổ hợp.

• Phân biệt được các loại flip flop.• Liệt kê và mô tả được các loại mạch dãy cơ bản.• Mô tả được các bước thiết kế mạch dãy.

v1.001310822055

CẤU TRÚC NỘI DUNG

3

5

4

5

1. Các phần tử nhớ cơ bản

2. Các khái niệm cơ bản về mạch dãy

v1.001310822066

1. CÁC PHẦN TỬ NHỚ CƠ BẢN

1.1. 1.1. Định nghĩa và phân loại

1.2. 1.2. Các loại Flip Flop

1.3. 1.3. Flip Flop làm việc như mạch chốt

1.4. 1.4. Xác định đầu vào kích cho Flip Flop

1.5. 1.5. Một số vi mạch Flip Flop

v1.001310822077

1.1. ĐỊNH NGHĨA VÀ PHÂN LOẠI

Định nghĩa:

• Flip Flop (FF) là phần tử có khả năng lưu trữ (nhớ) 1 trong 2 trạng thái 0 hoặc 1.

• Mỗi FF thường có 1 đến nhiều đầu vào điều khiển, có 2 đầu ra luôn ngược nhaulà:

• Các FF còn có các đầu vào xóa (“0” – Clear) và đầu vào thiết lập (“1” – Preset).Các FF cũng thường có đầu vào đồng bộ Clock.

Hình 1: Sơ đồ tổng quát của FF

QQ

v1.001310822088

Kí hiệu Tính tích cực của tín hiệu

Tích cực mức thấp “L”

Tích cực mức cao “H”

Tích cực là sườn dương của xung nhịp

Tích cực là sườn âm của xung nhịp

Hình 2: Bảng kí hiệu tính tích cực của tín hiệu

1.1. ĐỊNH NGHĨA VÀ PHÂN LOẠI (tiếp theo)

v1.001310822099

Hình 3: Sơ đồ Flip Flop loại JK

FF có đầu vào thiết lập Preset tích cực mức cao, đầu vào xóa (Clear) tích cực mức thấp, tín hiệu đồng bộ Ck tích cực ở sườn dương.


v1.00131082201010

• Phân loại: Phân loại theo chức năng làm việc của các đầu vào điều khiển: D-FF T-FF RS-FF JK-FF

Phân loại theo cách làm việc: FF không đồng bộ: Không cần sử dụng các tín hiệu đồng bộ, việc điều khiển

FF chỉ cần sử dụng các tín hiệu điều khiển. FF đồng bộ: Các tín hiệu điều khiển chỉ điều khiển được FF hoạt động khi có

tín hiệu đồng bộ ở mức tích cực.

• Biểu diễn Flip Flop: Để biểu diễn Flip Flop ta có thể sử dụng các phương pháp:

Bảng chân lý (bảng chức năng);

Đồ hình chuyển đổi trạng thái;

Phương trình đặc trưng.


v1.00131082201111

1.2. CÁC LOẠI FLIP FLOP

Có 4 loại FF thông dụng: D-FF, T-FF, RS-FF và JK-FF

D Q

0 0 0

0 1 0

1 0 1

1 1 1

Q

T Q

0 0 0

0 1 1

1 0 1

1 1 0

R S Q

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 1

1 0 0 0

1 0 1 0

1 1 0 Cấm

1 1 1 Cấm

J K Q

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 1

1 1 1 0

Hình 4a:Bảng chức năng D-FF

Hình 4b:Bảng chức năng T-FF

Hình 4c:Bảng chức năng RS-FF

Hình 4d:Bảng chức năng JK-FF

Q Q

Q

v1.00131082201212

RS-FF là loại FF có 2 đầu vào R, S. Trong đó: S đầu vào thiết lập, R đầu vào xóa

RS-FFR

S

Q

Q

Hình 5a: Sơ đồ RS-FF

STT S R Q

1 0 0 0 0

2 0 0 1 1

3 0 1 0 0

4 0 1 1 0

5 1 0 0 1

6 1 0 1 1

7 1 1 0 X

8 1 1 1 x

Hình 5b: Bảng trạng thái của RS-FF

1.2.1. RS-FF

Q

v1.00131082201313

• RS-FF sẽ có 3 tín hiệu vào, tín hiệu điều khiển R, S, Q là tín hiệu trạng thái của FF tạithời điểm t

• Các hàng trong 3 cột R,S,Q là tổ hợp tất cả các giá trị của 3 biến R,S,Q và cột

biểu diễn trạng thái sẽ chuyển tới của FF sau thời gian quá độ ’t: là trạng thái racủa FF tại thời điểm t+ ’t

• Nhận xét:

S=R=0 thì

S=0, R=1, đầu vào xóa (Reset) có tín hiệu, dù trước đó Q=0 hay Q=1

S=1, R=0, đầu vào thiết lập có tín hiệu,

S=R=1 là tổ hợp cấm.

Q Q

Q 0

Q 1

1.2.1. RS-FF (tiếp theo)

QQ

v1.00131082201414

S R

0 0 Q

0 1 0

1 0 1

1 1 x

Q

Hình 6a: Bảng trạng thái rút gọn của RS-FF

Q=0 Q=1S R

SR

SR

Hình 6c: Đồ hình chuyển đổi trạng thái của RS-FF

00 01 11 10

0 0 1 X 0

1 1 1 X 0

RSQ

Hình 6b: Bảng Karnaugh của RS-FF


v1.00131082201515

• Dạng CTT của RS-FF như sau:

• Từ dạng CTT của RS-FF và sử dụng mạch NAND ta có sơ đồ mạch của RS-FF nhưsau:

Q S R.Q

Hình 7a: Sơ đồ RS-FF sử dụng mạch NAND

SS

R R

Q

Q

Hình 7b: Sơ đồ RS-FF sử dụng mạch NOR


S

R

Q

Q

v1.00131082201616

T-FF là loại FF có 1 đầu vào điều khiển T

T-FFTQ

Q

Hình 8a: Sơ đồ khối T-FF

T Q

0 0 0

0 1 1

1 0 1

1 1 0

Q

Hình 8b: Bảng chân lý T-F

T

0 Q

1

Hình 8c: Bảng chân lý rút gọn

1.2.2. T-FF

Q=0 Q=1 T

T

T

Hình 8d: Đồ hình trạng thái T-FF

TQ

Q

v1.001310822017

1.2.2. T-FF (tiếp theo)

TT

Q

Q

Hình 9: Sơ đồ T-FF sử dụng mạch NAND

Q T

Q

Nhận xét:

• Khi T=0, FF giữ nguyên trạng thái cũ,

• Khi T=1, FF lật trạng thái

• Phương trình đặc trưng của T-FF là:

• T-FF chỉ làm việc ở chế độ đồng bộ

Q Q

Q T Q

v1.00131082201818

JK-FF là loại FF có 2 đầu vào điều khiển J, K

JK-FFJ Q

QK

Hình 10a: Sơ đồ khối JK-FF

STT J K Q

1 0 0 0 0

2 0 0 1 1

3 0 1 0 0

4 0 1 1 05 1 0 0 1

6 1 0 1 1

7 1 1 0 1

8 1 1 1 0

Q

Hình 10b: Bảng chân lý JK-FF

J K

0 0 0

0 1 0

1 0 1

1 1

Hình 10c: Bảng chân lý rút gọn JK-FF

Q=0 Q=1J KJ

KHình 10d: Đồ hình trạng thái JK-FF

1.2.3. JF-FF

Q

Q

v1.001310822019

Hình 11: Sơ đồ JK-FF không đồng bộ sử dụng mạch NAND

Phương trình đặc trưng của JK-FF như sau: Q J.Q K.Q

1.2.3. JF-FF (tiếp theo)

v1.00131082202020

D-FF là loại FF chỉ có một đầu vào D

D-FFQ

QD

Hình 12a: Sơ đồ khối D-FF

D Q

0 0 0

0 1 0

1 0 1

1 1 1

Q

Hình 12b: Bảng chân lý D-FF

D

0 01 1

Hình 12c: Bảng chân lý rút gọn D-FF

1.2.4. D-FF

Q Q=0 Q=1D

D

Hình 12d: Đồ hình trạng thái D-FF

DD

v1.00131082202121

1.3. FLIP FLOP LÀM VIỆC NHƯ MẠCH CHỐT

• Các Flip Flop có thể làm việc như một mạch chốt, sơ đồ như hình 13.

• Ck =“H”, đầu ra Q có giá trị như bảng chân lý của RS-FF.

• Ck =“L” đầu ra Q của FF có giá trị không đổi.

Trong phần tình huống đoạn phim giới thiệu về công nghệ bộ nhớ RAM, mà thành phầncơ bản của RAM chính là các Flip Flop.

Hình 13: Mạch chốt sử dụng SR-FF

Ck S R Giải thích

0 0 0 Q

FF bị chốt0 0 1 Q

0 1 0 Q

1 0 0 Q FF hoạt động theo đúng chức năng

1 0 1 0

1 1 0 1

Q

Q Q

v1.00131082202222

1.4. XÁC ĐỊNH ĐẦU VÀO KÍCH CHO CÁC FF

• Trong nhiều trường hợp khi thiết kế mạch dùng FF cần phải xác định đầu vào kích(đầu vào điều khiển) của FF ứng với sự chuyển đổi trạng thái cho trước

• Với mỗi FF, sự chuyển đổi trạng thái chỉ xảy ra trong 4 trường hợp sau:

0 => 0

0 => 1

1 => 0

1 => 1

• Đầu vào kích cho D-FF: do đặc điểm của D-FF là tín hiệu ra ở thời điểm t+t chính làtín hiệu vào ở thời điểm t. Tức là

Q Q

Q D

STT Q D

1 0 0 0

2 0 1 1

3 1 0 0

4 1 1 1

Hình 14: Bảng đầu vào kích cho D-FF

Q

v1.00131082202323

• Đầu vào kích cho T-FF: Đầu vào kích của T-FF chỉ phụ thuộc vào T, khi T=0 trạngthái của F không đổi, khi T=1 thì T-FF lật trạng thái

STT Q T

1 0 0 0

2 0 1 1

3 1 0 1

4 1 1 0

Q

Hình 15: Bảng đầu vào kích cho T-FF

1.4. XÁC ĐỊNH ĐẦU VÀO KÍCH CHO CÁC FF (tiếp theo)

• Đầu vào kích cho RS-FF: Đầu vào kích của RS-FF phụ thuộc vào 2 đường điều khiểnR, S cụ thể như bảng sau:

STT Q R S

1 0 0 X 0

2 0 1 0 1

3 1 0 1 0

4 1 1 0 x

Hình 16: Bảng đầu vào kích cho RS-FF

Q

v1.001310822024

1.4. XÁC ĐỊNH ĐẦU VÀO KÍCH CHO CÁC FF (tiếp theo)

Hình 16: Bảng đầu vào kích cho JK-FF

• Đầu vào kích cho JK-FF: Đầu vào kích của JK-FF phụ thuộc vào 2 đường điều khiểnJ, K cụ thể như bảng sau:

STT Q J K

1 0 0 0 X

2 0 1 1 X

3 1 0 X 1

4 1 1 X 0

Q

v1.00131082202525

1.5. MỘT SỐ LOẠI FF

• 7470: JK-FF

Ck tích cực tác động tại sườn dương.

Đầu vào thiết lập, xóa (PR,CLS) tích cực mức thấp.

Có cổng AND ở đầu vào.

• 7472: Flip Flop chủ tớ

Ck tích cực ở mức cao.

Đầu vào thiết lập, xóa (PR,CLS) tích cực mức cao.

Có cổng AND ở đầu vào.

• 7473, 74LS73: JK-FF

Ck: 7473 tích cực mức cao, 74LS73: tích cực ở sườn âm.

Đầu vào xóa CLS tích cực mức thấp.

v1.00131082202626

• 7476, 74LS76: JK-FF

Ck: 7476 tích cực mức cao, 74LS76 tích cực ở sườn âm.

Đầu vào thiết lập, xóa (PR, CLS) tích cực mức thấp.

• 74107, 74LS107: JK-FF

Ck: 74107 tích cực mức cao, 74LS107 tích cực ở sườn âm.

Đầu vào xóa CLS tích cực mức thấp.

• 74LS112: JK-FF

Ck: tích cực ở sườn âm.

Đầu vào thiết lập, xóa (PR, CLS) tích cực mức thấp.

1.5. MỘT SỐ LOẠI FF (tiếp theo)

PROPERTIESOn passing, 'Finish' button: Goes to Next SlideOn failing, 'Finish' button: Goes to Next SlideAllow user to leave quiz: At any timeUser may view slides after quiz: At any timeUser may attempt quiz: Unlimited times

v1.00131082202828

2. MÔ TẢ VÀ THIẾT KẾ MẠCH DÃY

2.1. 2.1. Một số khái niệm cơ bản về mạch dãy

2.2. 2.2. Các phương pháp mô tả mạch dãy

2.3. 2.3. Các bước thiết kế mạch dãy

v1.00131082202929

2.1. MỘT SỐ KHÁI NIỆM CƠ BẢN VỀ MẠCH DÃY

Otomat:

Otomat (A) là một bộ gồm các thành phần sau: A(V, R, S, , )

Trong đó:

• V: là tập tín hiệu đầu vào.

• R: là tập tín hiệu đầu ra.

• S: là tập các trạng thái trong.

: là hàm chuyển biến trạng thái (ánh xạ: SxV -> S’).

: là hàm ra ( ánh xạ: SxV -> R).

v1.00131082203030

• Otomat hữu hạn:Otomat (A) gọi là Otomat hữu hạn nếu như các tập V, R, S hoặc tập S phải có lựclượng hữu hạn.

• Otomat xác định: Otomat (A) là xác định nếu các hàm , là các hàm đơn trị. Các hàm , là hàm đơn trị trên toàn miền VxS thì Otomat được gọi là xác định

đầy đủ, nếu các hàm , chỉ là đơn trị trong một phần của miền VxS thì Otomatđược gọi là không đầy đủ.

• Otomat không xác định: Otomat (A) là không xác định nếu các hàm , là các hàmkhông đơn trị.

• Mạch dãy đồng bộ: Là mạch dãy được điều khiển theo tín hiệu đồng bộ ở bên ngoài(xung nhịp Ck). Sự chuyển đổi trạng thái của mạch dãy chỉ xảy ra khi có xung nhịptác động.

• Mạch dãy không đồng bộ: Mạch dãy không đồng bộ là mạch dãy mà sự hoạt độngcủa mạch không phụ thuộc vào tín hiệu đồng bộ.

2.1. MỘT SỐ KHÁI NIỆM CƠ BẢN VỀ MẠCH DÃY (tiếp theo)

v1.00131082203131

2.2. CÁC PHƯƠNG PHÁP MÔ TẢ MẠCH DÃY

Có 2 phương pháp chính là: sử dụng đồ hình trạng thái và sử dụng bảng

Sử dụng bảng

Bảng chuyển đổi trạng thái, bảng được hình thành theo nguyên tắc sau:• Các hàng: ghi các trạng thái trong.• Các cột: ghi các tín hiệu vào.• Các ô: ghi trạng thái trong tiếp theo mà mạch sẽ chuyển đến ứng với tín hiệu vào và

trạng thái trong hiện tại.

V1 V2 .. … Vn

S1

S2

Sn

Tín hiệu vào

Hình 17: Bảng chuyển đổi trạng thái

Trạng thái sẽ chuyển biến tới S’

Trạng thái trong

S’

VS

v1.00131082203232

Bảng tín hiệu ra: bảng được xây dựng trên nguyên tắc sau:

• Các hàng ghi các trạng thái trong;

• Các cột ghi tín hiệu vào;

• Các ô ghi tín hiệu ra tương ứng.

V1 V2 .. … Vn

S1

S2

Sn

VS

S’

Trạng thái trong

Tín hiệu ra

Tín hiệu vào

Hình 18: Bảng tín hiệu ra

2.2. CÁC PHƯƠNG PHÁP MÔ TẢ MẠCH DÃY (tiếp theo)

v1.00131082203333

Bảng chuyển đổi trạng thái/ra: bảng được xây dựng trên nguyên tắc sau:

• Các hàng ghi các trạng thái trong,

• Các cột ghi tín hiệu vào,

• Các ô ghi trạng thái trong tiếp theo mà mạch sẽ chuyển đến và tín hiệu ratương ứng.

V1 V2 .. … Vn

S1

S2

Sn

VS

S’

Trạng thái trong

Trạng thái sẽ chuyển biến đến, tín hiệu ra

Tín hiệu vào

Hình 19: Bảng chuyển đổi trạng thái/ra


v1.00131082203434

Ví dụ: một mạch dãy có:

V ={, , }

S ={S1 , S2 , S3 ,S4 , S5}

R ={0,1}

S1 S2 S4 S3

S2 S4 S2 S4

S3 S1 S1 S1

S4 S3 S4 S2

S5 S5 S3 S4

VS

S’

Hình 20a: Bảng chuyển đổi trạng thái

S1 1 0 0

S2 1 0 1

S3 1 1 1

S4 1 0 0

S5 0 0 0

VS

R

Hình 20b: Bảng tín hiệu ra


v1.00131082203535

Đồ hình trạng thái:

Đồ hình trạng thái là một đồ hình có hướnggồm 2 tập: M tập các đỉnh, K tập các cungcó hướng.• Với mô hình Mealy: Tập các trạng thái trong = tập M; Tập các tín hiệu vào/ra = tập K; Trên cung có hướng đi từ trạng thái Si

đến trạng thái Sj ghi tín hiệu vào/ratương ứng.

• Với mô hình Moore: Tập các trạng thái trong = tập M; Tập các tín hiệu vào = tập K.


v1.00131082203636

2.3. CÁC BƯỚC THIẾT KẾ MẠCH DÃY

Bài toán: Là nhiệm vụ cần phải thiết kế.• Hình thức hóa: Mô tả hoạt động của mạch

thông qua bảng trạng thái, đồ hình trạngthái hay bảng ra.

• Otomat nhị phân: Mã hóa tín hiệu vào, ra,trạng thái trong để nhận được Otomat nhịphân có X là tập tín hiệu vào, Y là tập tínhiệu ra và Q là tập trạng thái trong.

• Hệ hàm của mạch: Xác định hệ phươngtrình logic của mạch và tối thiểu hóa cácphương trình.

• Sơ đồ: Từ hệ phương trình đã tối thiểu xâydựng sơ đồ mạch thực hiện từ các mạchlogic tổ hợp và các FF.

Bài toán

Hình thức hóa

Otomat nhị phân

Hệ hàm của mạch

Sơ đồ

Hình 21: Các bước thiết kế mạch dãy


v1.00131082203838

TÓM LƯỢC CUỐI BÀI

• Mô tả được định nghĩa FF.• Liệt kê được các loại FF.• Mô tả được bảng chức năng và hàm đặc trưng của các

loại FF.• Liệt kê được các bước thiết kế mạch dãy.


PROPERTIESAllow user to leave interaction: AnytimeShow ‘Next Slide’ Button: Don't showCompletion Button Label: Next Slide

PROPERTIESAllow user to leave interaction: AnytimeShow ‘Next Slide’ Button: Don't showCompletion Button Label: Next Slide

Documents

KỸ THUẬT ĐIỆN TỬ SỐ - TOPICAeldata10.topica.edu.vn/EG023/PDF_Slide/EG023_Bai5_v1... · 2017. 1. 16. · v1.0013108220 1 KỸ THUẬT ĐIỆN TỬ SỐ Giảng viên: ThS