KIT DIDÁTICO CPLD EE01 - professoremersonmartins.com.br KIT CPLD_EE01... · OSCILADOR À CRISTAL ... FREQ 4 1KHZ R59 FREQ 5 10KHZ R60 FREQ 6 100KZ R61 A figura 2 apresenta a localização

KIT DIDÁTICO CPLD EE01 Manual didático para utilização da plataforma CPLD-EE01

www.professoremersonmartins.com.br

INSTITUTO DE TECNOLOGIA EMERSON MARTINS

EMERSON ELETRÔNICOS Página 2

Conteúdo

APRESENTAÇÃO DO KIT CPLD_EE01 ................................................................................................................................. 3

Módulo de entradas digitais de pulso: ......................................................................................................................... 3

MÓDULO OSCILADOR ................................................................................................................................................... 4

OSCILADOR À CRISTAL .................................................................................................................................................. 4

MÓDULO DE ENTRADAS DIGITAIS COM RETENÇÃO ..................................................................................................... 5

MÓDULO DE DISPLAYS DE SETE SEGMENTOS MULTIPLEXADO .................................................................................... 5

MÓDULOS DE LEDS DE SINALIZAÇÃO ........................................................................................................................... 6

MÓDULO CONVERSOR ANALÓGICO – DIGITAL ............................................................................................................ 7

MÓDULO SINALIZADOR DE AUDIO ............................................................................................................................... 7

MÓDULO CONVERSOR DIGITAL – ANALÓGICO............................................................................................................. 8

CONECTOR DE GRAVAÇÃO............................................................................................................................................ 8

PASSO A PASSO COMO CRIAR UM NOVO PROJETO EM SCHEMATIC NO SOFTWARE QUARTUS II ................................ 10

LISTA DE EXERCÍCIOS RESOLVIDOS EM VHDL ................................................................................................................. 29

TERMO DE GARANTIA ..................................................................................................................................................... 51


APRESENTAÇÃO DO KIT CPLD_EE01

O kit CPLD_EE01 foi desenvolvido para alunos de cursos técnicos, engenharia e

desenvolvedores na área de circuitos digitais, o mesmo conta com alguns módulos que podem

ser interligados por meio de jumpers de modo a unir os módulos para desenvolver sistemas

digitais completos.

O kit utiliza um dispositivo lógico programável complexo (CPLD) modelo EPM7064SLC44-10N do

fabricante altera que é detentora da marca, e qualquer nome ou símbolo com referência à altera é

de propriedade da mesma.

A seguir serão apresentados os módulos que compõem o KIT CPLD_EE01

Módulo de entradas digitais de pulso:

Este módulo é composto por 4 chaves tácteis sem retenção, e podem fornecer sinais de borda de

subida e descida. Os níveis de tensão fornecidos nas saídas são: Nível lógico zero=0V e Nível

lógico 1=5V. Todas as chaves são compostas por filtros RC individualmente para evitar os ruídos

provenientes dos contatos mecânicos, dessa forma podem ser utilizadas como fornecedoras de

clock manual para circuitos sequenciais tais como os contadores.

A figura 1 apresenta a localização do módulo na placa e os bornes de saídas dos sinais.

Figura 1

De acordo com a tabela 1, temos a função de cada entrada do módulo de chaves de pulso.

Tabela 1

CHAVE BORDA DE SUBIDA BORDA DE DESCIDA

SW1 SIM NÃO

SW2 SIM NÃO

SW3 SIM SIM

SW4 SIM SIM


MÓDULO OSCILADOR

O Kit CPLD_EE01 conta com um circuito gerador de pulsos de clock com 6 frequências diferentes

que poder ser utilizadas como fontes de clock para sistemas de contadores, multiplexadores e

temporizadores. As frequências disponíveis nos bornes de saídas do módulo oscilador são

apresentadas na tabela 2, (as frequências apresentadas podem ter variações de ±10%):

Os Trimpots R56, R57, R58, R59, R60 e R61, são utilizados para ajuste das frequências

de acordo com a tabela 2.

Tabela 2

FREQ 1 1HZ R56

FREQ 2 10HZ R57

FREQ 3 100HZ R58

FREQ 4 1KHZ R59

FREQ 5 10KHZ R60

FREQ 6 100KZ R61

A figura 2 apresenta a localização dos sinais disponíveis no módulo oscilador.

Figura 2

OSCILADOR À CRISTAL

No pino 43 do cpld está ligado à saída de um oscilador de cristal que pode ser utilizado

internamente pelos programas, o valor da frequência fornecida pelo cristal está marcado no corpo

do mesmo, já que pode variar de lote do kit, o cristal mostrado BA figura 3 fornece a frequência

de 20MHz.

Figura 3


MÓDULO DE ENTRADAS DIGITAIS COM RETENÇÃO

O Módulo de chaves com retenção é composto por 12 chaves (SW5 à SW16), possuindo também

filtros RC em cada uma para que não promova ruído no circuito devido ao contato mecânico. As

chaves com retenção são utilizadas para simular entradas de níveis lógicos para operações

digitais, como também entradas de preset e set de circuitos sequenciais.

A figura 4 apresenta a localização do módulo de entradas com retenção e a localização dos

bornes de sinais.

Figura 4

MÓDULO DE DISPLAYS DE SETE SEGMENTOS MULTIPLEXADO

O módulo de display de sete segmentos é formado por 8 displays multiplexados, ou seja, todos os

segmentos de a à dp de todos os displays são interligados, formando um barramento só, para

que seja escolhido o display que irá apresentar a informação desejada deverá ser acionado o

respectivo sinal do catodo do mesmo. Para informações de mais de um dígito deverá ser

acionado um catodo por vez, o esquema elétrico do módulo é apresentado na figura 5.

Figura 5


A localização do módulo de display e dos conectores dos segmentos e catôdos são apresentados

na figura 6.

Figura 6

MÓDULOS DE LEDS DE SINALIZAÇÃO

Para facilitar a visualização dos resultados dos circuitos digitais, foi implementado um módulo

composto por 8 leds, estes leds já está interligados aos pinos do CPLD, dispensando então a

ligação por meio de bornes. Os pinos e seus respectivos leds são apresentados na tabela 3.

Os resitores dos leds estão dimensionados para acionamento com 5V, que é a tensão de

alimentação do kit, e presente nas saídas do CPLD.

Tabela 3

LED PINO DO CPLD

LED1 PINO 4

LED2 PINO 5

LED3 PINO 6

LED4 PINO 8

LED5 PINO 9

LED6 PINO 11

LED7 PINO 12

LED8 PINO 14

A localização do módulo de leds é apresentada na figura 7.

Figura 7


MÓDULO CONVERSOR ANALÓGICO – DIGITAL

O módulo conversor A/D é composto por um circuito integrado conversor A/D de 8 bits, mas o

mesmo também necessita de um clock externo para fazer a conversão analógica de tempos em

tempos. O circuito integrado utilizado é o ADC0804LCN que com o auxílio de um potenciômetro e

um buffer de tensão executado pelo ci LM358 faz a conversão do valor de tensão analógico

ajustado no potenciômetro R77 para um valor digital de 8bits.

A localização do módulo conversor A/D e seus conectores são apresentados na figura 8.

Figura 8

MÓDULO SINALIZADOR DE AUDIO

O módulo de áudio é formado por um buzzer, este dispositivo tem a capacidade de se dilatar e

comprimir de acordo com a aplicação de tensão em seus terminais, dessa forma é muito utilizado

para gerar áudio em sistemas de telefonia, alarmes entre outros.

O buzzer já é interligado ao pino 41 do cpld, dessa forma esse pino foi reservado especificamente

para essa função.

Dever-se evitar mantê-lo ligado, utilizar para gerar áudio com aplicação de qualquer

frequência entre 20Hz e 20khz que é a faixa audível para os humanos. A figura 9

apresenta sua localização na placa.

Figura 9


MÓDULO CONVERSOR DIGITAL – ANALÓGICO

O módulo conversor D/A foi concebido pela configuração de rede R-2R, o mesmo possui uma

resolução de 4bits, dessa forma com a combinação de níveis lógicos nas quatro entradas ( bit_0,

bit_1, bit_2 e bit_3) pode-se conseguir 16 valores diferentes para o range de tensão de 0 à 5V,

valor este disponível no borne JP1, mostrado na figura 10.

Figura 10

CONECTOR DE GRAVAÇÃO

Depois de desenvolvido o circuito e implementado no software de sistemas digitais tal como

QUARTUS II, MAXPLUS ou qualquer outro da altera, deve-se transferir o programa por meio do

cabo de gravação, o sistema de gravação é de forma paralela, logo pode se optar por dois

sistemas.

O primeiro método é pela porta paralela do computador utilizando o cabo byteblaster, mas este

método encontra dificuldades já que os computadores atuais não vem mais com portas paralelas.

A segunda forma de gravação, que é a utilizada no KIT CPLD_EE01 é utilizando um cabo com

conversor USB-serial, este cabo é fabricado pela ALTERA e também por outros fabricantes que

os fazem compatíveis. A figura 11 apresenta o cabo utilizado nos kits da EMERSON

ELETRÔNICOS.

Figura 11


O gravador deverá estar instalado no computador com o drive devidamente reconhecido e ser

conectado ao KIT CPLD_EE01 de acordo com a figura 12.

Figura 12

Depois de instalado o software QUARTUS II, o drive do cabo de gravação estará na pasta altera,

nos arquivos de programas, e assim que o cabo for conectado e pedir o drive, o instalador deverá

direcionar para a pasta altera que o mesmo será instalado automaticamente.


PASSO A PASSO COMO CRIAR UM NOVO PROJETO EM SCHEMATIC NO

SOFTWARE QUARTUS II

1) Após abrir o quartus II, clique em CREATE A NEW PROJECT (tela a seguir).

Se estiver utilizando windows 7, execute como administrador.

2) CLIQUE EM NEXT (tela a seguir)


3) Escreva o nome do projeto e clique em next (tela abaixo)

4) Clique em next tela a seguir:


5) Escolha a família, o encapsulamento, o número de pinos e o modelo do dispositivo na tela a seguir:

6) Clique em next na tela a seguir:


7) Confira o sumário do projeto, se estiver certo clique em finish:

8) Se estiver tudo certo aparecerá a tela do projeto a seguir:


9) Clique na página em banco (new) e escolha o projeto em schematic e clique em OK conforme tela a

seguir:

10) A tela a seguir será aberta, no espaço pontilhado será montado o circuito lógico.


11) Para inserir componentes clique em Symbol Tool, expanda a biblioteca lógica e escolha porta and de 2

entradas:

12) Clique em ok e posicione a porta na área de trabalho, depois expanda a aba de entradas e saídas e

coloque as duas entradas e a saída nos pinos.


13) Renomeie as entradas e saídas dando um duplo clique nas entradas e saída respectivamente:

14) Clique em start compilation para verificar se existe algum erro, se tudo deu certo aparecerá a mensagem a

seguir:


15) No site da altera devemos baixar o Simulator tools no link university program.

16) Entre no link quartus ll Simulator.


17) Baixe e instale o university program installer (Windows)

18) Depois de instalado vá em todos os programas e abra o ALTERA U.P SIMULATOR


19) Aparecerão as duas telas a seguir:

20) Com o Qsim, abra o arquivo criado anteriormente (PORTA AND)


21) Clique em new simulation input file

22) Clique com o botão direito na parte branca e escolha insert node or bus para adicionar os pinos.

23) Clique em node finder:


24) Clique em list e adicione todos os pinos e clique em OK e ok novamente:

25) Nessa próxima tela, vamos selecionar cada canal de entrada e colocar dois sinais aleatórios a serem

comparados.

Vá em overwrite clock e escolha um período de 50ns para a entrada A e 50ns para entrada B, para que

o programa

faça a lógica ande entre eles. * não esqueça de salvar neste momento o arquivo de simulação.

26) Clique em ok e volte para o Qsim, clique em assign simulation settings:


27) No browser, procure o arquivo vwf salvo no item 25 deixe marcado funcional e clique em OK.

28) Agora vá em processing – start simulation:


29) O software vai gerar o arquivo de simulação, dará um aviso que o arquivo não pode ser editado e em

seguida aparece o resultado da simulação na saída S.

O Passos a seguir mostra como configurar os pinos do EPM7064SLC44-10N (cpld altera).

30) Clique em pin Planer:

31) Escolha os pinos físicos do cpld de acordo com o datasheet, quando o pino for selecionado, deve ser

escolhida a entrada ou saída e configurada em Node Name, nesse caso foram escolhidos os pinos 4 e 5

com entrada A e B respectivamente e o pino 6 como a saída S.


32) Em seguida feche a janela PINPLANE e compile novamente o projeto se aparece a mensagem de sucesso

na compilação, as entradas e saídas do programa aparecerão com os números dos pinos escolhidos, logo,

o próximo passo será gravar o cpld.

Os passos a seguir mostram com o gravar cpld:

Primeiramente o usuário deverá possuir um gravador de dispositivos lógicos programáveis, o gravador

utilizado neste tutorial foi o USB-BLASTER.

33) Clique em programmer:


34) No hardware setup deverá aparecer o nome do gravador, logo, o gravador deverá estar instalado e

configurado, o drive do gravador está disponível no site da altera.

35) Marque program/configure, em add file adicione o arquivo PORTA_AND.pof, e clique em start:

O cpld deverá estar energizado (com a fonte de alimentação).

36) A tela de gravação a seguir mostrará o andamento da gravação, ao final deverá ser mostrado que foi

gravado com sucesso.

É comum com o gravador USB BLASTER, apresentar a mensagem que não foi gravado com sucesso, e o

programa ter sido gravado normalmente:


Os passos a seguir apresenta como criar um bloco lógico de um circuito criado pelo usuário, com o objetivo

de diminuir o circuito e tê-lo pronto sempre quando necessitar.

Como exemplo será utilizado um contador assíncrono de 2 bits.

37) Na tela a seguir é apresentado o circuito do contador criado e compilado, esse circuito será então

configurado como um bloco lógico.


38) No menu File clique em Create/Update, depois em Create symbol files for currente files como na tela a

seguir:

39) Salve na mesma pasta que foi criado o circuito lógico:


40) Clique em ok na próxima tela:

41) O bloco lógico foi criado, e pode ser visto na pasta onde foi salvo conforme a tela a seguir:

Veja que comparado com o circuito do passo 37 acima, bloco lógico além de ocupar menos espaço na

tela fica pronto para quando houver necessidade de utilizá-lo, sem a necessidade de desenvolvê-lo de

novo.


LISTA DE EXERCÍCIOS RESOLVIDOS EM VHDL

1) Criar e simular um projeto em VHDL que contemple uma porta lógica AND de três

entradas (pinos 20, 21, 24) e saída pino 4.

Solução:

2) Criar e simular um projeto em VHDL que contemple uma porta lógica OR de três



3) Criar e simular um projeto em VHDL que contemple uma porta lógica NAND de três


4) Criar e simular um projeto em VHDL que contemple uma porta lógica NOR de três



5) Implemente e simule no quartus II em VHDL os circuitos a seguir, incluindo os sinais

intermediários.

a)

b)


6) Implementar a tabela verdade a seguir em VHDL declarando as entradas A, B, e C

como um vetor de 3 bits, utilizando como entrada os pinos 20, 21, e 24, e saída o pino

4.

7) Implementar as tabelas verdade a seguir em VHDL declarando as entradas A, B, e C

como um vetor de 3 bits, utilizando como entrada os pinos 20, 21, e 24, e saída o pino

4.

a) b)



8) Desenvolva e simule um programa em VHDL para um decodificador de duas linhas de

entrada ( pinos 22 e 21) e quatro linhas de saída (pinos 4, 5, 6, 8).

9) Desenvolva e simule um programa em VHDL para um decodificador de três linhas de

entrada ( pinos 20, 21 e 24) e oito linhas de saída (pinos 4, 5, 6, 8, 9, 11, 12 e 14).


10) Desenvolver em VHDL, um decodificador binário para sete segmentos que apresente

os números 0, 1, 2, e 3 em apenas um display de 7 segmentos (pinos 26, 27, 28, 29,

31, 33 e 34) de acordo com a combinação de entrada nos pinos (A= 20 e B= 21).


a mensagem PARE em apenas um display de 7 segmentos (pinos 26, 27, 28, 29, 31,

31 e 34) de acordo com a combinação de entrada nos pinos (A= 20 e B= 21).



a mensagem siga em apenas um display de 7 segmentos (pinos 26, 27, 28, 29, 31,

31 e 34) de acordo com a combinação de entrada nos pinos (A= 20 e B= 21).

13) Elaborar um programa em VHDL que recebe a entrada de um valor digital de 4 bits

(pinos 20, 21, 24 e 25) e compara quando o valor da entrada é maior que 6, liga um led

de sinalização (pino 5).


14) Desenvolver um programa em VHDL para o controle de temperatura de um forno que

tem um setpoint fixo de 1000C, que para o sistema digital corresponde ao valor de 2,8V.

O sistema de aquisição de temperatura do forno é efetuado por um conversor A/D de

oito bits, com tensão de referência de 5V do kit CPLD_EE01.

Sendo assim calcule o valor em binário para o conversor equivalente a 2,8V e

apresente o programa para que o forno ligue a resistência de aquecimento até que a

temperatura atinja 1000C e desligue a mesma para temperaturas maiores. Pinos de

entrada: 16, 17, 18, 19, 20, 21, 24 e 25, e saída para resistência pino 4.

15) Para o programa anterior, implemente a modificação que para além do estado da

resistência, mostre em um display de sete segmentos as letras que correspondem à

situação da resistência (pino 4).

AQUECENDO DESLIGADA

Pinos de entrada: 16, 17, 18, 19, 20, 21, 24 e 25, e saída para o display pinos 26, 27,

28, 29, 31, 33, e 34.


16) Para o programa anterior, implemente a modificação de que no lugar das entradas

digitais para comparação seja utilizada a saída do conversor A/D do circuito integrado

(ADC0804).

Pinos de entrada: 16, 17, 18, 19, 20, 21, 24 e 25, que são ligadas aos pinos DBO à

DB7 do conversor A/D do kit CPLD_EE01, com frequência de conversão de 100HZ

ligada ao pino WR.

Saída para o display pinos 26, 27, 28, 29, 31, 33, e 34.

17) Desenvolver em VHDL um programa que apresente em um display de 7 segmentos a

situação da carga de uma bateria em três valores diferentes de acordo com a tabela.

VALOR DE TENSÃO MENSAGEM

CARGA ≤ 1.5V CARGA

CRÍTICA LETRA C

1.5V < CARGA ≤ 3.8 CARGA BAIXA LETRA b

CARGA > 3.8 CARGA ALTA LETRA A

Pinos de entrada: 16, 17, 18, 19, 20, 21, 24 e 25, que são ligadas aos pinos DBO à

DB7 do conversor A/D do kit CPLD_EE01, com frequência de conversão de 100HZ

ligada ao pino WR.

Saída para o display pinos 26, 27, 28, 29, 31, 33, e 34.


18) Com exemplo desenvolva um circuito para a tabela verdade a seguir utilizando VHDL e

a estrutura case com entradas A, B, e C no pinos 20, 21, e 24.


19) Desenvolva um circuito para um decodificador binário para 7 segmentos com três

entradas para mostrar os números de 0 à 7 utilizando VHDL e a estrutura case com

entradas A, B, e C no pinos 20, 21, e 24, e saídas nos pinos 4, 5, 6, 8, 9, 11 e 12.

20) Desenvolva um circuito para um decodificador binário para 7 segmentos com quatro

entradas para mostrar os números de 0 à F utilizando VHDL e a estrutura case com

entradas A, B, C e D no pinos 20, 21, 24 e 25, e saídas nos pinos 4, 5, 6, 8, 9, 11 e 12.


21) Implementar em VHDL um contador de dois bits utilizando o conceito de números

inteiros (integer). Entrada clock (borda de descida) pino 20, e saídas (Q0=pino 4 E Q1

pino 5).

22) Implementar em VHDL um contador de 4 bits utilizando o conceito de números inteiros

(integer). Entrada clock pino 20 (borda de descida) e saídas (Q0=pino 4, Q1 pino 5, Q2

pino 6 e Q3 pino 8).


23) Desenvolver um programa em VHDL que faz a contagem de 0 à 3 em um display de

sete segmentos, quando recebido pulsos negativos em uma entrada.

Dados: Clock pino 20 e display pinos : 26, 27, 28, 29, 31, 33, e 34

24) Desenvolver um programa em VHDL que faz a contagem de 0 à F em um display de

sete segmentos, quando recebido pulsos negativos em uma entrada.

Dados: Clock pino 20 e display pinos : 26, 27, 28, 29, 31, 33, e 34


25) Desenvolver um decodificador binário para sete segmentos que apresente a

mensagem a seguir em 8 displays de sete segmentos de acordo pulsos de entrada de

clock (pino 20), com os pinos 4, 5, 6, 8, 9, 11, 12 e 14 para o acionamento dos

transistores, utilizando como saídas para o display os pinos 26, 27, 28, 29, 31 ,33 e 34

na sequência dos segmentos de a à g respectivamente.




















29) Desenvolver um decodificador binário para sete segmentos que apresente as

mensagens a seguir em 8 displays de sete segmentos de acordo pulsos de entrada

de clock (pino 1), com os pinos 27, 28, 29, 31 ,33, 34 e 36para o acionamento dos

transistores, utilizando como saídas para o display os pinos 16, 17, 18, 19, 20,21 e 24


As mensagens deverão ser apresentadas intercaladas em intervalos de 1 segundo

cada uma, utilizando um clock_2 de 1Hz no pino 2.



30) Desenvolver um contador com dois displays de sete segmentos para que ao receber

um sinal de clock de 1Hz no pino 2, efetue a contagem de 0 à 99 de acordo com os

pinos de saídas 34 e 36 para o acionamento dos transistores Q1 (dezena) e Q2

(unidade) respectivamente.



TERMO DE GARANTIA

Os produtos da EMERSON ELETRÔNICOS possuem 1 ano de garantia a partir da data de

aquisição, as condições de utilização devem ser atendidas para que o produto não perca a

garantia.

A garantia de fabrica envolve apenas defeitos detectados de fabricação, estando isentas de

garantias as condições descritas a seguir.

Os kit perdem a garantia nos seguintes casos:

Detectado infiltração de líquido de qualquer natureza.

Detectado defeitos ocasionados por quedas, ou por objetos que possa ter caído sobre o

mesmo.

Defeitos em cabos de alimentação ou gravação ocasionados por torção ou tensão

mecânica acima do permitido.

Alimentação do kit em tensão elétrica acima do permitido para o equipamento.

Defeitos ocasionados por erros de utilização, tais como curto circuitos provocados por

ligações erradas.

Defeitos ocasionados por armazenamento em condições inadequadas.

Utilização do equipamento para fins diferentes do que foi projetado.

Abertura e tentativa de conserto do produto por pessoa não autorizada pela EMERSON

ELETRÔNICOS.

Os CPLDs e MICROCONTROLADORES e CIRCUITOS INTEGRADOS NÃO são cobertos

pela garantia por não serem de fabricação da EMERSON ELETRÔNICOS e por não

receber garantia de seus fabricantes, além de serem sensíveis a estática e erros de

ligação.

Os gastos e responsabilidade sobre transporte dos equipamentos até a assistência técnica

e retorno são do cliente e não da EMERSON ELETRÔNICOS.

Para quer esclarecimento sobre utilização consulte sempre nossa equipe pelo site:

www.professoremersonmartins.com.br

Documents

KIT DIDÁTICO CPLD EE01 - professoremersonmartins.com.br KIT CPLD_EE01... · OSCILADOR À CRISTAL ... FREQ 4 1KHZ R59 FREQ 5 10KHZ R60 FREQ 6 100KZ R61 A figura 2 apresenta a localização