Multiprocesamiento by hebert vilca

7/23/2019 Multiprocesamiento by hebert vilca

1/20

UNIVERSIDAD JOS CARLOS

MARITEGUIFACULTAD DE INGENIERA

CARRERA PROFESIONAL DE INGENIERA DE SISTEMAS EINFORMTICA

CURSO: SistemasOperati!s

TITULO: PROCESOS " ADMINISTRACI#N DEL PROCESADOR

PRESENTADO POR: $E%ERT VILCA MAMANI&L'is e(ri)'e *'ari+!(e

DOCENTE:ING, MADELEINE GUTIERRE-DAVILA

C./i0!: 121341311p

MO5UEGUA 6 PER7


2/20

A8ri9 /e9 31;


3/20

1 Multiprocesamiento.......................................11 Introduccin............................................12 Confabilidad...........................................13 Explotacin del Paralelismo....................24 Paralelismo Masivo.................................25 Metas de los istemas de Multiprocesamiento

3! "eteccin #utom$tica del Paralelismo...3

% "istribucin de Ciclos.............................4& 'educcin de la #ltura del (rbol............52 )r*ani+acin del ,ard-are del Multiprocesador !

1 iempo Compartido o /us Com0n oConductor Com0n..............................!

2 Matri+ de /arras Cru+adas e Interruptores %3 #lmacenamiento de Interconexin M0ltiple %

3 rados de #coplamiento en Multiprocesamiento %

1 )r*ani+acin Maestro 4 at5lite.......%4 istema )perativo de Multiprocesadores.....&

1 Maestro 4 at5lite...........................62 E7ecutivos eparados...........................183 ratamiento imtrico..........................11

5 'endimiento del istema de Multiprocesamiento 12! 'ecuperacin de Errores.............................13% Multiprocesamiento imtrico MP.......14& endencias de los Multiprocesadores..........15


4/20

,12 M'9tipr!+esamie(t!

,12,1 I(tr!/'++i.(

Es una tendencia significativa en el campo de la computacin.

Consiste en configurar un sistema de computacin con varios procesadores.

No es un enfoque nuevo pero s posee grandes perspectivas en funcin del desarrollo de los

microprocesadores.

Se podran concebir sistemas construidos por cientos o miles de microprocesadores.

,12,1 C!(


5/20

,12,2 Para9e9ism! Masi!

Se debe disponer de suficientes procesadores como para que todas las operaciones que

puedan ser e#ecutadas en paralelo puedan ser asignadas a procesadores separados 012, ino y

3arrone4.

Esto ofrece una forma de e#ecutar un programa en el menor tiempo posible.

$a cuestin central es, disponiendo del paralelismo masivo, 5cul es el tiempo mnimo

requerido para e#ecutar un algoritmo determinado6.

,12,> Metas /e 9!s Sistemas /eM'9tipr!+esamie(t!

$as metas de los sistemas de multiprocesamiento generalmente son la confiabilidad y ladisponibilidad muy altas, como as tambi&n el incremento del poder de computacin.

El diseo modular proporciona una fle'ibilidad importante y facilita la e'pansin de la

capacidad.

,12,; Dete++i.( A't!m?ti+a /e9 Para9e9ism!

$os multiprocesadores "acen posible la e'plotacin del paralelismo.

$os sistemas de computacin obtienen los beneficios del procesamiento concurrente mspor la

7multiprogramacin8 de varios procesos y menos por la e'plotacin del 7paralelismo8dentro de

un solo proceso.

$a deteccin del paralelismo es un problema comple#o y la puede efectuar el programador, el

traductor del lengua#e, el "ardare o el Sistema %perativo.

El paralelismo dentro de los programas puede ser 7explcito8 o 7implcito8.

$as principales caractersticas del paralelismo explcito son las que se detallan a continuacin)

9 Es indicado de forma especfica por un programador mediante una 7construccin de

concurrencia8 como la siguiente)

cobegin9

,roposicin 19

................

roposicin n9 coend9

9 Se pueden utili(ar procesadores separados para e#ecutar cada una de las proposiciones.

9 Es susceptible de errores de programacin difciles de detectar y depurar.

9 El programador puede omitir tratar situaciones donde sera aplicable el paralelismo.


6/20

$as principales caractersticas del paralelismo implcito son las que se detallan acontinuacin)

9 $a verdadera esperan(a est en la deteccin automtica del paralelismo implcito.

9 Es el paralelismo intrnseco del algoritmo pero no establecido e'plcitamente por el

programador.

9 $os compiladores e'plotan el paralelismo implcito mediante las t&cnicas de 7distribucin de

ciclos8 y de 7reduccin de la altura del rbol8.

,12, Distri8'+i.( /e Ci+9!s

!na 7estructura de ciclos o de repeticin8 implica la repeticin de una serie de proposiciones

*cuerpo del ciclo- "asta que ocurre alguna condicin de terminacin, por e#emplo)

:or i ; 1 to 3

1 en lo siguiente)

a(i)=b(i) +c(i)


7/20

P')CE#")'E

MEC#:IM) "E

I:E'C):E;I):

P')CE#")'E

"E E 2

cobegin9

a(1) = b(1) + c(1)

coend9

Esta t&cnica se denomina distribucin de ciclos.

!N?


8/20

,12,2Re/'++i.( /e 9a A9t'ra /e9 r8!9

!tili(ando las propiedades asociativa, conmutativa y distributiva de la aritm&tica, los compiladores

pueden)

1. ue se busca optimi+acin en el momento de la compilacinpara lo*rare7ecucin en tiempo m?nimo= lo >ue es aplicable especialmente cuandolos sistemas pasana produccin= no tanto cuando est$n en desarrollo.


9/20

,1> Or0a(i@a+i.( /e9 $ar/are /e9

M'9tipr!+esa/!rEl problema clave es determinar los medios de cone'in de los procesadores mltiples ylos

procesadores de Entrada F Salida a las unidades de almacenamiento 0,


10/20

P')CE@ #")'P')CE@ #")' P')C.

E

P')C.

E

MEM)'I MEM)'I P')C.

E

P')C.

E

P')CE@ #")'P')CE@ #")'

MEM)'I#MEM)'I#

/A

# #

,1>,1Tiemp! C!mparti/! ! %'s C!mB( !C!(/'+t!r C!mB(

!sa un solo camino de comunicacin entre todas las unidades funcionales1H .

El bus comn es en esencia una unidad pasiva.

!n procesador o procesador de Entrada F Salida que desee transferir datos debe efec/tuar los

siguientes pasos)

1. Ierificar la disponibilidad del conductor y de la unidad de destino.

=. ?nformar a la unidad de destino de lo que se va a "acer con los datos.

D. ?niciar la transferencia de datos.

$as unidades receptoras deben poder reconocer qu& mensa#es del bus son enviados "acia ellas

y seguir y confirmar las seales de control recibidas de la unidad emisora.

Es una organi(acin econmica, simple y fle'ible pero con una sola va de comunicacin, por lo

cual)

9 El sistema falla totalmente si falla el bus.

:igura =.1H) %rgani(acin de multiprocesador de tiempo compartido de bus comn.

9 $a tasa neta de transmisiones est limitada por la tasa neta de transmisin del

conductor.

9 $a contencin por el uso del bus en un sistema sobrecargado puede ocasionar unaseria

degradacin.


11/20

P')CE.

8P')C. E 8

P')CE.

1P')C. E 1

P')CE. I

P')C. E B

MEM)'I#

8

MEM)'I#

1

MEM)'I#

,1>, Matri@ /e %arras Cr'@a/as eI(terr'pt!res

En este caso e'iste un camino diferente para cada unidad de almacenamiento, por locual

las referencias a dos unidades diferentes de almacenamiento no son bloqueantes sino

simultneas y la multiplicidad de caminos de transmisin puede proporcionar tasas de

transferencia muy altas.

,1>,2 A9ma+e(amie(t! /e I(ter+!(e=i.(MB9tip9e

Se obtiene al sacar las lgicas de control, de conmutacin y de arbitra#e de prioridadesfueradel interruptor de barras cru(adas y se las coloca en la interfa( de cada unidad de

almacenamiento.

Cada unidad funcional puede acceder a cada unidad de almacenamiento, pero slo en una

7conexin de almacenamiento8 especfica, es decir que "ay una cone'in de almacenamiento

por unidad funcional.

El cone'ionado es ms comple#o que en los otros esquemas.

Se puede restringir el acceso a las unidades de almacenamiento para que no todas lasunidades de procesamiento las accedan, en tal caso "abr unidades de almacenamiento

7privadas8 de determinados procesadores.

,1; Gra/!s /e A+!p9amie(t! e(M'9tipr!+esamie(t!

$os grados de acoplamiento en multiprocesamiento pueden clasificarse de ligeramente

acoplados o rgidamente acoplados , segn las caractersticas que se detallan en


12/20

:igura =.11) %rgani(acin del multiprocesador por matri( de barras cru(adas e interruptores.


13/20

P')CE.

8

P')CE.

1

P')CE.

2

P')CE. E 8 P')CE. E 1 P')CE. E 2

MEM)'I#

8

MEM)'I#

1

MEM)'I#

2

MEM)'I#

3

P')CE.

8

P')CE.

1

MEM)'I# 8 MEM)'I# 1 MEM)'I# 2

P')CE. E 8 P')CE. E 1

MEM)'I#

3

:igura =.1=) %rgani(acin de multiprocesador por sistema de memoria de intercone'in

mltiple.

:igura =.1D) %rgani(acin de multiprocesador por sistema de memoria de intercone'in

mltiple con memorias privadas.


14/20

,1;,1 Or0a(i@a+i.( Maestr! E SatF9ite

!n procesador est diseado como el 7maestro8 y los otros como 7sat&lites8.

El procesador 7maestro8 es de propsito general y reali(a operaciones de Entrada F

Salida y computaciones.

$os procesadores 7sat&lites8 slo reali(an computaciones.

$os procesos limitados por computacin pueden e#ecutarse con efectividad en los sa/

t&lites.

$os procesos limitados por la Entrada F Salida e#ecutados en los sat&lites generan

frecuentes llamadas de servicios al procesador maestro, pudiendo resultar ineficientes.

Si falla un sat&lite se pierde capacidad computacional pero el sistema no falla.

Si falla el maestro el sistema falla al no poder efectuar operaciones de Entrada F

Salida, por lo que un sat&lite debera asumir las funciones del maestro previo cambio de

los perif&ricos y reinicio del sistema.En el multiprocesamiento sim&trico todos pueden "acer Entrada F Salida.

,1 Sistema Operati! /eM'9tipr!+esa/!res

$as capacidades funcionales de los Sistema %perativo de multiprogramacin y de multi/

procesadores incluyen lo siguiente)

9 +signacin y administracin de recursos.

9 roteccin de tablas y con#untos de datos.


15/20

Jrados deacoplamiento


16/20

E:D#CE "E C)@

MA:IC#CI):EP')CE#")' P')CE#")'

E E

+$3+CEN+ +$3+CEN+

:igura =.12) 3ultiprocesamiento ligeramente acoplado.

9 revencin contra el interbloqueo del sistema.

9 Germinacin anormal.

9 Equilibrio de cargas de Entrada F Salida.

9 Equilibrio de carga del procesador.

9 econfiguracin.

$as tres ltimas son especialmente importantes en Sistemas %perativos de

multiprocesadores, donde es fundamental e'plotar el paralelismo en el "ardare y

en los programasy "acerlo automticamente.$as organi(aciones bsicas de los Sistemas %perativos para multiprocesadores

son lassiguientes)

9 3aestro F sat&lite.

9 E#ecutivo separado para cada procesador.

9 Gratamiento sim&trico *o annimo- para todos los procesadores.

,1,1 Maestr! E SatF9ite

Es la organi(acin ms fcil de implementar.No logra la utili(acin ptima del "ardare dado que slo el procesador maestro

puedee#ecutar el Sistema %perativo y el procesador sat&lite slo puede e#ecutar

programas del usuario.

$as interrupciones generadas por los procesos en e#ecucin en los procesadores

sat&lites que precisan atencin del Sistema %perativo deben ser atendidas por el

procesador maestro y por ello pueden generarse largas colas de requerimientos

pendientes.


17/20

,1, EHe+'ti!s Separa/!s

Cada procesador tiene su propio Sistema %perativo y responde a interrupciones

de los usuarios que operan en ese procesador.

E'isten tablas de control con informacin global de todo el sistema *por e#emplo,

listade procesadores conocidos por el Sistema %perativo- a las que se debe accederutili(andoe'clusin mutua.

Es ms confiable que la organi(acin maestro F

sat&lite.Cada procesador controla sus propios

recursos dedicados.

$a reconfiguracin de los dispositivos de Entrada F Salida puede implicar el

cambio dedispositivos a diferentes procesadores con distintos Sistemas %perativos.

$a contencin sobre las tablas del Sistema %perativo es mnima.

$os procesadores no cooperan en la e#ecucin de un proceso individual, que "abr

sidoasignado a uno de ellos.

,1,2 Tratamie(t! SimFtri+!Es la organi(acin ms complicada de implementar y tambi&n la ms poderosa y

confiable.El Sistema %perativo administra un grupo de procesadores id&nticos,

donde cualquierapuede utili(ar cualquier dispositivo de Entrada F Salida y

cualquiera puede referenciar a

Cualquier unidad de almacenamiento.

El Sistema %perativo precisa cdigo reentrante y e'clusin mutua.

Es posible equilibrar la carga de traba#o ms precisamente que en las otras

organi(aciones.

+dquieren significativa importancia el "ardare y el softare para resolucin de

conflictos.

Godos los procesadores pueden cooperar en la e#ecucin de un proceso determinado.

El procesador e#ecutivo es el responsable *uno slo- en un momento dado de las

tablas y funciones del sistema9 as se evitan los con flictos sobre la informacin

global.

,1 Re(/imie(t! /e9 Sistema /eM'9tipr!+esamie(t!

+n con multiprocesamiento completamente sim&trico, la adicin de un nuevo

procesador no "ar que la capacidad de e#ecucin del sistema aumente segn lacapacidad del nuevo procesador, siendo las causas las siguientes)

9 Kay sobrecarga adicional del Sistema %perativo.

9 Se incrementa la contencin por recursos del sistema.

9 Kay retrasos del "ardare en el intercambio y en el encaminamiento de las

transmisiones entre un nmero mayor de componentes.

+l incrementar el nmero de procesadores 7n8 similares en un multiprocesador, el

incremento de la productividad no es lineal y tiende a disminuir cuando 7n8 crece.


18/20

,14 Re+'pera+i.( /e Err!res

!na de las capacidades ms importantes de los Sistemas %perativos de

multiprocesadores es la de soportar fallas de "ardare en procesadores individuales ycontinuar su operacin.


19/20

E

P')CE#")'

E P')CE#")' MEM)'I# P')CE#")' E

P')CE#")'

E

equilibra la carga entre los procesadores. ara minimi(ar la contencin en el

despac"o de procesos, los relo#es de los procesadores tienen oblicuidad, debido a ello

las interrupciones de relo# ocurren en diferentes momentos.

,3 Te(/e(+ias /e 9!sM'9tipr!+esa/!res

odo indica >ue el uso de los multiprocesadores se incrementar$considerablemente en eluturo

:igura =.1@) E#emplo de implementacin de multiprocesamiento sim&trico.

2.20. TENDENCIAS DE LOS MULTIPROCESADORES

$as principales ra(ones son las siguientes)

9 $a confiabilidad requerida es cada ve( mayor.

9 $a reduccin de costos consecuencia de los avances en microelectrnica.

9 El previsible desarrollo de lengua#es que permitan a los usuarios e'presar el

paralelismo e'plcitamente.

9 El progreso en la deteccin automtica del paralelismo.

9 El "ec"o de que se estara llegando a los lmites de un procesador debido a la

compactacin de componentes, es decir que se estara pr'imo a los lmitesde longitudy de pro'imidad de los 7caminos electromagn&ticos8 *longitud


20/20

del recorrido de la seal electromagn&tica-9 alcan(ados los lmites

mencionados, la nica posibilidad de incrementar capacidad de cmputo es

mediante multiprocesamiento.

E'isten estudios de tendencias en arquitectura de computadoras que

apuntan a los poli procesadores, es decir, sistemas que combinan elmultiprocesamiento, sim&trico y asim&trico, para crear una #erarqua de

procesadores dentro de un sistema.

Documents

Multiprocesamiento by hebert vilca