FACULTAD DE ING. ELECTRNICA Y MECATRONICALABORATORIO N2

TEMA: MULTIVIBRADORES Y FLIP-FLOPS

Presentado por: CHAPA GLVEZ, Samuel P. HERNANDEZ TUNCAR,Alejandro .......CURSO : Taller I de Electrnica y MecatrnicaPROFESOR : CHVEZ OCAMPO, Juan Arqumedes

SECCION : 30205FECHA DE ENTREGA: 24-10-12 Nota: 17-10-12 Se postergo las clases por lo que no se entrego el informe.LIMA PERU2012 - 2

LABORATORIO N2MULTIVIBRADORES Y FLIP-FLOPS1.1 OBJETIVOS.

Entender la diferencia entre los sistemas sncronos y asncronos. Comprender la operacin de los Flip-Flops disparados por flanco. Comprender el uso de los Multivibradores.2.1 MATERIALES. Protobards. Fuente de alimentacin 5VDC Dispositivo electrnico NE555, 74LS74AP, 74LS76AP Dispositivo electrnico Resistencias, leds, capacitores, Vibradorres, etc3.1 FUNDAMENTO TERICO.MULTIVIBRADOR MONOESTABLEEl monoestable es un circuito multivibrador que realiza una funcin secuencial consistente en que al recibir una excitacin exterior, cambia de estado y se mantiene en l durante un periodo que viene determinado por una constante de tiempo. Transcurrido dicho perodo, la salida del monoestable vuelve a su estado original. Por tanto, tiene un estado estable (de aqu su nombre) y un estado casi estable.Figura 1.- Circuito multivibrador monoestableEn la Figura 1 se representa el esquema de un circuito multivibrador monoestable, realizado con componentes discretos, cuyo funcionamiento es el siguiente:Al aplicar la tensin de alimentacin (Vcc), los dos transistores iniciarn la conduccin, ya que sus bases reciben un potencial positivo a travs de las resistencias R-2 y R-3, pero como los transistores no sern exactamente idnticos, por el propio proceso de fabricacin y el grado de impurezas del material semiconductor, uno conducir antes o ms rpido que el otro.Supongamos que es TR-2 el que conduce primero. El voltaje en su colector estar prximo a 0 voltios (salida Y a nivel bajo), por lo que la tensin aplicada a la base de TR-1 a travs del divisor formado por R-3, R-5 , ser insuficiente para que conduzca TR-1. En estas condiciones TR-1 permanecera bloqueado indefinidamente.Pero si ahora aplicamos un impulso de disparo de nivel alto por la entrada T, el transistor TR-1 conducir y su tensin de colector se har prxima a 0 V, con lo que C-1, que estaba cargado a travs de R-1 y la unin base-emisor de TR-2, se descargar a travs de TR-1 y R-2 aplicando un potencial negativo a la base de TR-2 que lo llevar al corte (salida Y a nivel alto) . En esta condicin la tensin aplicada a la base de TR-1 es suficiente para mantenerlo en conduccin aunque haya desaparecido el impulso de disparo en T.Seguidamente se inicia la carga de C-1 a travs de R-2 y TR-1 hasta que la tensin en el punto de unin de C-1 y R-2 (base de TR-2) sea suficiente para que TR-2 vuelva a conducir y TR-1 quede bloqueado. La duracin del periodo cuasi estable viene definido por los valores de C-1 y R-2.

Fig.1

Flip-Flop JKUn flip-flop JK es un refinamiento del flip-flop SR en el sentido que la condicin indeterminada del tipo SR se define en el tipo JK. Las entradas J y K se comportan como las entradas S y R para iniciar y reinicia el flip-flop, respectivamente. Cuando las entradas J y K son ambas iguales a 1, una transicin de reloj alterna las salidas del flip-flop a su estado complementario.Su unidad bsica se dibuja a continuacin que, como acta por "niveles" de amplitud (0-1) recibe el nombre de Flip-Flop JK activado por nivel (FF-JK-AN). Cuando no se especifica este detalle es del tipo Flip-Flop JK maestro-esclavo (FF-JK-ME). Su ecuacin y tabla de funcionamiento son:

Flip-Flop DEl flip-flop D (datos) es una ligera modificacin del flip-flop SR. Un flip-flop SR se convierte a un flip-flop D insertando un inversor entre S y R y asignando el smbolo D a la entrada nica. La entrada D se muestra durante la ocurrencia de uan transicin de reloj de 0 a 1. Si D = 1, la salida del flip-flop va al estado 1, pero si D = 0, la salida del flip-flop va a el estado 0.Su unidad bsica se dibuja a continuacin que, como acta por "niveles" de amplitud (0-1) recibe el nombre de Flip-Flop D activado por nivel (FF-D-AN). Cuando no se especifica este detalle es del tipo Flip-Flop D maestro-esclavo (FF-D-ME) comnmente denominado tambin Cerrojo Latch. Su ecuacin y tabla de funcionamiento sonQ = D.

4.1 PROCEDIMIENTO.1. Implementar un circuito Monoestable un para un periodo de 15.6seg.

Esquema de la aplicacin de multivibrador monoestable del 555.En este caso el circuito entrega a su salida un solo pulso de un ancho establecido por el diseador.El esquema de conexin es el que se muestra. La frmula para calcular el tiempo de duracin (tiempo en el que la salida est en nivel alto) es:[s][segundos]Ntese que es necesario que la seal de disparo, en la terminal #2 del 555, sea de nivel bajo y de muy corta duracin para iniciar la seal de salida.

Clculos:Si se tiene un condensador de 10uf entonces calculamos el valor de la resistencia:

Lo quiere decir que debemos utilizar una resistencia de 1Mohm ms una de 420K ohm.Implementacin del circuito.

Con el osciloscopio se obtiene la seal en el pin 3 del IC 555.

2. Implementar un Astable para una frecuencia f=1hz DC%=50%.

El circuito que se muestra nos da disposicin necesaria para conseguir tal modo de funcionamiento.

La entrada de Reset (pin 4) se conecta a para evitar puesta a cero accidentales de la salida. Por otra parte, la conexin de no es estrictamente necesaria. Pero mejora el funcionamiento al derivar posibles ruidos inducidos en dicha entrada.

La resistencia equivalente determina la constante de carga conjuntamente con de la descarga.

Al estar unidas las entradas de disparo y de umbral. Estn sometida a la misma tensin, de esta forma al conectar la alimentacin y supuesto inicialmente descargado, ambos terminales estn al potencial de masa; luego la salida (pin 3) estar a nivel alto y el transistor de descarga en corte. En esta circunstancia se empezara a cargar a travs de ; transcurrido un tiempo determinado. En extremo de la tensin ser igual a , con lo que la entrada S del astable pasara a nivel bajo, pero su salida no conmutara a nivel alto, mientras la entrada R no pasara a nivel alto, hecho que tendr lugar cuando la tensin en extremos de .

Sea igual o superior a . En ese momento, la salida del Astable pasara a un nivel alto y los pines 3 y 7 tomaran un nivel bajo. Del modo ya conocido se llega a la conclusin de que el tiempo es necesario para la tensin de extremos de sea igual es : .Calculo de Duty Cycle (DC):Para obtener un DC de 50%, debemos obtener en cuenta la siguiente formula.

Donde:

En la cual es fcil de deducir que para un DC de 50%, las resistencias , deben ser iguales.Entonces: Tm =TsObtenemos :

Calculo de la frecuencia.Si se utiliza un valor de resistencia de 47k y un capacitor de 10uf, obtendremos una frecuencia aproximadamente de 1hz.

Remplazando

Circuito a implementar:

Circuito a implementar

Con el osciloscopio se obtiene la seal en el pin 3 del IC 555.

Imagen de la implementacin

3. Implementar un oscilador de onda cuadrada Frec. 1Mhz.

Circuito a implementar

Seal del oscilador:

Seal del divisor de tensin

Luego de lograr la oscilacion se ingresa esta seal a un circuito divisor de frecuencia para lograr la frecuencia deseada. Se utiliza un contador 74193

En este circuito y lograr una frecuencia de 1mhz se ha tomado la salida qb y se ha obtenido una frecuencia de 999hz que se aproxima a 1 Mhz.

4. Implementar Biestable.

Se implementara el circuito Biestable con el integrado 74LS76AP FLIP-FLOP JK.

Cuadro funcional:

InputsOutputs

PresetClearClockJK

01XXX10

10XXX01

00XXXNVNV

11X00

111010

110101

1111

111XX

Circuito a armar:

Se implementara el circuito Biestable con el integrado 74LS74AP FLIP-FLOP D.

Cuadro funcional:

InputsOutputs

PresetClearClockD

01XX10

10XX01

00XXNVNV

11110

11001

110X

El circuito disparador para los dos circuitos implementados ser el siguiente:Imagen de la implementacin:

Implementacin de FF DImplementacin de FF JK

5. Contador asncrono usando Biestale MOD 16UP.

El circuito disparador a implementar en esta caso es un Astable que se utilizara como Clock, en la cual trabajara a una Frecuencia de 1hz aprox..Demostrando en los clculos:

Remplazando

Obteniendo el siguiente circuito diseado.

Imagen de la implementacin

5.1 OBSERVACIONES.

El multivibrador monoestable es propenso a falsos disparos debido al ruido espurio.

6.1 CONCLUSIONES.Un Flip-Flop es un circuito con una caracterstica de memoria tal que sus salidas cambiaran a un nuevo estado en respuesta a un pulso de entrada y permanecern en ese nuevo estado aun despus de que terminen el pulso de entrada.

Los FFs sincronizados por reloj tienen una entrada por reloj (CLK, CP, CK) que se dispara por flanco, lo cual significa que dispara el FF en una transicin de pendiente positiva (PGT) o en una transicin de pendiente negativa (NGT).

7.1 BIBLIOGRAFA.

Sistemas Digitales, Principios Y Aplicaciones Ronald J. Tocci. Datashet-74LS76AP Hitachi Datashet-74LS74AP Hitachi http://www.neoteo.com/ne555

Taller I de Electrnica y MecatrnicaPage 6