Název projektu: Moderní výuka s využitím ICTČíslo projektu: CZ.1.07/1.5.00/34.0734Číslo materiálu: VY_2_INOVACE_CT-3-03-1BcPředmět: Číslicová technikaRočník: 3.Tematický celek: Sekvenční obvody

Klopný obvod RS z hradel NAND a NOTAutor: Ing. Pavel BachuraDatum tvorby: 22.11.2012

Obsah tematického celku

1) Definice sekvenčních obvodů

2) Klopný obvod RS z hradel NAND a NOR

3) Stanovení jednoznačných stavů obvodu RS

4) Stanovení zakázaného stavu obvodu RS

5) Stanovení paměťových stavů obvodu RS

6) Stanovení označení vstupů obvodu RS

7) Použitá literatura

Klíčová slova

• Sekvenční obvod

• Klopný obvod RS

• Zakázaný stav

• Paměťový stav

• Hazardní stav

• Agresivní úroveň

Logické obvody probírané v minulém bloku byly tzv. kombinační. Pro ně platila definice:

Kombinace logických stavů na výstupech je dána kombinací logických stavů na vstupech a to zcela jednoznačně.

Logické obvody probírané dále budou tzv. sekvenční. Pro ně platí definice:

Kombinace logických stavů na výstupech je dána kombinací logických stavů na vstupech a předchozím stavem (celého obvodu).

Definici vysvětlíme na všeobecně známém příkladu z praxe - samodržný obvod relé nebo stykače. Používá se u nejrůznějších elektrických strojů např. u soustruhů, vrtaček či cirkulárek. Jistě každý zná:

I – stiskem zeleného tlačítka stroj zapne

0 – stiskem červeného tlačítko stroj vypne

Definice sekvenčních obvodů

Na začátku jsou obě tlačítka v logické 0 – nestisknutá.

Definice sekvenčních obvodů

Stiskem zeleného tlačítka stroj zapne, a i když tlačítko pustíme, stroj běží dál.Teprve stiskem červeného tlačítka stroj vypneme.

Při vstupní kombinaci log. stavů 0, 0 (obě tlačítka nestisknutá) tedy stroj jednou stojí (na výstupu je log. 0) a podruhé běží (na výstupu je log. 1). Záleží na předchozím stavu řídicího obvodu stroje, tedy na předchozí kombinaci vstupních logických hodnot. Řídicí obvod si pamatuje svůj předchozí stav.

výstup -

log. 0 log. 1

Klopný obvod RS z hradel NAND a NOT

a b Q

0 0

0 1

1 0

1 1Klopný obvod RS se chová velmi podobně jako samodržné relé, má rovněž paměťový stav. Schéma nebudeme odvozovat. Je velmi jednoduché a velmi často používané. Je nutno si je pamatovat. Vstupy označíme zatím obecně a, b. Výstup Q budeme považovat za hlavní, negovaný výstup za vedlejší. Q

Q

Dále si připravíme pravdivostní tabulku, úplně stejnou, jako u kombinačních obvodů

Sloupce vstupů a, b vyplníme všemi možnými kombinacemi logických stavů, které mohou na dvou vstupech nastat.

Funkce hradla NOT

x Y

0 1

1 0

Než budeme řešit klopný obvod RS, zopakujeme si chování použitých hradel NOT.Z pravdivostní tabulky vidíme, že:

logickou nulu na vstupu x hradlo NOT invertuje na logickou jedničku a

logickou jedničku na vstupu x hradlo NOT invertuje na logickou nulu.

Hradlo realizuje logickou funkci pouze jedné vstupní proměnné.

Tato logická funkce se nazývá negace (inverze) a hradlo se nazývá invertor.

10

01

Stanovení jednoznačných stavů

a b Q

0 0

0 1

1 0

1 1

Doporučuji začít jedním z vnitřních řádků tabulky, Například druhým.

. . 10X0X1 : 1log budevýstupu navstupu od začneme Proto Qb

. . 0 11110 : 0log budevýstupu navstupu ke se vrátímeA Qa

Q

0 11

1

0

0

0

1

◄►X

X

Ke vstupům dopíšeme podle tabulky logické úrovně včetně jejich negovaných úrovní za hradly NOT. Logické úrovně druhých vstupů obou hradel NAND zatím neznáme, může tam být „cokoliv“, tedy X. Agresivní úroveň vstupů hradla NAND je logická nula a ta je za hradlem NOT u vstupu b.

1

0

Stanovení jednoznačných stavů

a b Q

0 0

0 1 0 1

1 0

1 1

Nyní vyplníme třetí řádek pravdivostní tabulky.

Q

011

0

1

0

1

0

◄►X

X

0

1

Ke vstupům dopíšeme podle tabulky logické úrovně včetně jejich negovaných úrovní za hradly NOT. Logické úrovně druhých vstupů obou hradel NAND zatím neznáme, může tam být „cokoliv“, tedy X. Agresivní úroveň vstupů hradla NAND je logická nula a ta je za hradlem NOT u vstupu a.

. . 10X0X1 : 1log budevýstupu navstupu od začneme Proto Qa

. . 0 11110 : 0log budevýstupu navstupu ke se vrátímeA Qb

1

Stanovení zakázaného stavu

a b Q

0 0

0 1 0 1

1 0 1 0

1 1Poslední řádek pravdivostní tabulky vyplníme snadno. Na obou vstupech jsou „agresivní“ log. úrovně 1 a za invertory, na vstupech hradel NAND, log. úrovně 0. Log. úrovně druhých vstupů hradel NAND zatím neznáme (X). Přesto nuly na obou vstupech hradel NAND jednoznačně na obou výstupech nastaví log. 1.

10X0X1

Q

11

1

1

1 1

1 ◄►

X

X

Tento stav (celkový) logického obvodu se v praxi nevyužívá a nazývá se zakázaný ZS. Důvod - při přechodu z posledního řádku do prvního (paměťového stavu) nelze předem jednoznačně určit, jak se log. stavy na výstupech nastaví. Hovoříme o tzv. náhodném jevu, hazardu. (Z francouzského hasard – náhoda.)

ZS

0

0

Stanovení paměťových stavů

a b Q

0 0

0 1 0 1

1 0 1 0

1 1 1 1

První řádek pravdivostní tabulky je tzv. „paměťový stav“ klopného obvodu RS. Nelze jej vyplnit přímo. Na obou vstupech hradel NAND jsou „neagresivní“ log. úrovně 1. Log. stavy druhých vstupů hradel NAND zatím neznáme (X). Proto zatím nelze určit logické stavy na výstupech. XX1X0

Q0

0

◄►

X

X

My už víme, že klopný obvod RS je sekvenční logický obvod. Kombinace log. stavů na výstupech je tedy dána nejen kombinací log. stavů na vstupech (0, 0) ale také předchozím stavem. Proto musíme vyjít z předchozích stavů. Zakázaný stav jsme vyloučili, proto budeme vycházet jen z 2. a 3. řádku prav. tabulky.

ZS

1

1

1

Stanovení paměťových stavů

a b Q

0 0

0 1 0 1

1 0 1 0

1 1 1 1

Do schéma znovu vepíšeme všechny log. úrovně podle druhého řádku.

Q

0

1

0 0

1

◄►

Pak se podíváme, co se změní na vstupech přechodem do paměťového stavu.

Vidíme, že log. 1 na vstupu b se změní na log. 0 a potažmo log. 0 za invertorem na log. 1.

ZS

►

→0

Ovšem log. 0 na druhém vstupu hradla NAND podrží log. 1 na výstupu a tak ani log. stavy u druhého hradla se nezmění. Klopný obvod si pamatuje předchozí stav.

Q

0

1

→1

0

Stanovení paměťových stavů

a b Q

0 0

0 1 0 1

1 0 1 0

1 1 1 1

Nakonec do schéma znovu vepíšeme všechny log. úrovně podle třetího řádku.

Q

1

0

1 1

0

►

Pak se podíváme, co se změní na vstupech přechodem do paměťového stavu.

Vidíme, že log. 1 na vstupu a se změní na log. 0 a potažmo log. 0 za invertorem na log. 1.

ZS

►→ 0

Ovšem log. 0 na druhém vstupu hradla NAND podrží log. 1 na výstupu Q a tak ani log. stavy u druhého hradla se nezmění. Klopný obvod si pamatuje předchozí stav.

0→ 1

1

Označení vstupů RS

R S Q

0 0

0 1 0 1

1 0 1 0

1 1 1 1

Q

ZS

Klopný obvod RS je nazván podle anglických slov set a reset.Set – nastavení (výstupu Q na log. 1)Reset – obnovení výchozího stavu (výstupu Q na log. 0)

Jak správně přiřadit vstupům symboly R, S, (resp. , jsou-li agresivní úrovně na vstupech R,S logické nuly) bude probráno později.

SR,

Použitá literatura

1. Antošová, M., Davídek V.: Číslicová technika. Nakl. KOPP, 2009.