테브난의정리와노턴의정리

등가전원의 대치와 테브난의 정리

정리 : 회로망의 어느 특정된 한 지로의 전류와 전압만이 문제되는 경우 적용한

다.(보통 그 밖의 모든 전류 전압에 대하서 풀기 때문에 번잡하다.)

방법 : 문제되는 지로 이외의 부분을 순차적으로 단순화하여 결국 이것을 등가

적으로 하나의 전압/전류 전원과 어떤 임피던스를 직렬(병렬)로 대치

테브난의 정리

1-port 능동 회로망 -> 전압전원 V0 + 임피던스 R0

V0 : 단자 a-b를 개방했을 때 개방 전압

R0 : 모든 전원이 제거된 상태에서 단자에서 회로망 쪽을 본 저

항

노오튼의 정리

1-port 능동회로망 -> 전류전원 I0 // 저항 R0

I0 : 단자 a-b를 단락했을 때의 단락 전류

R0 : 모든 전원이 제거된 상태에서 단자에서 회로망 쪽을 본 저

항

500.0uAR31kR22k

R1

2k

Ieq

1mAdc

Veq1Vdc

V12Vdc

Rabt

1k

RL2

1k

Rabn

1k

500.0uA

RL1

1k

0

00

Rab=R1//R2=2k//2k=1k

b

a

a a

b b

테브난정리의 응용

테브난의 등가회로를 구하는 다른 방법

회로가 비교적 복잡할 때 이용한다.

시험 전압을 인가하고 그 때의 전류를 계산하여 테브난 등가 저항을 얻는다.

종속전원이 있는 경우

제어지로와 제어전원이 함께 원회로 내부에 있어야 한다.

등가저항을 구할 때 원회로 내의 제어전원은 그대로 두고 생각하여야 한다.