S

Glava 5

Sekvencijalne mreze

E K V E N C I JA L N E mreze, cesto se nazivaju sekvencijalni automati ili sekvenci- jane masine, se razlikuju od kombinacionih mreza po tome sto izlazni signali

za ne zavise samo od tekucih vrednosti ulaznih promenljivih, iz sekvencijalnih mre vec i od redosleda-sekvence generisanja ulaznih signala. C injenica je da je potrebno pamtiti redosled aktiviranja ulaznih signala, uslovljava da se u sekven- cijalnim mrezama moraju koristiti memorijski elementi.

Ulaz Izlaz Kombinaciona

Mreza Memorijski elemnt

Sl. 5.1: Blok dijagram sekvencijalne mreze.

Memorijski element mora imati bar dva stabilna stanja koja se menjaju samo pod dejstvom pobudnog signala. Zbog jednostavnosti realizacije, u digitalnim racunarima se koriste elementi samo sa dva stabilna stanja koja se nazivaju bista- bilna kola. Dakle, bistabilna kola imaju dva stabilna stanja u kojima ostaju sve do dovod-enja pobude. Postoje dve vrste bistabilnih kola. Prvu vrstu cine lec kola (engl. latch) ili transparentna kola jer se stanje na njihovom izlazu menja kako se i stanje na ulazu menja, dok se eventualno ne dovede pobudni signal koji zamrzava stanje na izlazu. Kod kola druge vrste, koja se nazivaju flipflopovi, stanje na izlazu se menja samo posle dovod-enja odgovarajuce ivice pobudnog signala i posle toga

113

GLAVA 5. SEKVENCIJALNE MREZ E 114114

se ne menja. Kao memorijski element u sekvencijalnim mrezama mogu se koristiti sve vrste

flip-flopova ili lec kola. Postoje dva tipa sekvencijalnih kola. Klasifikacija zavisi od nacina na koji se

menjaju stanja elementarnih logickih kola.

1. Sinhrona sekvencijalna kola 2. Asinhrona sekvencijalna kola

Sinhrona sekvencijalna kola menjaju stanje na izluzu u diskretnim vremenskim

trenucima koja su definidsani usponskom ili opdajucom ivicom taktnog signala. U opstem slucaju taktni signal ima oblik povorke pravougaonih impulsa kao sto je prokazamo na slici 5.2

Usponska ivica Perioda takta Trajanje takta

Opadajuca ivica Vreme →

Sl. 5.2: Taktni signal

Sa Slike 5.2 se moze uociti da je perioda taktnog signala, odnosno takta, vreme

izmed-u dve uzastopne promene signala u istom smeru: izmed-u dve usponske ivice ili izmed-u dve opadajuce ivice. Promena stanja kod sinhronih sekvencijalnih mreza nastaje kada taktni signal prelazi iz stanja 0 u stanje 1 (usponska ivica), ili iz stanja 1 u stanje 0 (opadajuca ivica). Izmed-u dva sukcesivna taktna impulsa nema promene informacije koja je zapamcena u memorijskom elementu.

Reciprocna vrednost periode takta je frekvencija takta, dok se trajanje takta definise kao vremenski period kada taktni signal ima vrednost jednaku jedinici. Za taktni signal se kaze da je aktivno visok kada se stanje na izlazu sinhronog sekven- cijalnog kola menja usponskom ivicom. U suprotnom slucaju je taktni impuls ak- tivno nizak. Sinhrona sekvencijalna kola se takod-e nazivaju Taktovana sekvenci- jalna kola.

Asinhrona sekvencijalna kola. prelaze iz jednog stanja u drugo samo pod uti- cajem ulaznih signala, ne postoji spoljna sinhronizacija. Kao memorijski elementi najcesce se koriste kola za kasnjene koja cine povratnu spregu sa izlaza na ulaz sekvencijalnog kola. Zbog toga se asinhrona sekvencijalna kola mogu analizirati kao kombinaciona kola sa povratnom spregom. Povratna sprega moze ponekad da prouzrokuje nestabilan rad asinhronog sekvencijalnog kola pri prelasku iz jednog

5.1. ELEMENTARNA MEMORIJSKA KOLA 115115

stanja u drugo. Resenje ovog problema moze da bude veoma tesko za projektante. Zbog toga se ona ne koriste tako cesto kao asinhrona sekvencijalna kola.

5.1 Elementarna memorijska kola

Opisana logicka kola pripadaju klasi kombinacionih kola, tj. kola cije stanje na izlazu zavisi samo od trenutnog stanja ulaznih prikljucaka. Osim kombinacionih kola u, racunarskoj tehnici se koriste i sekvencijalna kola kod kojih stanje na izlazu zavisi od trenutnog stanja na ulazu i od predhodnog stanja na ulazu, ili, drukcije receno, od sekvence (redosleda) ulaznih signala. Zbog jednostavnosti realizacije, u digitalnoj elektronici se koriste elementi sa samo dva stabilna stanja koja se nazivaju bistabilna kola. Dakle, bistabilna kola imaju dva stanja u kojima ostaju nedefinsano dugo do dovodjenja pobude.

5.1.1 RS flip-flop

Razmotrimo kolo prikazano na Slici 5.3. Ono se razlikuje od standardnog kom- binacionog kola po tome sto su izlazi kola spojeni sa ulazima, drugim recima, primenjena je povratna sprega. Kolo ima dva ulaza A i B i dva izlaza X i Y .

A G1 X

G2 Y B

Sl. 5.3: Dva ukrsteno spregnuta NILI kola.

Primenom Bulovih jednacina koje se odnose na NILI kolo mozemo napisati izraze za ialaze X i Y u funkciji ulaza A i B.

X =A + Y (5.1) Y =B + X (5.2)

Zamenom Y iz jednacine (5.2) u jednacinu (5.1) dobija se

X =A + B + X = A · (B + X )

=A · B + A · X (5.3)

Kao sto je poznato, Bulova algebra ne sadrzi operacije oduzimanja i deljenja, te se jednacina (5.3) se ne moze dalje uprostiti, tako da zadrzava oblik u kome izlaz

GLAVA 5. SEKVENCIJALNE MREZ E 116116

zavisi od izlaza; X zavisi od X . Zato se sekvencijalna kola analiziraju polazeci od pocetnih uslova koji vladaju u kolu.

Na Slici 5.4prikazan je SR flip-flop na kojoj su naznaceni pocetni uslovi X = 1 i A = B = 0. Na ulzau NILI kola G2 su X = 1 i B = 0 te izlaz Y = X + B mora biti jednak nuli. Na ulazu NILI kola G1 su Y = 0 i A = 0, tako da je X = Y + A jednak jedinici. Moze se zakljuciti da je navedena situacija konzistentna, tj. da je jednacina X = A · B + A · X zadovoljena. Izlaz kola G1 je X = 1 koga povratna sprega na ulaz kola G1 drzi X na nivo logicke jedinice. Dakle, izlaz drzi sam sebe.

0 0 A 1 1

0 G1 X

1 0 0

0 0 G2 Y B

Sl. 5.4: Analiza ukrsteno spregnutih NILI kola zasnovana na pocetnim uslovima.

Pretpostavimo sada da su pocetni uslovi za izlaz X = 0 i za ulaze A = B = 0, koji se obrad-uju na sledeci nacin. Ulazi u NILI kolo G2 su X = 0 i B = 0 pa je izlaz Y = X + B = 1. Ulazi u logicko kolo G1 su Y = 1 i A = 0 te je izlaz X = Y + A = 0. I u ovom slucaju situacija u kolu je konzistentna. Izlaz X ostaje u stanju 1 ili stanju 0 kada su ulazi A i B jednaki nuli.

Razmotrimo sta se desava u kolu kada se promeni stanje na ulazu A ili ulazu B. Pretpostavimo da je logicko stanje izlaza X jedinica i da logicko stanje na ulazu B prelazi iz stanja 0 u stanje 1, dok logicko stanje na ulazu A ostaje nepromenjeno (0). Ova promena nema efekta na stanje na izlazu logickog kola G2 (tj., Y ) jer ce izlaz NOR logickog kola biti nula ako je bar jedan od ulaza jednak jedinici, uz pretpostavku da je logicko stanje izlaza X vec bilo jednako jedinici. Dakle, pod ovakvim uslovima stanje na ulazu B nema efekta na stanje izlaz Y .

Ukoliko stanje na ulazu A prelazi iz niskog u visoko, dok stanje na ulazu B ostaje nisko, logicko stanje izlaza X ce sa visokog pasti na nisko. Ulazi logickog kola G2 su na niskom nivou, tko da stanje Y se menja na 1. Med-utim, posto je Y povratna sprega na ulaz logickog kola G1 , to ce izlaz logickog kola G1 zadrzati na logickoj jedinici ukoliko se logicko stanje na ulazu A vrati na logicku nulu.

Efekat postavljanja A na logicku jedinicu je prebacivanje izlaza X iz logickog stanja 1 u logicko stanje 0, koje se se ne menja i posle povratka ulaza A u stanje 0. Kombinacina tabela 5.1(a) opisuje sekvencijalno kolo prikazano na Slici 5.3

5.1. ELEMENTARNA MEMORIJSKA KOLA 117117

Ulaz Izlaz Qn+1 R S Qn

0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

↑ Staro Q

0 Nema promene 1 Nema promene 1 Set 1 Set 0 Reset 0 Reset ? Nedefinisano ? Nedefinisano ↑

Novo Q

koje se sastoji od sprege dva NILI kola. Tabela 5.1(b) prikazuje konvencijalno oznacavanje RS flip-flopa sa ulazime R i S izlazom Q, koje se jos naziva SR lec kolo. Druga razlika je u oznacavanju izlaza za slucaj kada je A = B = 1 odnosno R = S = 1. O tome ce biti reci kasnije.

Ulaz Izlaz

A B X X + 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0

↑ Staro X

↑ Novo X

(a) (b)

Tab. 5.1: Kombinaciona tabela kola prikazanog na Slici 5.3

Vec je Pokazano da kolo na Slici 5.3 opisuje sledeca Bulova funkcija X = A ·

B + A · X . U kombinacionim tabelama 5.1(a) i 5.1(b) uvedene su nove promenljive X + odnosno Qn , gde je X + novi izlaz koga generisu stari ulaz X i trenutni ulazi A i B. Prema tome moze se pisati da je X + = A · B + A · X . Ulazne kolone i izlazna kolona se odnose na razlicite vremenske trenutke. Trenutni izlaz X u kombinaciji sa ulazima A i B generise novi izlaz X +. Dakle, stanje X generise novo stanje X +

tako da ono vise ne egzistira i predstavlja predhodno stanje izlaza X . Oznake R i S u tabeli 5.1(b) su skracenice za izraze set i reset respektivno.

Reset se odnosi na dovod-enje stanja na nulu (moze se koristiti i rec brisanje), dok se set odnosi na dovod-enje stanja na jedinicu. Razmotrimo tabelu 5.1(b) i prvu kolonu u kojoj je R = 1. Moze se uociti da je u to slucaju izlaz Qn resetovan, odnosto da je njegovo stanje logicka 0. Slicno, za S = 1 izlaz Qn je setovan tj. njegovo logicko satnje je 1. Kada su oba ulaza jednaka nuli izlaz Qn se ne menja: Qn = Qn+1 .

Kada su oba ulaza jednaka jedinici izlaz nije definisan (kao sto je prikazano u Tabeli 5.1(b) jer se setovanje i resetovanje ne moze realizovati istovremeno. Treba napomenuti da je RS flip-flop realizuju dva NILI kola i da je izlaz Qn prelazi u sanje 0 kada je R = S = 1. Med-utim, iz prakticnih razloga, kod RS flip-flopa se stanje R = S = 1 izbegava.

Flip-flop na Slici 5.3 ima dva izlaza X i Y . Ova dva izlaza su komplementarna u svim slucajevima izuzev sluv ajevima izuzev kada je A = B = 1. Zbog simetricnosti

GLAVA 5. SEKVENCIJALNE MREZ E 118118

S Q

R Q

kola, flip-flop ima dva izlaza Qn i njegov komplement Qn.

5.1.2 SR lec kolo sa NILI logickim kolima

Najjednostavnije kolo sa dva stabilna stanja je SR lec kolo koje se koristi za mem- orisanje podataka u binarnom obliku. Na Slici 5.5(a) prikazano je lec kolo reali- zovano sa NILI logicim kolima. Slobodni ulazi logickih kola oznaceni su sa S i R, a izlazi sa Q i Q, jer moraju biti komplementarni. Kada su izlazni nivoi Q = 1 i Q = 0, kaze se da je kolo setovano, dok se za slicaj kada je Q = 0 i Q = 1 kaze da je kolo resetovano. Na Slici 5.5(b) prikazan je graficki simbol za SR lec kolo.

S Q

Q R

(a) (b)

Qn+1 SR

00 01 11 10

0 × 1

1 1 × 1

(c)

Sl. 5.5: SR lec kolo sa NILI kolima. (a) S ema kola. (b) Graficki simbol. (c) Karno tablica.

Iz kombinacione tabele za NILI kola, koja je prikazana na Slici 3.6, se vidi da se dovodjenjem kombinacije S = 1, R = 0 na ulaze kola, izlazi postavljaju u novo stanje Q = 1, Q = 0. Dakle, SR lec kolo je setovano. Dovodjenjem kombinacije S = 0, R = 1, izlazi se postavljaju u novo stanje Q = 0, Q = 1, odnosno lec kolo se resetuje. Kada se na ulazu nalazi kombinacija S = R = 0, na izlazu se ne deshava nikakva promena. Nasuprot tome, ako se na ulazu pojavi kombinacija S = R = 1, oba izlaza ce se nalaziti u stanju logicke nule i nece biti komplementirani. Zbog toga se kombinacija S = R = 1 naziva zabranjeno ili nedozvoljeno stanje.

Opisano razmatranje rada SR lec kola prikazano je u Tabeli 5.2(a) koja daje stanja na izlazima za sve moguce kombinacije stanja na ulazima. Takva tabela se naziva funkcionalna ili karakteristicna tabela. U funkcionalnoj tabeli Qn oznacava trenutno stanje izlaza Q dok Qn+1 oznacava naredno stanje izlaza, odnosno stanje posle promene ulaznih signala. Osim karakteristicne tabele u sintezi slozenih

5.1. ELEMENTARNA MEMORIJSKA KOLA 119119

Tab. 5.2: (a) Funkcionalna tabela i (b) eksitaciona tabela SR lec kola sa NILI kolima

S R Qn+1 Qn+1 Qn Qn+1 S R 0 0 Qn Qn 0 0 0 × 0 1 0 1 0 1 1 0 1 0 1 0 1 0 0 1 1 1 0 0 1 1 × 0

(a) (b)

sekvencijalnih sistema cesto se koristi i eksitacina tabela ili tabela pobude. Ek- sitaciona tabela se izvodi iz funkcionalne tabele i odred-uje ulazne signale koje prevode kolo u zeljeno stanje. Moze se uociti da za pojedine prelaze nije vazno na kakvom se nivou nalazi neki ulaz. Takva situacija se oznacava u tabeli simbolom × koji znaci da je nivo ulaznog signala nevazan. Tabela 5.2(b) predstavlja eksitacionu tabelu RS lec kola sa NILI kolima.

Funkcionisanje lec kola moze se, osim pomocu funkcionalne i eksitacione tabele, opisati i pomocu logicke jednacine koja se naziva funkcionalna ili karak- teristicna jednacina. Iz funkcionalne tabele 5.2(a), direktno se dobija logicka jednacina

Qn+1 = SR + Qn S R (5.4)

koja se, koriscenjem cinjenice da je za dozvoljena stanja na ulazu SR = 0 i zakona absorbcije (3.7) svodi, na jednostavniji oblik

Qn+1 = S + Qn R (5.5)

Jedna od primena RS lec kola je memorisanje krarkih impulsa. Neka je Qn izlaz RS lec kola u logickom stanju 0, a da je na S ulazu logicka jedinica uz pretpostavku da je R = 0. Ova kombnacija setuje Qn izlaz RS lec kola na 1, kao sto je prikazano na Slici 5.29. Izlaz Qn ostaje na visokom naponskom nivou sve do pojave impulsa na reset ulazu koji ce resetovati Qn izlaz na logicku nulu.

5.1.3 SR lec kolo sa NI logickim elementima

SR lec kolo se moze napraviti i koriscenjem NI logickih kola umesto NILI logickih kola. S ema SR kola realizovanog sa dvoulaznim NI kolima prikazana je na Slici 5.7(a), a graficki simbol takvog SR lec kola na Slici 5.7(b). Analizom kola, koristeci kombinacionu tabelu za NI kolo sa Slike 3.5, dobija se dobija se funkcionalna tabela 5.3(a).

Uocava se jedna bitna razlika u odnosu na funkcionalnu tabelu SR lec kola realizovanog sa sa NILI kolima: postavljanje lec kola u stanje Q = 1 (setovanje)

GLAVA 5. SEKVENCIJALNE MREZ E 120120

Q

S

R

Qn Vreme →

Sl. 5.6: Vremenski dijagram koji prikazuje delovanje ulaznih signala RS na izlaz flip-flopa sa NILI

kolima.

vrsi se komandom S = 0, R = 1, dok se postavljanje u stanje Q = 0 (resetovanje) vrsi se kombinacijom S = 1, R = 0. Dakle, promena stanja SR lec kola sa NI vrsi se sa niskim aktivnim nivoom (logickom nulom). Ova cinjenica je na grafickom simbolu prikazana pomocu kruzica na odgovarajucim S i R ulazima. Druga razlika

S

Q

R Q Q

R

(a) (b)

Sl. 5.7: SR lec kolo sa NI kolima. (a) S ema kola. (b) Graficki simbol.

se odnosi na nedozvoljenu kombinaciju signala na ulazu koja je kod ovog kola S = 0 i R = 0. Eksitaciona tabela SR lec kola sa NI kolima prikazana je u Tabeli 5.3.

Tab. 5.3: (a) Funkcionalna tabela i (b) eksitaciona tabela SR lec kola sa NI kolima

S R Qn+1 Qn+1 Qn Qn+1 S R 0 0 1 1 0 0 1 × 0 1 1 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1 Qn Qn 1 1 × 1

(a) (b)

Karakteristicna jednacina SR lec kola realizovanog sa NI logickim kolima raz- likuje se od karakteristicne jednacine lec kola realizovanog sa NILI kolima (5.5) i

5.1. ELEMENTARNA MEMORIJSKA KOLA 121121

S R C Qn+1 Qn+1 0 0 1 Qn Qn 0 1 1 0 1 1 0 1 1 0 1 1 1 1 1 × × 0 Qn Qn

(a)

Qn Qn 1 S R C 0 0 0 × 1 0 1 1 0 1 1 0 0 1 1 1 1 × 0 1

glasi

Qn+1 = S + RQn (5.6)

Vremenski dijagramo SR lec kola ca NI kolima vrlo su slicni vremenskim dija- gramima sa Slike 5.29 koji su nacrtani za SR lec kolo sa NILI kolima pa zbog toga nisu posebno prikazani. Naime, logickim invertovanjem signala S i R na Slici 5.29 dobija se vremenski dijagram za SR lec kolo sa NI kolima.

5.1.4 SR lec kolo sa signalom dozvole

SR lec kolo, u obe opisane varijante, reaguje na promene ulaznih signala u bilo kom trenutku. med-utim, cesto se ukazuje potreba za lec kolom koje moze da menja stanje samo u oderd-enim vremenskim intervalima kada je aktiviran kontrolni signal C. Takvi lec kolo se naziva SR lec kolo sa dozvolom i prikazano je u realizaciji sa NI kolima na Slici 5.8(a). Ako je kontrolni signal C periodicni takt signal dobija se taktovano ili sinhronizovano SR kolo.

S

Q S Q

C ⊲ C

Q Q R

R

(a) (b)

Sl. 5.8: SR lec kolo sa signalom dozvole realizovano sa NI logickim kolima. (a) S ema kola. (b) Graficki simbol.

Funkcionalna tabela takvog lec kola prikazana je u Tabeli 5.4(a). Ekisitaciona

tabela SR lec kola sa dozbolom prikazana je u Tabeli 5.4(b).

Tab. 5.4: (a) Funkcionalna tabela i (b) eksitaciona tabela SR lec kola sa signalom dozvole

+

(b)

GLAVA 5. SEKVENCIJALNE MREZ E 122122

Karakteristicna jednacina SR lec kola sa signalom dozvole, prikazanog na Slici 5.8, glasi

Qn+1 = C(S + RQn) + CQn (5.7)

Razlika u funkciji asinhronog i sinhronog RS lec kola ilustrovana je vremen- skim dijagramima na Slici 5.9.

C

S

R

Q Asinhroni RS lec

Q Sinhroni RS lec

Sl. 5.9: Razlika u funkciji sinhronog i asinhronog lec kola

5.1.5 D lec kolo

Za primene u sistemima za pamcenje informacija pogodnije je imati samo jedanu- laz u lec kolo, koje ce onda odred-ivati stanje na izlazu. Takvu funkciju obavlja D lec kolo.

S ema i graficki simbol D lec kola prikazani su na Slici 5.10. Kao sto se vidi, osnovu seme D lec kola cini SR lec kolo sa dozvolom. Jedina razlika je dodatni invertor na ulazu koji uklanja mogucnost dovod-enja nedozvoljene kombinacije sig- nala na ulaz. Ulazni signal dozvole C moze biti aktivan kada je na visokom nivou kao na slici 5.10 ili, u slucaju drukcije konfiguracije kola, kada je na niskom nivou.

Funkcionisanje D lec kola se moze jednostavno objasniti posmatranjem seme sa slike 5.10(a). Neka je C = 1. Kada je na ulazu D = 1, tada je S = 0, R = 1, pa se SR lec kolo setuje. Suprotno tome, kada je na ulazu D = 0 na ulazu SR lec kola je S = 1, R = 0, pa se kolo resetuje. dakle, na izlazu se uvek pojavljuje isti signal kao na ulazu, naravno, posle kasnjenjea kroz logicke elemente. Kada se C vrati na nivo logicke nule stanje na izlazu se zamrzava. U Tabeli 5.5 prikazane su funkcionalna i eksitaciona tabela D lec kola.

5.1. ELEMENTARNA MEMORIJSKA KOLA 123123

Qn Qn+1 D C 0 0 0 1 0 1 1 1 1 0 0 1 1 1 1 1

(b)

D

Q D Q

C ⊲ C

Q

(a) (b)

Sl. 5.10: D lec kolo sa realizovano sa NI logickim kolima. (a) S ema kola. (b) Graficki simbol.

Tab. 5.5: (a) Funkcionalna tabela i (b) eksitaciona tabela D lec kola

D C Qn+1 Qn+1 0 1 0 1 1 1 1 0 × 0 Qn Qn

(a)

Rad D lec kola moze se prikazati vremenskim dijagramima. Na Slici 5.11 prikazani su primeri nekih karakteristicnih stanja. Kada je C = 1, bilo kakva pro- mena signala se prenosi kroz lec. Kada je C na logickoj nuli promene podataka na ulazu D lec kola nemaju nemaju efekat na promene podataka na izlazu. Iz ovih razloga kazemo da je lec osetljiv na nivo ili da se okidaju na nivo.

C

D

Q Vreme →

Sl. 5.11: Vremenski dijagrami D lec kola

Kod najveceg broja danasnjih resenja koristi se tehnika okidanja na ivicu (eng. edge trigering). Kada se ulazne promene prihvataj kada je C = 0 a menjaju kada je C = 1 imamo okidanje pozitivnom ivicom, kao sto je prikazano na Slici 5.11. U suprotnom imamo okidanje na negitivnu ivicu. Simbol ⊲ koji se nalazi na kraju