Technologie- früherkennung - VDI Technologiezentrum GmbH · dom Access Memory) abgedeckt werden, ermöglichen. Die Bedeutung nichtflüchtiger Datenspeicher wächst mit der weiteren

VDI-Technologiezentrum

Technologie-früherkennung

Probe Storage

Organic Memory

Flash

SRAM

HDD

FeRAMMRAMPCRAM

Kos

ten/

bit

Performance

DRAM

Ergebnisse desFachgesprächs

NichtflüchtigeDatenspeicher

Gefördert vom

Ergebnisse des Fachgesprächs

Nichtflüchtige Datenspeicher

Herausgeber:

Zukünftige Technologien Consulting

des VDI-Technologiezentrums

Graf-Recke-Str. 84

40239 Düsseldorf

im Auftrag und mit Unterstützung des Bundesministeriums für Bildung und Forschung

Dieser Ergebnisband entstand im Rahmen des Vorhabens ”Identifikation und Bewertung von

Ansätzen Zukünftiger Technologien” (Förderkennzeichen NT 2113) der Abteilung Zukünfti-

ge Technologien Consulting des VDI-Technologiezentrums im Auftrag und mit Unterstüt-

zung des Bundesministeriums für Bildung und Forschung (BMBF), Referat 513.

Projektleitung: Dr. Dr. Axel Zweck

Durchführung: Dr. Jochen Dreßen

Abteilung: Physikalische Technologien

Dr. Andreas Hoffknecht

Abteilung: Zukünftige Technologien Consulting

Dank gilt einer Vielzahl von Experten, die wertvolle Beiträge und Anregungen geliefert ha-ben.

Zukünftige Technologien Nr. 44

Düsseldorf, im Januar 2003

ISSN 1436-5928

Für den Inhalt zeichnen die Autoren verantwortlich. Die geäußerten Auffassungen stimmen

nicht unbedingt mit der Meinung des Bundesministerium für Bildung und Forschung überein.

Außerhalb der mit dem Auftraggeber vertraglich vereinbarten Nutzungsrechte sind alle Rech-

te vorbehalten, auch die des auszugsweisen Nachdrucks, der auszugsweisen oder vollständi-

gen photomechanischen Wiedergabe (Photokopie, Mikrokopie) und das der Übersetzung.

Titelbild: Illustration, die die verschiedenen Speichertypen nach ihrer Leistungsfähigkeit und

den Kosten/bit einordnet. Konventionelle Speichertypen sind dunkelblau, neue Ansätze zu

nichtflüchtigen Datenspeichern hellblau hinterlegt.

Zukünftige Technologien Consulting (ZTC)

des VDI-Technologiezentrums

Graf-Recke-Straße 84 40239 Düsseldorf

Das VDI-Technologiezentrum ist als Einrichtung des

Verein Deutscher Ingenieure (VDI) im Auftrag und mit Unterstützung des

Bundesministerium für Bildung und Forschung (BMBF)tätig.

Inhaltsverzeichnis

1 Einleitung 1

2 Tagesordnung 5

3 Teilnehmerliste 7

4 Zusammenfassung 11

4.1 NVM allgemein 11

4.2 Spintronik 12

4.3 Organische Speicher 14

4.4 PC-RAM 16

4.5 FRAM 17

4.6 MRAM 20

4.7 Flash 23

4.8 Fazit 24

5 Vorträge 27

5.1 Future Nonvolatile Memory Technologies; Dr. Mikolajick (Infineon) 27

5.2 Spinelektronik; Dr. Beschoten (RWTH Aachen) 39

5.3 Organic Memory; Dr. Engl (Infineon) 47

5.4 Phase-Change RAM; Prof. Wuttig (RWTH Aachen) 53

5.5 Phase Change / Nanodot Speicher; Dr. Haring (RWTH Aachen) 61

5.6 FRAMs: Materialphysikalische Aspekte; Dr. Hesse (MPI Halle) 71

5.7 FRAM: Bauelemente, Integration, Roadmap; Prof. Waser (FZ Jülich) 88

5.8 Materials and magnetic issues in MRAM development: some examples; 93

Dr. Wecker (Siemens)

5.9 Technology and applications of recent flash Memories - NROM; 101

Dr. Ludwig (Infineon)

5.10 Enabling the nanoage world; Dr. Mitze (Carl Zeiss) 116

6 Fragebögen 119

6.1 Flash 122

6.1.1 NAND-Flash 122

6.1.2 NOR-Flash 124

6.1.3 Floating nano-dot-Memory 126

6.1.4 Nanocluster-Memory 128

6.1.5 NV-SRAM 130

6.2 MRAM 132

6.3 FRAM 134

6.4 PC-RAM 136

5.8 Organische Speicher 138

6.6 Spintronik 140

6.7 Molekulare Speicher 141

6.8 Probe Storage 142

6.9 Vergleichstabellen 144

7 Anhang 147

7.1 Überblick über Industrieaktivitäten 147

7.2 Überblick über Förderaktivitäten 149

1

1 Einleitung

Nichtflüchtige Datenspeicher versprechen zahlreiche Vorteile gegenüber konventionellen,

flüchtigen Speichern (SRAM, DRAM). Die Nichtflüchtigkeit garantiert, dass gespeicherte

Informationen auch ohne Stromversorgung erhalten bleiben. Der Markt der nichtflüchtigen

Datenspeicher wird derzeit fast ausschließlich vom Flash abgedeckt. Am 29.08.02

diskutierten im Bundesministerium für Bildung und Forschung, BMBF, in Bonn Experten den

Entwicklungsstand und die Potenziale des Flash und verschiedener neuer Ansätze nichtflüch-

tiger Datenspeicher (Non Volatile Memory, NVM). Der vorliegende Band der Rei-

he Zukünftige Technologien 1) fasst die Ergebnisse des Fachgesprächs, das vom VDI-

Technologiezentrum im Auftrag des BMBF organisiert wurde, zusammen.

Die Abteilung Zukünftige Technologien Consulting des VDI-Technologiezentrum identifi-

ziert im Rahmen seiner Technologiefrüherkennungsaktivitäten im Auftrag des BMBF neue

Entwicklungen und Lösungsansätze in der Elektronik und bewertet deren Potenziale. Als ein

geeignetes Instrument dieses Bewertungsprozesses haben sich Fachgespräche etabliert, die in

enger Zusammenarbeit mit dem Projektträger des BMBF Physikalische Technologien des

VDI-Technologiezentrum durchgeführt werden.

Bei diesen Gesprächen diskutieren Experten aus Industrie und Wissenschaft die Aspekte eines

bestimmten Themenkomplexes und versuchen herauszuarbeiten, ob und in welcher Form

Handlungsbedarf für das BMBF besteht. In diesem Sinne unterstützen die Fachgespräche ein

Nachjustieren und Aktualisieren des Förderprogramms Informations- und Kommunikations-

technologie IT-Forschnug 2006 2), das als lernendes Programm angelegt ist. Zudem helfen sie

auch, einen möglichen Bedarf bei der Grundlagen- und Vorfeldforschung zu erkennen und

Chancen zu identifizieren, die über den Zeitrahmen des Programms IT-Forschung 2006 hi-

nausgehen.

Eine Vielzahl der Visionen zur Zukunft der Informations- und Kommunikationstechnologie

wird sich nur durch den breiten Einsatz hochdichter und schneller nichtflüchtiger Speicher

verwirklichen lassen. Hier sind z.B. die Visionen der vernetzten Welt, die der vom BMBF

1) Eine Übersicht über bisher erschienene Publikationen dieser Reihe finden Sie auf unserer Hompage www.zt-

consulting.de 2) http://www.it2006.de/

2 Fachgespräch: Nichtflüchtige Datenspeicher

initiierte Futurprozess 3) formuliert hat oder der Ambient Intelligence 4) zu nennen. Diesen

Konzepten liegt die Vorstellung zu Grunde, dass der Zugriff auf die ganze Fülle vorhandener

Informationen überall und zu jeder Zeit möglich sein wird.

Die Kommunikation einzelner mobiler und stationärer Geräte, die auch alltägliche Gegens-

tände wie Autos, Möbel, Kleidung etc. umfassen, wird sich dabei -teilweise vom Benutzer

unbemerkt- im Hintergrund abspielen und den Benutzer intuitiv unterstützen. So könnten bei-

spielsweise in Kleidung eingearbeitete Sensoren die Körperfunktionen chronisch Kranker

überwachen und im Notfall unter Angabe seiner lokalen Position Hilfe anfordern. Touristen

könnten an jedem Ort Hintergrundinformationen zu Sehenswürdigkeiten erhalten. In der Lo-

gistik ließe sich der Warenfluss effizienter verfolgen, kontrollieren und optimieren.

Realisierbar erscheinen solche Visionen nur, wenn neben Fortschritten bei der Mensch-

Maschine-Schnittstelle, der Datenübertragung im Nah- und Fernbereich, Informationen kos-

tengünstig und energiesparend gespeichert werden können und wenn auf diese Daten schnell

zugegriffen werden kann.

Zukünftige nichtflüchtige Datenspeicher (Non Volatile Memory, NVM) versprechen zahlrei-

che Vorteile gegenüber konventionellen Speichern. Sie werden wesentlich schneller sein, als

derzeitige Flash Generationen. Dies wird ein wesentlich breiteres Einsatzspektrum, bis in Be-

reiche, die derzeit von DRAM (Dynamic Random Access Memory) bzw. SRAM (Static Ran-

dom Access Memory) abgedeckt werden, ermöglichen.

Die Bedeutung nichtflüchtiger Datenspeicher wächst mit der weiteren Miniaturisierung und

Integration von Bauelementen. Die dadurch wachsende thermische Belastung wird

mittlerweile nicht nur für Logikelemente zum Problem, sondern wegen der notwendigen

Refreshzyklen auch für DRAM-Speicherbausteine. Diese Refreshzyklen entfallen beim

Einsatz nichtflüchtiger Speicher, wodurch, als weiterer positiver Effekt, weniger Wärme vom

Chip abgeführt werden muss.

Die Nichtflüchtigkeit garantiert, dass gespeicherte Informationen auch ohne Stromversorgung

erhalten bleiben. Dies macht sie besonders für mobile Anwendungen (Kamera, Mobiltelefon,

Handheld, ...) interessant.

Die Aussicht, dass ein mit nichtflüchtigem Arbeitsspeicher ausgerüsteter Computer nach dem

Einschalten ohne ein langwieriges booten des Betriebsystems sofort verfügbar ist (instant on)

3) http://www.futur.de/de/index.htm 4) Unter Ambient Intelligence versteht die Europäische Kommission die Verschmelzung der 3 Schlüsseltechno-

logien Ubiquitous Computing, Ubiquitous Communication und Intelligent User Friendly Interfaces. www.cordis.lu/ist/istag.htm

1 Einleitung 3

und ohne zeitraubendes Herunterfahren ausgeschaltet werden kann (instant off), macht NVM

sowohl für mobile als auch stationäre Geräte attraktiv.

Experten rechnen daher mit stark wachsenden Marktanteilen, falls es Forschung und Entwick-

lung gelingt, die heutigen Hauptnachteile der nichtflüchtigen Speicher zu überwinden.

Abb. 1 zeigt eine Prognose der Marktentwicklung für EEPROM, Flash, SRAM und DRAM

des McClean Report 2001. Bei dieser Prognose wurde die Einführung neuer Technologien

noch nicht berücksichtigt.

Abb. 1: Marktprognose für EEPROM, Flash, SRAM und DRAM (McClean Report 2001)

Die Vielzahl der NVM-Konzepte erlaubt, vor dem Hintergrund beschränkter Ressourcen,

keine parallele Förderung aller Ansätze mit gleicher Intensität. Es müssen speziell aus deut-

scher Sicht Prioritäten gesetzt werden. Die Priorisierung sollte dabei über den Reifegrad der

Marktprognose (Quelle:McClean Report 2001)

1

10

100

1999 2000 2001 2002 2003 2004 2005

Jahr

Mrd

. Eu

ro

Flash

SRAM

DRAM

EEPROM


Technologie gewichtet werden, aber auch die erreichbare Performance der Technologie und

das technisch wissenschaftliche Risiko berücksichtigen.

Ziel des Fachgesprächs war es daher, den Entwicklungsstand und die Entwicklungspotenziale

der verschiedenen technologischen Ansätze zu nichtflüchtigen Speichern vergleichend gegen-

überstellen. Es wurden folgende Fragestellungen diskutiert:

• Welche Anforderungen werden für welches Anwendungsgebiet gestellt?

• Wo liegen die technologischen Probleme der verschiedenen NVM-Ansätze, und welche

Lösungsansätze werden verfolgt?

• Wird es einen Universalspeicher (unified memory) geben, der die Dichte des DRAM, die

Schnelligkeit des SRAM, mit der Nichtflüchtigkeit verbindet, oder werden sich je nach

Anwendungsgebiet unterschiedliche Ansätze durchsetzen können?

• Wie ist die Ausgangssituation in Deutschland einzuschätzen?

• Welcher Handlungsbedarf ergibt sich für das BMBF?

Der vorliegende Band fasst in Kapitel 4 die Diskussionen und Ergebnisse des Fachgesprächs

zusammen. In Kapitel 5 werden die Folien der Vorträge wiedergegeben. Kapitel 6 präsentiert

die Ergebnisse einer Fragebogenaktion, die parallel zum Fachgespräch durchgeführt wurde.

Im Anhang werden die Aktivitäten führender Halbleiterhersteller und Förderaktivitäten zu-

sammengestellt.

5

2 Tagesordnung:

1000 * * * * * * Kaffee, Tee * * * * * *

1030 Grußworte (BMBF)

1040 NVM allgemein, Braun (Infineon)

1125 Spintronik - Memory, Dr. Beschoten (RWTH Aachen)

1140 Organic Memory, Dr. Engl (Infineon)

1155 Phase Change Memory,

- Prof. Wuttig (RWTH Aachen)

- Dr. Bolivar (RWTH Aachen)

1225 FRAM,

- Dr. Hesse (MPI Halle)

- Prof. Waser (FZ Jülich)

1255 * * * * * * Mittagspause * * * * * *

1340 MRAM, Dr. Wecker (Siemens)

1410 Flash, Braun (Infineon)

1455 Diskussion, Moderation: Braun (Infineon)

- Statement: NVM aus Sicht der Lithographie, Dr. Mitze (Carl Zeiss)

- Ergebnisse der Fragebögen, Dr. Hoffknecht (VDI-TZ)

1615 Ende

7

3 Teilnehmerliste

Dr. Marin Alexe

Max-Planck-Institut für

Mikrostrukturphysik

Weinberg 2

06120 Halle

[email protected]

Dr. Karl-Heinz Arnold

DLR e. V.

PT Informationstechnik

Rutherfordstr. 2

12489 Berlin

[email protected]

Dr. Bernd Beschoten

RWTH Aachen

II. Physikalisches Institut

Templergraben 55

52056 Aachen

[email protected]

Dr. Johannes von Borany

Forschungszentrum Rossendorf

Institut für Ionenstrahlphysik

und Materialforschung

Bautzener Landstr. 128 (B6)

01328 Dresden

[email protected]

Georg Braun

Infineon Technologies AG

Memory Products Pro DNA

Postfach 80 09 49

81609 München

[email protected]

Dr. Steffen Buschbeck

Zentrum Mikroelektronik Dresden AG

Grenzstr. 28

01109 Dresden

[email protected]

Dr. Carsten Diehl

BM für Bildung und Forschung

Mikrosystemtechnik

Referat 514

Heinemannstraße 2

53175 Bonn

[email protected]

Dr. Manfred Dietrich


Nanoelektronik und -systeme

Referat 515

Heinemannstr. 2

53175 Bonn

[email protected]


Dr. Volkmar Dietz


Strategie, Planung, Forschungs-

koordination

Referat Z 22

Heinemannstraße 2

53175 Bonn

[email protected]

Dr. Jochen Dreßen


Physikalische Technologien

Graf-Recke-Straße 84

40239 Düsseldorf

[email protected]

Dr. Reimund Engl

Infineon Technologies AG

Dept. MP PMT - Polymer

Materials and Technology

Paul-Gossen-Straße 100

91052 Erlangen

[email protected]

Dr.-Ing. Peter Haring Bolivar

RWTH Aachen

Inst. für Halbleitertechnik

Sommerfeldstraße 24

52056 Aachen

[email protected]

Dr. Dietrich Hesse

Max-Planck-Institut für

Mikrostrukturphysik

Weinberg 2

06120 Halle (Saale)

[email protected]

Dr. Andreas Hoffknecht


Abt. Zukünftige Technologien Consulting

Graf-Recke-Straße 84

40239 Düsseldorf

[email protected]

Martijn Lankhorst

Philips Research Laboratories Eindhoven,

Inorganic Mat. And Processing

Building WA 1.250

Prof. Holstlaan 4

NL - 5656 AA Eindhoven

[email protected]

Dr. Wolfram Maass

Singulus Technologies AG

Semiconductor Equipment

TMR-MRAM

Hanauer Landstr. 103

63796 Kahl

[email protected]

3 Teilnehmerliste 9

Dr. Roland Mattheis

Institut für Physikalische

Hochtechnologie e. V.

Magnetoelektronik

Winzerlaer Str. 10

07745 Jena

[email protected]

Dr. Stefan Mengel


Nanoelektronik und –systeme

Referat 515

Heinemannstraße 2

53175 Bonn

[email protected]

Dr. Carsten Mitze

Carl Zeiss

Semiconductor Manufacturing

Technologies AG

Carl-Zeiss-Str. 22

73446 Oberkochen

[email protected]

Dr. Wilhelm Möring

Philips Semiconductors GmbH

Stresemannallee 101

22502 Hamburg

[email protected]

Christian Moormann

AMO GmbH /AMICA

Huyskensweg 25

52074 Aachen

[email protected]

Jens-Uwe Pfeiffer

DLR e. V.


Rutherfordstr. 2

12489 Berlin

[email protected]

Prof. Dr. Günter Reiss

Universität Bielefeld

Fakultät für Physik

Universitätsstr. 25

33615 Bielefeld

[email protected]

Prof. Dr. Herbert Schewe

Siemens AG

Corporate Technology

CT MM 1

Paul-Gossen-Straße 100

91052 Erlangen

[email protected]


Dr. Marcus Schumacher

AIXTRON AG

Advanced Materials

Kackertstraße 15 - 17

52072 Aachen

[email protected]

Dr. Gerd Schumacher

Forschungszentrum Jülich GmbH

PTJ

Leo-Brandt-Straße

52428 Jülich

[email protected]

Dr. Jürgen Stümpfig


Optische Technologien

Referat 513

Heinemannstraße 2

53175 Bonn

[email protected]

Prof. Dr. Rainer Waser

Forschungszentrum Jülich GmbH

Inst. für Festkörperforschung

Leo-Brandt-Straße

52428 Jülich

[email protected]

Dr. Joachim Wecker

Siemens AG

CT MM 1

Postfach 32 20

91050 Erlangen

[email protected]

Prof. Dr.-Ing. habil Hans-Jörg

Werrmann

Deutsches Zentrum für Luft- und

Raumfahrt e. V.


Rutherfordstr. 2

12489 Berlin

[email protected]

Dr. R. M. Wolf

Philips Research

Department Head Inorganic Chemistry

Prof. Holstlaan 4 (WB 641)

NL - 5656 AA Eindhoven

[email protected]

Prof. Dr. Matthias Wuttig

RWTH Aachen

1. Physikalisches Institut

Postfach

52056 Aachen

[email protected]

11

4 Zusammenfassung

Dieses Kapitel fasst die wichtigsten Aussagen der Vorträge und der anschließenden Diskussi-

onen zu den verschiedenen Technologien zusammen.

4.1 NVM allgemein

In der Informations- und Kommunikationstechnik werden Daten gegenwärtig entweder auf

magnetischen Festplattenspeichern oder mit Halbleiterspeichern gespeichert. Magnetische

Festplattenspeichern erreichen die höchsten Speicherdichten bei den niedrigsten Kosten pro

bit. Ihr Nachteil liegt in der für die meisten Anwendungen zu geringen Geschwindigkeit.

Halbleiterspeicher erreichen wesentlich höhere Geschwindigkeiten, aber bei erheblich gerin-

geren Speicherdichten und zu wesentlich höheren Kosten pro bit.

Die Kosten pro bit Speicherkapazität sinken seit Jahrzehnten exponentiell. Bei den Halbleiter-

speichern fällt der Preis zur Zeit um ca. 35 % pro Jahr. Die Preisentwicklung wird vor allem

durch die Verkleinerung des Flächenbedarfs eines bit getrieben. Bezogen auf die Speicherka-

pazität sind mittlerweile sowohl Festplatten als auch Flash-Speicher billiger als Papier.

Der heutige Markt der Halbleiterspeicher teilt sich im Wesentlichem zwischen Flash, DRAM

und SRAM auf 5) (siehe auch Abb. 1). Der Flash-Speicher ist der einzige nichtflüchtige Halb-

leiterspeicher mit bedeutenden Marktanteilen. Er erreicht mit Zellgrößen von 4 bis 10 F2 6) die

höchsten Dichten unter den Halbleiterspeichern, ist aber im Vergleich zum DRAM und

SRAM langsam, braucht hohe Spannungen und ist mit maximal 106 Schreib-, Lesezyklen für

viele Anwendungen nicht langlebig genug.

Der DRAM hat mit 8F2 eine kleine Zellgröße. Er kann schnell gelesen und beschrieben wer-

den. Nachteile sind einerseits die Flüchtigkeit, die ein ständiges Refreshen des Speicherinhalts

notwendig macht und der zunehmend komplizierte Aufbau, um trotz abnehmender Struktur-

größen die Kapazität des Speicherkondensators zu gewährleisten.

5) Einen einführenden Überblick über die Technologien bietet auch H. Klose u.a., Proceedings of the 31th Euro-

pean Solid-State Device Research Conference, 45 –50, 2001 6) F gibt die feature size, die kleinste lithographisch hergestellte Struktur, an.


Der SRAM ist zur Zeit das schnellste Speicherkonzept auf dem Markt. Er braucht keine Re-

freshzyklen, verliert seine Information aber, sobald keine Versorgungsspannung anliegt. Mit

einer Zellgröße von 100-150 F2 ist er sehr groß und damit auch teuer.

Besonders bei mobilen Anwendungen besteht Bedarf nach nichtflüchtigen Speichern. Das

Ziel ist ein Universalspeicher, der die Performance des SRAM/DRAM mit der Zellgröße des

DRAM oder Flash und mit der Nichtflüchtigkeit des Flash vereinigt. Eine weitere Zielsetzung

besteht darin, durch die Realisierung von Halbleiterspeichern sehr hoher Dichte (bei eventuell

leicht reduzierter Performance) eine Brücke zwischen Halbleiterspeichern und den Festplatten

zu schlagen. Ob sich dieses Ziel verwirklichen lassen wird, ist noch unklar und wird letztlich

durch die Kosten entschieden. Als mögliche Kandidaten sind zahlreiche Technologien in der

Diskussion, von denen die wichtigsten intensiv auf dem Fachgespräch diskutiert wurden.

4.2 Spintronik

Ziel der Spintronik ist die Entwicklung einer revolutionären neuartigen Elektronik, die auf

dem Spinfreiheitsgrad der Elektronen (Ladungsträger) basiert. Während die heutige konventi-

onelle Elektronik Ladungen und deren Energie nutzt, setzt die Spinelektronik (oder kurz

Spintronik), zusätzlich oder anstelle der Elektronenladung auf die Orientierung des Spins,

sowie auf die Spinkopplung. Schnelle Spinmanipulation und schneller Spintransport verspre-

chen im Vergleich zur konventionellen Elektronik höhere Geschwindigkeiten bei geringerer

Leistungsaufnahme. Zudem erscheint der Spin robuster gegenüber Störstellen zu sein. Zur

Realisierung einer solchen Spintronik wird aus heutiger Sicht die Materialgruppe der ferro-

magnetischen Halbleiter favorisiert. Diese Materialien versprechen eine Integration von In-

formationsspeicherung und -verarbeitung sowie neue Funktionalitäten, die weder im Ferro-

magneten noch im Halbleiter alleine existieren. Zudem ist mit diesen Materialien die

Kompatibilität zu bisherigen Halbleiter-Materialien (GaAs-System, Si) erreichbar. Ein Bei-

spiel für neue Funktionalitäten ist die Beeinflussung der magnetischen Eigenschaften und

damit des remanenten Speicherzustands durch elektrische Felder 7).

7) H. Ohno et al., Nature 408 (2001); B. Beschoten, Phys. Bl. 54 (2001)


Auf Basis der bisher bekannten Effekte scheinen Bauteile mit GHz-THz möglich zu sein. Bei

Vergleichen der Spintronik mit der bisherigen Elektronik ist der deutlich geringere Entwick-

lungsstand der Spintronik zu beachten. Bisherige qualitative und quantitative Aussagen über

die Leistungsfähigkeit einer Spintronik beruhen auf Schlussfolgerungen aus physikalischen

Grundeffekten und weniger auf Messungen an realen Bauelementen. Die Basisentdeckungen

der Spintronik wie die Spininjektion in III/V Halbleiter liegen erst drei bis vier Jahre zurück.

Die bisherige wissenschaftliche Bevorzugung der III/V-Halbleiter gegenüber Silizium beruht

auf der Tatsache, dass das III/V-System als direkter Halbleiter mit optischen Methoden der

Analytik zugänglich ist. Optische Detektion der Spinpolarisation des emittierten bzw. absor-

bierten zirkularpolarisierten Lichtes (Spin-LED) ist zur Zeit eine der wesentlichen Analyse-

methoden der Spintronik. Prinzipiell spricht aber nichts gegen einen Übergang auf das techno-

logisch dominierende Si, da das Wachstum von ferromagnetischen Halbleitern auch auf Si

möglich ist.

Der Bezug der Spintronik zu den nichtflüchtigen Speichern liegt in der absehbaren intrinsi-

schen Kompatibilität der Spintronik zum MRAM (Kapitel 4.6). Die Spintronik ist dabei die

Logikeinheit und der MRAM der Speicher. In einem weiteren Schritt könnten Logik und

Speicher auch vereinigt werden.

Vor einer technologischen Nutzung der Spintronik müssen die Spineigenschaften im Halblei-

ter verstanden und kontrollierbar sein. Derzeit fehlen noch Materialien mit einer Curie-

Temperatur Tc, deutlich über Raumtemperatur. Diese Materialien müssten zudem zu den bis-

herigen Halbleiter-Prozessen kompatibel sein. Die Theorie hat bereits aussichtsreiche Kandi-

daten 8) für Hoch-Tc Materialien identifiziert. Ebenfalls notwendig ist ein effektiver Spinin-

jektionsprozess. Bisher ist auf diesem Gebiet nur die prinzipielle Machbarkeit nachgewiesen

worden 9). Mehr als 30% Effizienz bei der Spininjektion von Fe in AlGaAs konnten bisher

noch nicht erreicht werden 10). Aufgrund dieses geringen Wirkungsgrads des Injektionspro-

zesses könnte die erwartete geringe Leistungsaufnahme eines Spinflips durch die notwendige

Leistungsaufnahme bei der Spininjektion kompensiert werden.

Neben der Effizienz der Injektion ist auch die Spinpolarisation der magnetischen Elektroden

von entscheidender Bedeutung. Die bisher verwendeten Elektrodenmaterialien Fe, Co, Ni

sowie deren Legierungen weisen eine Spinpolarisation von nur 30-40% auf und begrenzen

8) T. Dietl, H. Ohno et al Science 287, 1019 (2000) 9) G. Schmidt et al., PRB 62, R4790 (2000); D. Grundler, PRB 63, R161307 (2001); Rashbah, PRB 62, 16267

(2001); H.J. Zhu et al., PRL 87, 016601 (01) 10) A.T. Hanbicki et al, APL 80 1240 (02)


damit zusätzlich die Effizienz derzeitiger spinelektronischer Bauelemente. Magnetit Fe3O4,

CrO2, sowie einige andere Materialien aus der Gruppe der Heusler-Legierungen weisen Spin-

polarisationen von bis zu 100% auf. Inwieweit diese Materialien mit der bisherigen Elektronik

sowie deren Herstellungsprozessen kompatibel sind, ist noch offen. Hauptmotivation für die

Forschung an diesen Materialien ist daher das wissenschaftliche Verständnis.

Unabhängig vom Material befasst man sich mit den Transporteigenschaften der Materialien

und dem mikroskopischen Verständnis von Grenzflächeneffekten am Interface Ferromag-

net/Halbleiter.

Neben den offenen Punkten bei den Materialien fehlen noch Bauelement-Designs, die über

den „klassischen“ Spintransistor hinausgehen und z.B. für die Realisierung eines Quanten-

computers, d.h. parallele Informationsverarbeitung mit verschränkten Spinzuständen im Fest-

körper, notwendig sind. In ca. drei bis vier Jahren sollten verwertbare Bauelementkonzepte

vorliegen. Die hier zur Zeit bearbeiteten Forschungsthemen sind die Spineffekte und -

kontrolle in Quantendots in Hinblick auf spinkohärente, optische Bauelemente.

4.3 Organische Speicher

Organische Speicher können aus Polymeren oder kleineren organischen Molekülen aufgebaut

sein. Im Gegensatz zu molekularen Speichern, bei denen die Information durch den Zustand

einzelner Moleküle codiert 11) wird, speichern organische Speicher die Information im Volu-

men.

Für organische Speicher sind verschiedene Materialklassen in der Diskussion, die

unterschiedliche Schaltmechanismen nutzen. Am weitesten fortgeschritten sind die Arbeiten

von Thin Film Electronics. Die Firma, an der Intel beteiligt ist, arbeitet mit ferroelektrischen

Polymeren und hat bereits Einzelelemente demonstriert. Exakte technische Daten sind leider

nicht öffentlich bekannt, die derzeitige Geschwindigkeit scheint aber im Bereich von Flash-

Speichern zu liegen. Bei den ferroelektrischen Speichern wird die gespeicherte Information

durch das Auslesen gelöscht (destructive read). Ihre Skalierbarkeit scheint eingeschränkt.

Vielversprechend scheinen organische Speicher, die auf einem Schalten der Leitfähigkeit be-

ruhen. Das Prinzip wurde bereits an einzelnen Zellen demonstriert. Sie behalten ihren Inhalt

auch beim Auslesen (non-destructive read) und sind wahrscheinlich besser skalierbar.

11) Zur Molekularelektronik siehe auch Ergebnisse des Fachgespräches Molekularelektronik (Zukünftige Tech-

nologie, Band 39


Organische Speicher bieten möglicherweise Vorteile durch geringe Kosten und hohe Spei-

cherdichten. Die hohen Speicherdichten könnten durch kleine Zellgrößen von bis zu 4F2 und

das Stapeln mehrerer Schichten realisierbar sein. Bei den ferroelektrischen Ansätzen muss

allerdings bezweifelt werden, ob sich eine 4F2 Zelle realisieren lässt, da die Hysterese der

polymeren Ferroelektrika nicht steil genug ist, und sie mit steigender Zyklenzahl zudem noch

abflacht.

Nachteile der organischen Speicher sind unter anderem ihre relativ geringen Geschwindigkei-

ten.

Intel arbeitet in Kooperation mit Thin Film Electronics intensiv an organischen Speichern.

Daneben ist von Lucent Technologie und AMD bekannt, dass sie an organischen Speichern

arbeiten 12).

Großer Forschungsbedarf besteht bei den Materialien und der Entwicklung geeigneter Prozes-

se. Nach Aussage von Herrn Engl gibt es mittlerweile viele Materialien, deren Eigenschaften

für den Einsatz zur Datenspeicherung geeignet scheinen. Die Materialien sind aber noch lange

nicht optimiert. Sie werden bisher über „Try and error“-Verfahren gefunden. Einer zielgerich-

teteren Forschung steht ein noch mangelndes Verständnis der Speichermechanismen entge-

gen. Für eine Integration in den CMOS-Herstellungsprozess ist die Temperaturstabilität der

Materialien eventuell zu gering. Hochdichte Speicher erfordern die Integration in die CMOS-

Technologie und damit Prozesstemperaturen von 300 °C – 400 °C. Die bisher gezeigte Stabi-

lität einiger der Polymere bis ca. 200 °C ist dafür nicht ausreichend.

Aussagen über die Skalierbarkeit lassen sich noch nicht treffen, da für die Präparation zur Zeit

reine Vakuumprozesse genutzt werden und noch keine Erfahrungen mit der Lithographie vor-

liegen. Fraglich ist, ob organische Speicher bei Verwendung konventioneller optischer Litho-

graphie einen Kostenvorteil hätten. Dieser könnte eventuell durch die Möglichkeit, mehrere

Ebenen zu stapeln, zustande kommen.

Unabhängig von den Fragen, die der organische Speicher als hochdichter Speicher aufwirft,

hat er möglicherweise ein großes Potenzial als All-polymer-Speicher im Low cost-, Low per-

formance-Bereich, etwa für die Verwendung in SmartCards oder Transponder-Systemen.

12) A. Stikeman, Technology Review, September 2002, 31


4.4 PC-RAM

Phase Change Speicher nutzen reversible Phasenwechsel bestimmter Materialien (z.B. Chal-

kogene) zwischen einem amorphen und einem kristallinen Zustand. Dabei geht die kristalline

Phase durch ein kurzes Erhitzen auf die Temperatur Ta in die amorphe Phase über. Ein länge-

rer Temperaturpuls auf eine Temperatur Tk < Ta lässt die amorphe Phase rekristallisieren.

Das Prinzip wird bei wiederbeschreibbaren CDs und DVDs bereits angewendet. Bei ihnen

wird die für die Phasenwechsel notwendige Wärme durch Laserlicht zugeführt. Zum Auslesen

wird die unterschiedliche Reflektivität beider Phasen genutzt. Im PC-RAM (Phase Change-

Random Access Memory) wird die Wärme durch elektrische Ströme erzeugt. Beim Auslesen

wird der unterschiedliche elektrische Widerstand beider Phasen genutzt, der um bis zu vier

Größenordnungen differieren kann. Durch diesen hohen Kontrast führen bereits Phasenwech-

sel in sehr kleinen Volumina zu ausreichend großen Signalen. Größere modifizierte Volumina

führen zu höherem Kontrast, bei niedrigeren Geschwindigkeiten und umgekehrt. Das PC-

Material selbst kann vom Rand oder aus dem Volumen der Zelle heraus kristallisieren, wobei

bei kleinen Zellen die Kristallisation vom Rand Vorteile bietet.

Erste Arbeiten zum PC-RAM Anfang der 70er Jahre waren erfolglos, da die damaligen, gro-

ßen Speicherzellen sich als zu langsam erwiesen und zuviel Energie verbrauchten. Die fort-

schreitende Miniaturisierung sowie Fortschritte bei den Materialien machen den Speichertyp

heute wieder interessant.

Neben Philips und STM setzt vor allem Intel, deren Mitbegründer Moore bereits bei den ers-

ten Ansätzen beteiligt war, auf den PC-RAM.

Intel hat in Kooperation mit Ovonics bei einem 4 Mbit-Demonstrator 107 Schreib-/Lesezyklen

nachgewiesen. Für Einzelelemente wurde bisher 1014 Zyklen gezeigt. Bemerkenswerterweise

werden beim Einsatz in optischen Speichern nur ca. 106 Zyklen erreicht. Beim PC-RAM er-

höht die notwendige Kontaktierung mit einem Metall die Wärmeabfuhr und damit die Le-

bensdauer. Die Wärmeableitung erfolgt vertikal in das Substrat hinein.

Ovonics hat bereits das Speichern von mehreren bit pro Zelle demonstriert.

Die Zuverlässigkeit des PC-RAM wird durch zwei Probleme beschränkt. Zum einen kann es

an den Grenzflächen (PC-Material/Elektrode) zu Interdiffusionen und Reaktionen kommen,

zum anderen kommt es aufgrund der Volumenänderung beim Phasenwandel zu mechani-

schem Stress. Die Volumenänderung beim Kristallisieren beträgt 5-10 % und kann zu Rissen


und zum Abplatzen der Schichten führen. Ein aussichtsreicher Lösungsansatz ist die Verwen-

dung dünner Schichten, bei denen in Experimenten keine Risse auftraten.

Ein Vorteil der Technologie ist ihre gute Skalierbarkeit. Je kleiner die Strukturen werden,

desto weniger Energie muss für die Phasenwechsel aufgebracht werden, und desto geringer

werden die Schaltströme, die derzeit im mA-Bereich liegen.

Die potenzielle Speicherdichte und die maximale Taktfrequenz werden letztlich durch thermi-

schen cross-talk zwischen benachbarten Speicherzellen begrenzt.

Forschungsbedarf besteht bei den Materialien (PC-Legierung, Elektroden), für deren Optimie-

rung auch theoretische Methoden und Simulationen angewendet werden.

4.5 FRAM

Ferroelektrische Speicher nutzen die remanente Polarisation eines ferroelektrischen Dielektri-

kums zum Speichern von Information. Unterhalb einer Curie-Temperatur TC besitzen Ferroe-

lektrika in der Regel eine Domänenstruktur, innerhalb derer es zu einer spontanen Polarisation

kommt. Mit wachsendem angelegten elektrischen Feld richten sich die Dipole der Domänen

gleich aus und die Polarisation wird maximal. Nun behält das Material auch ohne äußeres

Feld seine remanente Polarisation ±Pr. Die gespeicherte Information bleibt also auch ohne

Versorgungsspannung erhalten.

Bei den Materialien werden derzeit Ferroelektrika mit Perowskite-Struktur, z.B. SrBi2Ta2O9

(SBT) oder Pb(ZrxTi1-x)O3 (PZT) favorisiert. Die spontane Polarisation unterhalb TC resultiert

aus Verschiebungen der Kationen und Anionen innerhalb der nicht zentrosymmetrischen E-

lementarzelle.

Bei PZT können Defekte am Interface Elektrode/dielektrischer Film dazu führen, dass die

Hysterese mit steigender Zyklenzahl flacher wird und die remanente Polarisation abnimmt.

Abhilfe kann hier die Verwendung oxidischer anstelle von Pt-Elektroden bringen.

Bei Verwendung von Bi-haltigen Perowskiten, wie SBT an Stelle von PZT, scheint das Elekt-

rodenmaterial weniger problematisch zu sein. SBT weist gegenüber PZT eine deutlich gerin-

gere remanente Polarisation auf. Nach Angaben von Herrn Hesse arbeiten international meh-

rere Gruppen (vor allem in Korea und Japan) an dem neuen Material (Bi,La)4Ti3O12, Lanthan-

substituiertes Wismuttitanat (BLT), das die jeweiligen Vorteile von PZT

und SBT (große Polarisation des PZT, Ermüdungsfestigkeit des SBT) in sich zu vereinen ver-

spricht. Die Kooperation zwischen Infineon und Toshiba setzt auf die Verwendung von PZT.


Bisher ist nicht geklärt, bis zu welcher Strukturgröße stabile ferroelektrische Zustände erzeugt

und umgeschaltet werden können. Herr Waser erwartet das superparaelektrische Limit für

drei-dimensionale Strukturen bei Strukturen kleiner 20 nm 13) und für zwei-dimensionale

Strukturen bei Schichtdicken kleiner 4 nm 14). Dieses Limit kommt dadurch zustande, dass

bei diesen kleinen Strukturen die thermische Energie eine remanente Polarisation innerhalb

der Domänen verhindert. Für PZT konnte bis hinunter auf 100 nm kein Einfluss der Struktur-

größe auf TC festgetellt werden.

Ferroelektrische Speicher können auf zwei verschiedenen Wegen realisiert werden.

1. Die Ferroelektrischen Random Access Memories (FRAM oder FeRAM)15 bestehen ähn-

lich wie die DRAM, aus einer Kombination von Transistoren und Kondensatoren, wobei

das Ferroelektrikum als Dielektrikum des Kondensators Verwendung findet. Zum Schrei-

ben und Lesen der Information werden Spannungspulse verwendet. Beim Auslesen führen

die beiden möglichen Polarisationszustände des Dielektrikums zu einer unterschiedlichen

Stromantwort, je nachdem, ob das an den Kondensator angelegte elektrische Feld parallel

oder antiparallel zur remanenten Polarisation ist. Das Auslesen eines FRAM-

Kondensators ist destruktiv, d.h. die gespeicherte Information wird gelöscht und muss neu

geschrieben werden.

Gegenüber dem MRAM ist der höhere Kontrast von Vorteil. ∆R/R beträgt ca. 30-50 %

beim MRAM, ∆C/C beim FRAM ca. 150 %-300 % (vergl. Seite 21). Bei der Diskussion

wurde deutlich, dass die Realisierung einfacher, flächensparender und stapelbaren Pas-

sivmatrix-Designs Materialien benötigen würde, die eine Rechteck-Hysterese zeigen.

Da die Polarisation der Materialien günstiger mit der feature size skaliert, als die Kapazi-

tät eines Kondensators, benötigt der FeRAM, im Gegensatz zum DRAM, erst ab Spei-

cherdichten > 32 Mbit drei-dimensionale Strukturen. Es hat sich herausgestellt, dass

MOCVD in der Lage ist, auch Trench-Kondensatoren homogen zu beschichten. Dies kann

eine Beschichtung durch sputtern aufgrund von Abschattungseffekten nicht leisten.

Der FeRAM ist neben dem Flash der am weitesten entwickelte NVM. Die Firma Samsung

vermarktet bereits einen 4 Mbit-Speicher. Bauelemente mit 32 Mbit wurden demonstriert.

2. Die zweite Möglichkeit, ferroelektrische Speicher zu verwirklichen, ist der die FeFET

(Ferroelectrical Field Effect Transistor). Er wird mitunter auch FET-Typ FRAM genannt.

13) siehe auch: R. Waser, Towards the superparaelecttric limit of ferroelectric nanosized grains, TNT2002 14) vergleiche dazu: O. Auciello u.a., The Physics of ferroelectric memories, Physics Today, 22-27, July 1998 15) FRAM ist ein eingetragener Markenname der Firma Ramtron. Die Firma hat unter anderem Lizenzabkom-

men mit Fujitsu, Hitachi, Infineon, Rohm, Samsung, ST Microelectronics und Toshiba geschlossen.


Der Aufbau gleicht dem eines gewöhnlichen MOSFET (Metal Oxide Semiconductor Field

Effect Transistor) mit einem Ferroelektrikum als Gate-Dielektrikum. Durch Variation der

Gate-Spannung lässt sich die Polarisation des Dielektrikums schalten, wodurch wiederum

die Ladungsträgerdichte im Kanal des FET manipuliert wird. Je nach Polarisationsrich-

tung schaltet der Transistor also auf Durchgang oder er sperrt. Dieser Zustand bleibt erhal-

ten, solange die remanente Polarisation des Ferroelektrikums groß genug ist. Theoretisch

besitzen FeFET zahlreiche Vorteile gegenüber den FRAM. Eine FeFET-Speicherzelle be-

steht nur aus einem Transistor. Es lassen sich daher höhere Speicherdichten realisieren.

Das Auslesen der Information ist nicht destruktiv, da nur die Leitfähigkeit des FET-

Kanals ausgelesen wird, wobei das Ferroelektrikum nicht manipuliert wird. Dies hat den

Vorteil, dass FeFET sowohl sparsamer als auch schneller sein können, da die Information

nicht nach jedem Auslesen neu geschrieben werden muss.

Trotz dieser zahlreichen Vorteile ist der FeFET bei weitem nicht so weit entwickelt wie

der FRAM. Gründe sind nach Aussage von Herrn Hesse einige materialphysikalische

Probleme:

- Für einen hochdichten FeFET-Speicher müssen 100 nm große ferroelektrische Struk-

turen hergestellt werden können.

- Es werden ermüdungsarme Materialien benötigt.

- Gbit Speicher benötigen Strukturen von 100 nm und damit im Bereich der Korngrößen

polykristalliner Film. Man benötigt daher texturierte Schichten oder besser epitakti-

sche Filme mit geeigneter kristallografischer Orientierung zur Verbesserung der Hy-

stereseeigenschaften.

- Defekte am Ferroelektrikum/Halbleiter Interface führen zu hohen elektronischen Zu-

standsdichten, „die als Einfangzentren für Ladungsträger wirken und die Transistor-

Charakteristik ungünstig beeinflussen“ 16). Diese Probleme führen bisher dazu, dass

die Information nur für einige Stunden gespeichert wird.

Nach Aussage von Herrn Waser könnte der FeFET aber auch mit der heutigen retention

time als Ersatz für den DRAM interessant werden.

16) M. Alexe, C. Harnagea und D. Hesse; Phys. Blätter 56, Nr. 10 (2000)


4.6 MRAM

Die Magnetoelektronik beschäftigt sich mit den Auswirkungen vieler gekoppelter Spins in

Form einer remanenten Magnetisierung, wohingegen die (quantenmechanischen) Eigenschaf-

ten einzelner oder weniger (gekoppelter) Spins und die sich daraus ergebenden Effekten Ge-

genstand der Spintronik (Kapitel. 4.2) sind. Man kann somit die Magnetoelektronik als „klas-

sischen“ (im Sinne einer Betrachtung quantenmechanischer Mittelwerte) Teil der Spintronik

auffassen.

Grundlage der heutigen Magnetoelektronik ist der Giant-Magneto-Resistance-(GMR) Ef-

fekt 17) und der Tunneling-Magneto-Resistance-(TMR) Effekt 18). Der GMR-Effekt beruht auf

den Auswirkungen einer spinabhängigen bzw. magnetisierungsabhängigen Streuung auf den

elektrischen (Ohmschen) Widerstand eines Elements, während der TMR-Effekt die spin- bzw.

magnetisierungsabhängige Änderung eines Tunnelwiderstandes (quantenmechanisches Tun-

neln der Ladungsträger durch die isolierende Zwischenschicht) beschreibt. Peter Grünberg

(Forschungszentrum Jülich) erhielt 1998 für die Entdeckung des GMR-Effektes den deut-

schen Zukunftspreis des Bundespräsidenten für Technik und Innovation 19).

In Festplattenleseköpfen kommen GMR-Bauelemente bereits kommerziell zum Einsatz. Auf-

grund ihrer vielfach besseren Eigenschaften werden sie in naher Zukunft auch die bisherigen

Hall- und AMR-(Anisotropic-Magneto-Resistance) Sensoren im Fahrzeug- und Maschinen-

bau ersetzen. Der Marktdurchbruch bei TMR-Elementen, zu denen auch der Magnetic Ran-

dom Access Memory (MRAM) zählt, steht noch aus. Das Grundelement des MRAM besteht

aus zwei ferromagentischen Elektroden, die durch eine (sub)nm dünne nichtleitende Barriere

voneinander getrennt sind. Je nach relativer Magnetisierung der beiden Elektroden (parallele

oder antiparallele Magnetisierung) fließt bei Anlegen einer Spannung ein „großer“ (parallele

Magnetisierung) oder ein „kleiner“ (antiparallele Magnetisierung) Tunnelstrom durch den

Schichtstapel, entsprechend den digitalen Zuständen „1“ und „0“. Der Umschaltvorgang zwi-

schen „0“ und „1“ erfolgt im idealisierten Fall durch das addierte magnetische Feld der word-

und bit-Leitungen, über welche auch der Speicherzustand ausgelesen wird.

17) G. Binasch et al., Phys. Rev. B39 (1989) 4828; M.N. Baibisch et al., Phys. Rev. Lett 61 (1988) 2472 18) T. Miyazaki, T. Tezuka, J. Magn. Magn. Mater. 139 (1995) L231; J.S. Moodera, L.R. Kinder, J. Appl. Phys.

79 (1996) 4724 19) http://www.deutscher-zukunftspreis.de


Aus heutiger Sicht verspricht der MRAM, die Schnelligkeit, Skalierbarkeit und Zyklenzahl

des DRAM mit der Nichtflüchtigkeit des Flash-Speichers zu verbinden. Daher wird dem

MRAM auch das größte Potenzial zur Realisierung eines Universalspeichers, d.h. eines Spei-

chers, der universell für alle Anwendungen geeignet ist, zugesprochen. Die relative Unabhän-

gigkeit des zugrundeliegenden TMR-Effektes von der Skalierung ist ein weiterer Vorteil im

Vergleich zu den bisherigen Halbleiterspeichern. Das derzeitig erkennbare physikalische Li-

mit des MRAM-Konzeptes liegt im superparamagnetischen Limit der ferromagnetischen E-

lektroden (siehe Seite 98 oben) bei weiterer Verkleinerung. Materialien mit höherer magneti-

scher Anisotropie würden zwar das superparamagnetische Limit weiter unterdrücken,

erfordern aber auch höhere Schaltströme. An MRAM-Zellen bis hinunter zu 50nm Kanten-

länge konnte der TMR-Effekt gemessen werden.

Wesentlich für die Leistungsfähigkeit des MRAM scheinen die Form und der zeitliche Ver-

lauf des Umschaltpulses von „0“ nach „1“ bzw. von „1“ nach „0“ zu sein. Ein ungeeigneter

Umschaltpuls kann eine langandauernde Präzessionsbewegung der Magnetisierung auslösen,

wodurch die gewollte Ummagnetisierung der Elektrode stark verzögert wird und dadurch die

erreichbare Taktrate des MRAM stark herabgesetzt wird. Bei entsprechendem Design von

Form und zeitlichem Verlauf des Schaltpulses sind Taktraten im GHz-Bereich erreichbar.

Die aus Gründen der Hochintegrierbarkeit favorisierte X-point-Architektur weist bisher

Nachteile in der erreichbaren Geschwindigkeit auf. Aufgrund der Parallelschaltung der Zellen

bei X-point-Architektur sinkt die Signalhöhe der einzelnen TMR-Zellen und damit die er-

reichbare Geschwindigkeit. Bisherige Demonstratoren besitzen daher pro Zelle einen FET,

mit dem das Signal verstärkt wird. Der Nachteil des FET-MRAM oder auch Transitor-Zelle

ist jedoch die eingeschränkte Hochintegrierbarkeit aufgrund des Platzbedarfs des FET.

Niedrige Werte von Magnetisierung bzw. Polarisation führen zu einer höheren Empfindlich-

keit in Bezug auf das unbeabsichtigte Überschreiben von Nachbarzellen durch den Schreib-

vorgang. Ebenfalls negativ für die Überschreibempfindlichkeit ist eine nicht rechteckige

Schalthysterese. Der MRAM hat zwar, im Vergleich zum FRAM, eine idealere, rechteckigere

Form der Schalthysterese, in den Absolutwerten der erreichbaren Magnetisierung bzw. Polari-

sation liegt er aber deutlich unter den beim FRAM erzielbaren Werten (vergl. Seite 18). Die

im Vergleich zum FRAM noch verbesserungswürdige Signalhöhe der TMR-Zellen wurde mit

dem deutlichen Entwicklungsvorsprung des FRAM erklärt. Ein grundsätzliches Problem zum

Erreichen höherer Signalhöhen und damit eines besseren Kontrastes liegt nicht vor.


Das derzeitige Hauptproblem des MRAM ist die Skalierung der Prozesstechnologie vom der-

zeitigen „Labormaßstab“ auf industrielle Größe. Wesentliches Teilproblem ist die Homogeni-

tät der (sub)nm Tunnelbariere über die gesamte Waferfläche und damit die Homogenität des

TMR-Signal, speziell wenn eine hochdichte X-point-Architektur ohne homogenisierende

Transistoren angestrebt wird. Problematisch ist hierbei die exponentielle Abhängigkeit des

Tunnelstroms von der Dicke der Tunnelbarriere. Vorteilhaft für die Skalierbarkeit ist die

weitgehende Unabhängigkeit des Widerstandhubs ∆R/R von der Zellgröße. Weiter zu opti-

mierender Parameter ist der Flächenwiderstand R*A, dessen Wert innerhalb weniger Jahre

von 107 Ωµm2 (1995) auf 10 Ωµm2 (2002) gesenkt werden konnte. Innerhalb des gleichen

Zeitraums stieg die Signalhöhe ∆R/R von 18% (1995) bis auf 65% (2002) bei Raumtempera-

tur. Die Zellgröße F2 ging von 106 µm2 (1995) auf 2.5*10-3 µm2 (2002) zurück, und die Pro-

zesstemperatur konnte von < 200 °C auf 400 °C gesteigert werden. Bisher ist es allerdings

noch nicht gelungen, obige Werte gleichzeitig an einem Bauteil zu realisieren (siehe Seite 98

unten).

Für eine wirtschaftliche Verwertung wird ein Waferdurchmesser von 200 mm angestrebt. Die

Ausbeute eines MRAM-Prozesses sollte 90% erreichen und die Herstellung CMOS-

kompatibel sein. Aus heutiger Sicht erscheinen Prozesstemperaturen von bis zu 300 °C ohne

Verschlechterung der Eigenschaften möglich. Die Kompatibilität zum CMOS-

Backendprozess konnte bereits gezeigt werden. Laut Aussagen von Philips befindet sich der

MRAM bzw. die MRAM-Prozesstechnologie in einer Übergangsphase von Forschung zur

Entwicklung, weshalb endgültige Eigenschaften und Parameter noch nicht feststehen. Für

einen wirtschaftlichen Durchbruch sollte der MRAM zumindest die wesentlichen Eigenschaf-

ten heutiger Speicher erreichen und nur entsprechend seinem Mehrwert teurer sein.

Erste Anwendungen des MRAM werden in Form von Smart-Cards und eigenständigen An-

wendungen für den Automobilbereich, Mobilfunk, Steueranlagen etc. gesehen. Ein Vordrin-

gen des MRAM in den PC-Markt wird erst mittelfristig erwartet. Der erste Markteintritt wird

2003 seitens des Motorola Konsortiums (1 Mbit, FET-MRAM auf 200mm Wafer) erwartet.

Für das Jahr 2004 ist ein 256 Mbit FET-MRAM seitens IBM/Infineon angekündigt. Weiterhin

arbeiten u.a. noch Philips, ATMEL, NVE/Cypress, Honeywell sowie Toshiba/NEC an dieser

Thematik. Honeywell setzt dabei jedoch die GMR-Technologie ein. Der häufig zitierte Ho-

neywell 1 Mbit Chip ist jedoch nur ein Test-Chip für Schaltungslayout ohne volle Funktiona-

lität.


4.7 Flash

Die Flash-Technologie ist derzeit die einzige NVM-Technologie, die mit hohen Speicherdich-

ten am Markt vertreten ist. Besonders die Verbreitung mobiler Geräte, wie Mobiltelefone,

PDAs, Digitalkameras, hat zu einer stark wachsenden Nachfrage des Marktes geführt (siehe

Abb. 1 auf Seite 3).

Im Aufbau ähnelt eine Flash-Zelle einem Feldeffekttransistor FET. Die Flash-Zelle ist um ein

sogenanntes floating-gate aus leitendem Poly-Silizium ergänzt, welches im Gate-

Dielektrikum integriert ist. Die zu speichernde Information wird durch Ladungen auf dem

floating-gate repräsentiert, welche die I-U Charakteristik des FET steuern und so ein Auslesen

ermöglichen. Zur Programmierung werden entweder heiße Elektronen auf das floating-gate

(Channel Hot-Electron Injection, CHEI) injiziert oder die Elekronen tunneln auf das floating-

gate (Fowler-Nordheim Tunneln, FN). Beim Löschvorgang fließen die gespeicherten Ladun-

gen durch Fowler-Nordheim Tunneln vom floating-gate ab.

Es werden zwei Versionen von Flash-Speichern unterschieden. Beim NAND-Flash werden

mehrere Flash-Zellen in Serie, mit je einem Transistor am Ende der Kette, geschaltet und über

ein mehr oder minder kompliziertes I/O-Interface angesprochen. Dieser Speicher ist dichter

als der NOR-Flash, bei dem die einzelnen Zellen parallel geschaltet sind. Der NOR-Flash ist

also im Prinzip ein Random Access Memory RAM. Der Speicherinhalt einzelner Zellen kann

wesentlich schneller ausgelesen werden. Der NAND-Flash läßt sich hingegen schneller lö-

schen, da ganze Blöcke auf einmal gelöscht werden können. Der NOR-Flash wurde 1988 von

Intel eingeführt. Die NAND-Flash Architektur 1989 von Toshiba vorgestellt.

Aufgrund der Architektur ist der NAND-Flash wesentlich dichter und damit billiger, aber

seine Random Access Zeiten sind wesentlich größer, als die des NOR-Flash. Infolgedessen

werden NAND-Flash hauptsächlich dort genutzt, wo große Datenmengen bei niedrigen Kos-

ten gespeichert werden müssen. NOR-Flash werden hauptsächlich zur Speicherung von Pro-

gramm-Codes genutzt, da hier ein schneller Zugriff entscheidend ist.

Mittlerweile sind Flash-Speicher auf dem Markt, die zwei bit pro Zelle speichern können.

Als Nachteile der Flash-Speicher sind die im Vergleich zum DRAM bzw. SRAM langen Pro-

grammierzeiten und die Langzeitstabilität anzusehen. Schwachstellen in der Isolation des

floating-gates können zu einem Abfluss der Ladung und damit zu Informationsverlust führen

(Stress induced leakage current, SILC).


Neue Entwicklungen versuchen, den konzeptionellen Nachteilen durch zwei verschiedene

Ansätze zu begegnen:

- Der erste Ansatz ersetzt das leitende Poly-Silizium floating-gate durch eine isolierende

Siliziumnitridschicht. Die Ladungen werden in Fangstellen dieser Schicht gespeichert. Je

nach konkreter Ausführung wird zwischen MONOS (metal-oxide-nitride-oxide-

semiconductor), SONOS (silicon-oxide-nitride-oxide-semiconductor) oder NROM 20)

(nitride read only memory) unterschieden.

- Der zweite Ansatz nutzt Nanokristalle im Dielektrikum 21). Beide Ansätze verbessern die

Langzeitzuverlässigkeit, da Schwachstellen in der Isolation nicht mehr zum Abfluss der

gesamten Ladung vom leitendem floating-gate, sondern nur zur Entladung einzelner

Fangstellen oder Nanokristalle führen können.

4.8 Fazit

In der Abschlussdiskussion des Fachgesprächs bestand weitgehende Einigkeit, dass sich mit

MRAM, FRAM und PC-RAM drei vielversprechende Technologien in der Entwicklung be-

finden. Ob sie mittelfristig das Potenzial haben werden, bedeutende Anteile des Flash, bzw.

DRAM-Marktes zu übernehmen, kann derzeit allerdings noch nicht entschieden werden und

wird letztlich von den Herstellungskosten abhängen. Nach Prognose der ITRS 22) werden sich

die Kosten eines bit-Speichervolumens beim DRAM bis 2016 von derzeit 5,4 µcent auf 0,042

µcent reduzieren. Sollten die NVM-Technologien in diesem Preiskampf nicht konkurrieren

können, wobei möglicherweise geringfügig höhere Kosten durch den Mehrwert zu vertreten

sind, so wird sich die Industrie mit der Weiterentwicklung von low energy DRAM und NV-

SRAM begnügen. Eine Abschätzung über die Herstellungskosten der verschiedenen Ansätze

läßt sich derzeit noch nicht kalkulieren.

Eine starke Position der deutschen Industrie auf dem Gebiet der nichtflüchtigen Datenspeicher

würde Arbeitsplätze in der Speicherproduktion schaffen bzw. sichern können. In der Ab-

schlussdiskussion wurde aber auch darauf hingewiesen, dass sekundäre Effekte möglicher-

weise Einfluss auf die ganze Gesellschaft haben werden. Auf die Bedeutung der NVM für die

Realisierung der Visionen vernetzte Welten bzw. Ambient Intelligence wurde bereits in der

20) Ingentix (Joint Venture von Infineon und Saifun) 21) J. von Borany u.a., Annual Report IIM 2000, FZR-314 22) International Technology Roadmap for Semiconductors, http://public.itrs.net/


Einleitung eingegangen. Von großer gesamtgesellschaftlicher Bedeutung ist aber sicherlich

auch ihr Energieeinsparpotenzial.

Welche der Technologien, MRAM, FRAM oder PC-RAM, die größten Chancen hat, lässt

sich derzeit nur sehr schwer abschätzen. Am weitesten entwickelt ist der FRAM. Er wird am

längsten intensiv von der Industrie verfolgt. Allerdings entwickeln sich MRAM und PC-RAM

derzeit mit mehr Dynamik. Dieser Umstand kann aber auch darin begründet sein, dass die

Entwicklung der Produktionsintegration eine schwierige und langwierige Phase ist, in der sich

der FRAM schon länger befindet. Die konkrete Produktentwicklung steht dem MRAM und

dem PC-RAM noch bevor. Detailprobleme werden auch hier erst bei der technologischen

Realisierung sichtbar werden.

Für den MRAM spricht, dass er mit den beiden Konzepten der X-point-Zelle und der Transis-

tor-Zelle ein breites Anwendungsspektrum abdecken kann, sowie das große Engagement der

Industrie. Das theoretische Potenzial des PC-RAM scheint mit den Möglichkeiten des MRAM

und FRAM vergleichbar, von Vorteil scheinen der hohe Kontrast und seine gute Skalierbar-

keit. Allerdings weist die Technologie einen deutlichen Entwicklungsrückstand gegenüber

den beiden Konkurrenten auf.

Der organische Speicher befindet sich in einem noch relativ frühen Entwicklungsstadium. Er

hat wegen der Möglichkeit, mehrere Speicherebenen zu schichten, eventuell das technische

Potenzial zu einem hochdichten Speicher bei relativ geringer Geschwindigkeit. Ein solcher

hochdichter Speicher wird sich nur durch Integration in die CMOS-Technologie realisieren

lassen. Die damit verbundenen Herstellungskosten reduzieren die Chancen des organischen

Speichers. Vielversprechender erscheint ihnen die Möglichkeit, das All-organic-, Low-cost-,

Low-performance-Speicher ihren Markt finden werden.

Das Potenzial der Spintronik und der Molekularelektonik für die Speichertechnologie ist viel-

versprechend, konkrete Leistungsdaten lassen sich derzeit aber noch nicht seriös abschätzen.

Die Forschung ist auf diesen Gebieten noch weitgehend im Grundlagen- bzw. Vorfeldbereich

angesiedelt. Beide Ansätze werden also sicherlich nicht die Speicherrevolution von morgen

einläuten, sind aber derzeit aussichtsreiche Kandidaten für die Revolution von übermorgen.

Ob es überhaupt zu einer Revolution kommen wird und sich ein nichtflüchtiger, kostengüns-

tiger, schneller und stromsparender Universalspeicher realisieren lässt, der in sämtlichen An-

wendungsgebieten ohne größere Einschränkungen einsetzbar sein wird, gehört zu den span-

nendsten Fragen auf dem Gebiet der Nanoelektronik der nächsten Jahre.

27

5 Vorträge

5.1 Künftige nichtflüchtige Speicher – Massenspeicher und nichtflüchtigeRAMs; Dr. Mikolajick (Infineon)

Herr Mikolajick konnte aufgrund eines Flugzeugdefektes leider nicht an dem Fachgespräch

teilnehmen. Sein Beitrag wurde kurzfristig von seinem Kollegen, Herrn Braun, übernommen.

Herr Mikolajick hat sich in dieser Situation bereit erklärt, die wesentlichen Aspekte seines

Vortrages noch einmal zusammenzufassen:

In elektronischen Systemen kommt der Speicherung von Daten eine hohe Bedeutung zu. Da-

bei können heutige Speicher grob in zwei Kategorien unterteilt werden. Solche, die einen

schnellen Schreib-/Lesezugriff ermöglichen (RAM = Random Access Memories) und solche,

die eine sehr hohe Speicherdichte bei sehr viel längeren Zugriffszeiten ermöglichen. Die erst-

genannte Kategorie wird heute ausschließlich von Halbleiterspeichern abgedeckt. Die letztge-

nannte Kategorie wird heute durch magnetische Massenspeicher und optische Massenspeicher

abgedeckt. Mit der Entwicklung neuer Konzepte, wie einer dreidimensionalen Integration

oder der Realisierung sehr vieler mikromechanischer Abtasteinrichtungen in einem Array,

könnte es künftig gelingen, auch den Bereich zwischen Festplatten und Halbleiterspeichern

mit einer kostengünstigen Lösung zu erschliessen. Folie 3 zeigt verschiedene Lösungen in

einer stark vereinfachten Auftragung der Kosten pro Bit über die Schreib-/Leseperformance.

RAM Speicher werden immer dann gebraucht, wenn der Speicherinhalt mit hoher Datenrate

auf der Ebene eines einzelnen Bits oder Bytes manipuliert und gelesen werden muss. Dies ist

z.B. bei der Speicherung von Programmcodes der Fall. Im Gegensatz dazu wird bei Daten wie

Bildern, Musikstücken, Videos etc. nur auf vergleichsweise grosse Datenmengen zugegriffen.

Der erforderliche Datendurchsatz kann dabei durch paralleles Lesen und Schreiben erreicht

werden. Auf Folie 4 sind einige potentielle Anwendungen für künftige nichtflüchtige RAM

Speicher sowie typische Anwendungen für nichtflüchtige Massenspeicher gezeigt.

Zwischen Festplatten und Halbleiterspeichern gibt es einen konzeptionellen Unterschied. Die-

ser besteht darin, dass bei Festplatten mit einer einzigen Zugriffseinrichtung auf eine grosse

Anzahl von Bits zugegriffen wird, während bei Halbleiterspeichern jedes Bit eine eigene Zu-


griffseinrichtung (Verdrahtung) aufweist. Bei Festplatten muss deshalb das einzelne Bit zur

Informationsspeicherung nicht strukturiert werden, was eine sehr hohe Speicherdichte bei

geringen Kosten zulässt. Dafür ist das Auffinden der Information mit nur einer Zugriffsein-

richtung zeitaufwendig. Der Vergleich zwischen Festplatte und Halbleiterspeicher ist auf

Folie 5 dargestellt. Für die Zukunft könnte auch ein Speichermedium, das sowohl von der

Zugriffszeit her als auch von den Kosten her zwischen den beiden Lösung angesiedelt ist und

mechanisch robust ist, für viele Anwendungen sehr attraktiv sein.

Heute gibt es drei verschiedene Typen von Halbleiterspeichern. Statische RAMs (SRAMs)

bestehen typischerweise aus zwei gekoppelten Invertern. Durch die Verwendung von aktiven

Bauelementen wird eine sehr geringe Zugriffszeit (bis < 1ns) möglich, und es kann ein reiner

CMOS Prozess zur Herstellung verwendet werden. Nachteilig ist jedoch der hohe Flächenbe-

darf und damit der hohe Kostenaufwand, der durch 6 Transistoren erzeugt wird. Bei dynami-

schen RAMs wird die Information als Ladung auf einem Kondensator gespeichert. Dies

macht ein periodisches Auffrischen der Information nötig. Da zur zuverlässigen Speicherung

eine Mindestladung nicht unterschritten werden darf, müssen seit der 4 Mbit Generation drei-

dimensionale Kondensatorstrukturen verwendet werden, die einen komplizierten Herstel-

lungsprozess nach sich ziehen. Nichtflüchtige Speicher können heute nur dadurch realisiert

werden, dass Ladung auf einen Floating gate oder in einer Schicht, die sehr viele Störstellen

enthält, gespeichert wird. Dabei dominieren heute Flash Speicher, die floating gate Zellen

verwenden, den Markt. Derartige Speicherzellen haben einige schwerwiegende Nachteile, wie

sehr lange Programmier- (µs-ms) und Löschzeiten (100µs-1s), geringe Zykelfestigkeit (ty-

pisch 106) sowie die Notwendigkeit, Hochspannungen (10-20V) auf dem Chip erzeugen zu

müssen. Folie 6 zeigt einen Überblick über die Stärken und Schwächen heutiger Halbleiter-

speicher. Das Ziel in künftigen Generationen ist es, die Stärken aller drei Technologien zu

verknüpfen also einen RAM Speicher zu realisieren, der eine kleine Zelle hat und nichtflüch-

tig ist (NVRAM = nonvolatile RAM).

Aus Folie 7 wird eine weitere sehr wichtige Randbedingung für die Speicherentwicklung

deutlich. Sowohl Festplatten als auch Halbleiterspeicher zeigen eine dramatische Reduktion

der Kosten pro bit über die letzten 20 Jahre. Diese wird durch eine kontinuierliche Reduktion

der Grösse eines Speicherbits realisiert. Bei Technologien, die heute im Entwicklungs- oder

Forschungsstadium sind, muss dieser Trend berücksichtigt werden. Eine Technologie, die mit

den bestehenden Technologien am Markt konkurrieren möchte, muss in der Lage sein, mit

5 Vorträge 29

diesem Kostentrend mitzuhalten. D.h., dass die Skalierbarkeit der Strukturgrösse ein sehr

wichtiges Kriterium für den Erfolg einer neuen Speichertechnologie sein wird.

Für künftige Speicher werden neue Materialien, die neue Schaltmechanismen ermöglichen, in

den CMOS Prozess integriert. Folie 8 zeigt, wie derzeit laufende Forschungs- und Entwick-

lungsarbeit nach den verwendeten Materialien gegliedert werden können. Vor allem drei

Technologien, die auf der Integration anorganischer Materialien in einen CMOS Prozess be-

ruhen, werden als Kandidat für eine künftige NVRAM Technologie gehandelt. Ferroelektri-

sche Speicher (FeRAM), Magnetoresistive Speicher (MRAM) und Phasenumwandlungsspei-

cher. Bei Ferroelektrischen Speichern wird die elektrische Polarisation in einem

Ferroelektrikum zur Informationsspeicherung benutzt (Folie 9). Bei Magnetoresistiven Spei-

chern wird der Magnetowiderstand einer Anordnung aus zwei ferromagnetischen Elektroden,

die von einem dünnen Tunneldielektrikum getrennt werden, zur Speicherung genutzt (Folie

10). Schließlich verwenden Phasenumwandlungsspeicher den reversiblen Übergang zwischen

einem amorphen und einem kristallinen Zustand, der auch bei wiederbeschreibbaren opti-

schen Speichern eingesetzt wird, um die Information zu unterscheiden (Folie 11).

Neben der Integration anorganischer Materialien werden auch Konzepte untersucht, die orga-

nische Materialien zur Informationsspeicherung nutzen. Bei Polymerspeichern wird entweder

der Widerstand oder die elektrische Polarisation im Volumen eines Polymers geschaltet. Po-

lymere hätten den Vorteil, dass eine Integration von vielen Speicherlagen übereinander und

damit eine signifikante Erhöhung der Speicherdichte möglich würde. Mit der Möglichkeit,

auch andere Bauelemente in Polymertechnologie zu realisieren, eröffnet diese Technologie

zudem das Potenzial eines reinen Polymerspeichers, der sehr kostengünstig durch eine

Drucktechnik hergestellt werden könnte. Das Konzept eines Hybridspeichers, der Polymer-

speicherzellen mit der Standard CMOS Technik kombiniert, ist auf Folie 12 erläutert. Auf

einem derartigen Chip könnten sehr viel höhere Speicherdichten als mit den heute üblichen

Techniken realisiert werden.

Blickt man in die fernere Zukunft, so gibt es bereits Konzepte, die auf dem Schalten einzel-

ner Moleküle beruhen. Folie 13 illustriert ein auf einem Nitrobenzothiol Molekül basierendes

sowie ein auf carbon nanotubes beruhendes Konzept. Auch hier ergibt sich das Potenzial ei-

ner völlig neuen – auf Molekülen basierenden – Elektronik und damit das Potential einer sehr


viel kostengünstigeren Fertigung als bei heutigen Speichern auf Basis der Siliziumtechnolo-

gie.

Ausgehend von der bei Festplatten verwendeten Technik wird seit einigen Jahren versucht,

ganze Arrays aus Abtastvorrichtungen (z.B. AFM Spitzen) herzustellen und diese mit einem

geeigneten Speichermechanismus zu kombinieren (Folie 14). Dabei sind eine Reihe unter-

schiedlicher Speichermechanismen, angefangen von der bei Festplatten üblichen magneti-

schen Speicherung über ferroelektrische Speicherung und Phasenumwandlung bis zu ther-

momechanischem Schreiben von Vertiefungen in eine Polymerschicht, denkbar. Dieser

Ansatz wird als „Probe Storage“ bezeichnet. Mit diesem Ansatz könnte künftig ein Speicher

mit einer Dichte und einer Performance zwischen der von Festplatten und Halbleiterspeichern

realisiert werden.

Zusammenfassend lässt sich feststellen, dass heutige Halbleiterspeicher entweder massive

Performance-Einschränkungen haben oder flüchtig sind. FeRAM, MRAM und Phasenum-

wandlungsspeicher sind drei Kandidaten, um einen wirklichen nichtflüchtigen RAM zu reali-

sieren, der die Eigenschaften eines DRAM oder SRAM mit der Nichtflüchtigkeit verbindet.

Für sehr hohe Speicherdichten sind Konzepte denkbar, bei denen mehrere Lagen von Spei-

cherschichten übereinander gestapelt werden. Dies wäre mit einem rein passiven MRAM-

Array oder mit einem Polymerspeicher denkbar. Einen ähnlichen Speicherdichtebereich

könnte man auch von den Festplatten her kommenden mit dem „Probe Storage“-Konzept er-

reichen.

5 Vorträge 31

Folie 1

Folie 2

Dr.- Ing T.Mikolajick IFDD MDC TIN2002-07-18 Page 1

Future Nonvolatile Memory Technologies

Infin

eon

Future Nonvolatile Memory Technologies -

High Density Data Storage and Nonvolatile RAM

T.Mikolajick

Infineon Technologies

Memory Products

IFDD MDC TIN - New Memory Technologies

NVM Fachgespräch

Bonn, 29.August 2002



Outline

g Driving Forces for New Technologies

g Ferroelectric Memories

g Magnetoresistive Memories

g Phase Change Memories

g Polymer Memories

g Molecular Memories

g Probe Storage

g Summary


Folie 3

Folie 4



cost

/bit

Performance (read/write speed)

dens

ity

Probe Storage

3D

Memories

HD

DS

DRAMFlash

SRAMSemiconductor

Memories

volatile

non-volatile

Memory Space

HDDS: High Density Data Storage

NVRAM: Nonvolatile Random Access Memory

HDD: Hard Disk Drive

HDD

NVRAM

FeRAMMRAMPCRAM



NVRAM(Potential Applications!

today HDD + DRAM orFlash/EEPROM + SRAM/DRAM are used)

Software (and Data) for...

Cell Phones Pocket PC / PDA

Smart CardsSmart Phones

High Density Data Storage

Memory Cards for...

MP3Digital Photos

Digital VideosE-books

We might also see large amounts of data

memory on-board in smart phones etc.

Applications

Research is also required in the

application field (not just in technology)

5 Vorträge 33

Folie 5

Folie 6



g One access unit (wiring) for every bit

è Fast random access (1ns-50µs)

è lower density than HDD (up to 1Gb)

è higher cost per bit than HDD

Semiconductor Memory

≈1500X

>100XIs

ther

e a

solu

tio

n in

bet

wee

n?

g One (or a few) access unit(s) for

complete Memory

è Slow random access (8-12ms)

è very high density (up to 180GB)

è very low cost per bit

Hard Disk Drive (HDD)

Semiconductor Memories vs. Hard Disk Drives


Future Nonvolatile Memory TechnologiesToday´s Semiconductor Memory Technologies

SRAM

VDD VDD

WL

BL BL

6 transistor cell

Advantages

- very fast read/write

- no refresh

Drawbacks

- volatile

- large cell

Universal Memory (Nonvolatile RAM)=

Nonvolatility of FlashCell size of DRAM/FlashPerformance of SRAM/DRAM

DRAM1 transistor / 1 capacitor cell

WL

BL

Advantages

- fast read/write

- small cell

Drawbacks

- volatile

- complicated technology

stored charge

Flash1 transistor cell

BL

WL

Advantages

- nonvolatile

- small cell

Drawbacks

- slow write/erase

- only block erasable

- limited endurance

stored charge

feedback


Folie 7

Folie 8



Price Trends for DRAM, Flash and HDD

g Price decline is accomplished by shrinking the area occupied by a single bit

g Any new Technology will have to compete with the price trend of the established solutions

è Shrinkability is an important aspect (must be at least as good or better than established)


Future Nonvolatile Memory TechnologiesClassification of Semiconductor Memories in Production and under Development

CMOS

bistable devicescapacitor

floating gate devicescharge trapping devices

charge storagefeedback

“all polymer”

Memory

neworganic materialsusing bulk effects

+

Hybrid PolymerMemories

ferroelectric switchingconductance switching

Molecular Electronics

neworganic materials

using quantum mechanicaleffects in single molecules

+

Molecular Memories

conductance switchingnew effects ?

Production Development Research

newinorganic materials

+

FeRAM

MRAM

Phase Change Memories

ferroelectric switchingconductance switching

Integration Challenge

5 Vorträge 35

Folie 9

Folie 10



Ferroelectric Memories

PL

WL

BL

WL

drain

WLplu

g

Pt2

Pt1

bitline

source Pb

Ti/ZrO

a

c

g Ferroelectrics: PZT (Lead-Zirkonium Titanat) or SBT (Strontium Bismut Tantalat)

g Ferroelectric module is fabricated between transistor and metalization

g Reading: change polarization state and measure transferred charge è destructive

g Ferro FET: use FE layer as gate dielectric è nondestructive read, 4F2 cell

Advantages- fast read/write

- low power/ low voltage

- high endurance



- high endurance

Drawbacks- destructive read- integration issues: non etchable materials (Pt, Ir) O2 barrier /H2 sensitivity 3D integration for high density

Drawbacks- destructive read- integration issues: non etchable materials (Pt, Ir) O2 barrier /H2 sensitivity 3D integration for high density

Status- products up to 256k and

smart cards

- 8M (Samsung TSB IFX)

and 32M (Samsung) prototypes

Status- products up to 256k and

smart cards

- 8M (Samsung TSB IFX)

and 32M (Samsung) prototypes

Topics: 3D Integration; reliability @ small feature sizes



Magnetoresistive Memories

Magnetization: Parallel Anti-parallelResistance: Small Large

free ferromagnetic electrode

thin insulator (<2nm)reference ferromagnetic electrode

Magnetic Tunnel Junction (MTJ)

g Other options GMR and AMR are used for low density radiation hard products

resistance and signal to low for high density

g MTJs are fabricated in back end of line

g Writing is done by passing currents through BL and WL



- unlimited endurance

- 3D stacking



- unlimited endurance

- 3D stacking

Drawbacks- integration issues: etching of FM materials shape of tunnel junction thin tunnel insulator- write currents do not scale

Drawbacks- integration issues: etching of FM materials shape of tunnel junction thin tunnel insulator- write currents do not scale

Status- 256k demonstrator (ISSCC 01)

- products announced for 2004

(Motorola, IBM/IFX)

Status- 256k demonstrator (ISSCC 01)

- products announced for 2004

(Motorola, IBM/IFX)

Half-select Ix

Half-select Iy

writing

Topics: reduce switching current; stability @ small feature sizes


Folie 11

Folie 12



amorphous

chalcogenide high resistive statelow resistive state

resistive

electrode

Crystalline chalcogenide

Advantages- fast read/write- low power/ low voltage- effect improves with scaling- multiple levels possible

Advantages- fast read/write- low power/ low voltage- effect improves with scaling- multiple levels possible

Drawbacks- sublithografic size to supply current by minimal transistor- thermal engineering required- interface needs careful optimization

Drawbacks- sublithografic size to supply current by minimal transistor- thermal engineering required- interface needs careful optimization

Status- Effect demonstrated on

test structures

- 4M demonstrator (INTEL)

Status- Effect demonstrated on

test structures

- 4M demonstrator (INTEL)

Phase Change Memories

g Chalcogenides (e.g. Ge2Sb2Te5) can be switched between amorphous and crystallineg About 2 orders of magnitude resistance change between amorphous and crystallineg Switched region is limited by resistive electrode

n melt. temperature Tm ≈ 630°C

n glass trans. temp. Tx ≈ 310°C

n cryst . time t2 < 50ns

Topics: reduce reset current; reduce thermal coupling;

reproducibility/stability of small features in large arrays; ML cell



Hybrid Polymer Memories

g CMOS base processg polymer memory layers are stacked on top of the CMOS waferg Memory is a simple array of crossed metal electrode with polymer in-between è Stacking of layers allows about 10x memory densityg Conductance switching and ferroelectric switching are possible mechanisms

draw

ing:

S.L

ai,

INT

EL

Advantages- very small cell (4F2)- very high density-simple process

Drawbacks- limited temp. stability of polymers- limited switching speed of ferroelectric polymers

Status- mostly academic work- first prototypes are under development

Topics: find suitable material for resistive switching;

increase thermal stability of polymers; demonstrate stacking

5 Vorträge 37

Folie 13

Folie 14



S

Au

Au

NO 2

Molecular Memories

Example1: Molecular RAMAu - Example 4- ethnylphenyl-4’-ethnylphenyl-2’-nitro-1-benzen-ethiolate - Au

Status- massive basic research in industry and universities- many different switching mechanisms/chemistries demonstrated- still basic questions concerning integration into circuits

Status- massive basic research in industry and universities- many different switching mechanisms/chemistries demonstrated- still basic questions concerning integration into circuits

Example2: Carbon Nanutube RAM

Topics: find suitable switching effect; find fabrication/integration scheme



Probe Storage isèAn array of micromechanical probing units like AFM or STM cantilevers

with individual wiring (like in semiconductor memories)

è Each is serving a large number of bits (like in HDD)

è Possible Storage Mechanisms: Magnetic (CHIPS), Ferroelectric (Seagate?),

Phase Change (HP), thermomechanical (IBM)

IBM

(Millipede)

HP (Atomic

resolution

storage ARS)

Probe Storage


Folie 15



Summary

g Mobile applications call for Nonvolatile Memories

g Today´s Semiconductor Memories are either volatile or have limited write speed

and endurance

g Density (cost per bit )of semiconductor Memories is much lower (higher)

than that of dard disk drives

g FeRAM, Transistor MRAM and Phase Change Memories

are competing technologies to realize a real NVRAM. i.e. a technology

that could replace DRAM, Flash, EEPROM and(slow) SRAM

g x-point MRAM and hybrid polymer memories are possible candidates for very high

density data memories

g Probe storage is an alternative approach to high density data memories coming from

Hard Disk drive related work

g Polymer memories and molecular memories are receiving large attention in research

g On the long run polymer memories and molecular memories could lead to completely

different integration approaches without silicon (reel to reel fabrication,

chemical self assembly of complete circuits)

g Research is also required on new applications to make efficient use of the new memories

5 Vorträge 39

5.2 Spinelektronik; Dr. Beschoten (RWTH Aachen)

Spinelektronik

ZielEntwicklung einer revolutionären neuartigenElektronik, die auf dem Spinfreiheitsgrad derElektronen basiert, zusätzlich oder anstelle derElektronenladung.

In March of 1959 Richard Feynman challanged his listeners to build

„Computers with wires no wider than 100 atoms, a microscope that can view individual atoms, machines that could manipulate atoms 1 by 1, and circuits involving quantized energy levels or the interactions of quantized spin.“

Richard Feynman - „There is Plenty of Room at the Buttom “1959 Annual Meeting of the American Physical Society

Bernd Beschoten, 2. Physikalisches Institut, RWTH Aachen

Konventionelle Elektronik Ladung

• basiert auf Zahl der Ladungen und ihrer Energie• Performance limitiert durch Geschwindigkeit und Dissipation

SpinSpinelektronik

• basiert auf Richtung des Spins sowie der Spinkopplung• höhere Geschwindigkeit bei weniger Dissipation


Informationstechnologie

With today’s electronic

devices running off

the electron’s charge...

what ever happened to its spin?

www.ibm.com

Halbleiter: Silizium Ferromagnete: Eisen

nutze quantenmechanischen 'Spin' des Elektrons sowie seine LadungIntegration von Informationsspeicherung und -verarbeitungneue Funktionalität, die weder im FM noch im HL alleine existiert

Spintronics kombiniert FM mit HL

• Magnetischer Datenspeicher• Nichtflüchtige Speicher:MRAM

www.ibm.com

Phänomene in der Spinelektronik

GMR

Ferromagnet/Metall

Leseköpfe

FMM

FM

FMM

FM

R klein

R groß

TMR Ferromagnet/Isolator- spinabhängiges Tunneln- MRAM

FM FM

5 Vorträge 41

Halbleiter-Spinelektronik

FMInjektor Detektor

FM

1-D oder 2-D Kanal

HL

Spintronik-Device

• Spinpolarisation

• Spininjektion (Grenzfläche)

• Spintransport/-dephasierung

• Spindetektion

• Spinmanipulation

Gate-Elektrode

FM FM

Spin präzediert um interneund externe B-Felder

• Kontrolle der Präzessions- frequenz und -phase

Warum Halbleiter-Spinelektronik ?

Zentrale Entdeckungen seit 1997

• Ferromagnetisches GaMnAs (Sendai, Japan)

• Ferromagnetische HL (GaMnN) bei RT

• Elektrische Spininjektion in III-V-HL aus - PM-II-VI-Halbleiter (Würzburg) - FM-Halbleiter (Sendai, UCSB) - FM-Metall Fe bei RT (PDI Berlin, NRL)

• Spinlebensdauer optisch generierter kohärenter Elektronenspins - >100 ns in n-GaAs - 3 ns in ZnSe Quantendots bei RT

• Spinkohärenzlänge

- >100 µm in n-GaAs (UCSB)J. M. Kikkawa, D.D. Awschalom,

Nature397, 139 (1999)

H. Ohno, Science281 (1998)

R. Fiederling et al., Nature 402, 788 (1999)

Y. Ohno et al., Nature 402, 790 (1999)

H.J. Zhu et al., PRL 87, 16601 (2001)

J. A. Gupta et al., PRB 59, R10421 (1999)


Vorteile des Spins gegenüber reiner Ladung

Vorteile Spins vs. Ladung

• Spinmanipulation schneller

• Spintransport schneller

• Spin robust gegen Störstellen

• Schnelle Speicher bei hoher Dichte

• geringe Leistungsaufnahme (programmierbare Logik)

• Neue Funktionalität: Magnetismus schaltbar durch elektrische Felder

Spinabhängige Elektronik

Quanten-Spinelektronik• Tunneln und Transport von Quanten-Spinzustände: Frequenz durch Spinaufspaltung bestimmt: GHz - THz• Spinabhängige resonante Tunneldioden und Spinfilter• Spin FETs („Spin-Gating“)• Spintransistor• Spin LEDs, Spin-Laser

Kohärente Spinelektronik• Optisch generierte kohärente Spinzustände, kohärente Kontrolle der propagierenden Spininformation: Optische Encoder/Decoder

Quanten-Informationsverarbeitung

• QuBits aus kohärenten Spinzuständen in Quantendots

5 Vorträge 43

Forschungsstrategien in der Spinelektronik

• Viele Forschungsstrategien basieren auf Integration von Funktionen

Logic StorageSEMICONDUCTOR

SPINTRONICS

Electronics

Logic StorageSEMICONDUCTOR

SPINTRONICS

MagneticsMagnetics

Electronics

Photonics

Mechanics

Wissenschaftlicher FortschrittHerausforderungen

klassisch• MRAM• magn. FETs•

• Speicherung• Verarbeitung•

quantenmech.

Magnetische Halbleiter

Unmagnetische Halbleiter

III-V HalbleiterGaAs

GaAs

ZnS-Struktur: a = 5,65 Å

Verdünnte magnetischeHalbleiter

II-VI Halbleiter(Cd, Mn)Te

paramagnetischantiferromagnetisch

ferromagnetischIII-V Halbleiter(Ga, Mn)As


Ferromagnetische III-V Halbleiter

x(Mn) ~ carrier density0.04

metallic

T (x)C

Tem

pera

ture

(K)

300

120

0.08

insulating ?

0

3+ (Ga Mn )As1-x, x

2+

Rolle des Mn :2+

AkzeptorGitterstörunglokales mag. Moment Ferromagnetismus

itinerant vs. lokalisierter

Wissenschaft:

spin polarisierte Elektronik: RTDsTechnologie:

Ziel: Elektrische Spininjektion

Nachweis der Spininjektion ?

Elektrolumineszenz

Spinpolarisierte Ladungsträger EL polarisiert

(selection rules)

1±=∆ jm

CB

VB

holes

electrons21

−21+

23+

23−

σ+σ−

dT < TC

P = σ+ − σ−

σ+ + σ−

Elektrische Spininjektion

Spininjektion

Polarisationklein

T>77K

groß B=2T

niedrig (30K)

ElektronenLöcher

Temperatur

T=300K

SiGe

AlPAlAs

GaNGaP

10 100 1000

GaAsGaSb

InPInAs

ZnOZnSe

T.Dietl, H. Ohno et al. Science 287, 1019 (2000)

III-V Ferromagnete

III-V II-VIFerromagnet Paramagnet

QWp n

Y. Ohno et al., Nature (2000)

QWp n

R. Fiederling et al., Nature (2000)

5 Vorträge 45

Arten der elektrischen Spininjektion vom FM in den HL

• Injektion durch Ohmschen Kontakt G. Schmidt et al. PRB 62, R4790 (2000)

• Injektion und Detektion durch FM/HL/FM PunktkontaktD. Grundler PRB 63, R161307 (2001)

• Spininjektion durch Tunneln über Schottky-Barriere

EF

?

FMHL

Schottky-Barriere wirkt als Tunnelbarriere bei Spintransport

Rashbah, PRB 62, 16267(01)

H.J.Zhu et al., PRL 87, 016601 (01)A.T. Hanbicki et al., APL 80,1240 (02)

Spininjektion von metallischem Fein III-V-Halbleiter

Arten der elektrischen Spininjektion vom FM in den HL

• Verstärkungsfaktor • Spin-Flip-Streuung am Interface• Spinlebensdauer in Verarmungsschicht• Spinlebensdauer heißer Elektronen

• Spininjektion durch ballistische heiße Elektronen

• Magnetischer Tunnel- Transistor (S.P. Parkin, IBM)

Wichtige Fragestellungen

EF

VBCVEB

CollectorBaseEmitter

?e-

Spinfilter

FM HL-GaAsFM


Neue Funktionalität: Schaltbarer Ferromagnetismus in InMnAs

H. Ohno et al., Nature 408 (2000)B. Beschoten, Phys. Bl. 54 (2001)

paramagnetisch

ferromagnetischTc

VG<0VG>0

Ladungsträgerdichte

Tem

pera

tur

M

H

M

H

RHa

ll(W

)

B (mT)

Sample B 22.5 K

B (mT)

RHa

ll(W

)

0 V+125 V–125 V0 V

ferromagnet paramagnet

high lowhole density

Phase of FM-semiconductor (In,Mn)Ascan be controlled by electrical field.

RHa

ll(W

)

B (mT)

Sample B 22.5 K

B (mT)

RHa

ll(W

)

0 V+125 V–125 V0 V

Ferromagnet Paramagnet

hoch niedrigLochdichte

Phase des FM-Halbleiters (In,Mn)Askann durch elektrisches Feld kontrolliertwerden.

InAs

(In,Mn)As

IsolatorGate-Elektrode

Substrat

VG<0VG>0

+ _

Hext=0

Mn-Momente

Löcher

Aufgaben und Herausforderungen in der Spinelektronik

Material:• Ferromagnetische Halbleiter mit hoher Curie-Temperatur

Spininjektion:• Hohe Spinpolarisation der magnetischen Elektroden• Mikroskopisches Verständnis und Kontrolle von Grenz-

flächeneffekten für Spintransport durch Interface

Spintransport:• Kontrolle der Ladungs- und Spin-Lokalisierung (Wellenfkt.)• Kontrolle der Ladungs- und Spindichten• Kontrolle der Spinlebensdauern und -mobilitäten

Quanteninformationsverarbeitung (DARPA):• Spineffekte und -kontrolle in Quantendots• Spinkohärente optische Bauelemente• Quanteninformationsverarbeitung mit > 10 QuBits

5 Vorträge 47

5.3 Organic Memory; Dr. Engl (Infineon)

1

MP TI TD PMT2002-08-29 In

fine o

n ORGANIC MEMORY

FachgesprächNon Volatile Memory29.08.2002

Reimund EnglInfineon Technologies AGMemory Products - Polymer Materials and Technology

2

MP TI TD PMT2002-08-29

Organic Memories - Outline

Introduction Ferroelectric polymers Polymers with aromatic side chains Phthalocyanines Charge transfer complexes Intramoleculare CT-molecules Pretests Summary


3


Organic Memories - Introduction

Molecular MemoryMolecular Memory Organic MemoryOrganic Memory

one single molecule 00 11 00 11 bulk

material

Features of Organic Memory Devices conductance and ferroelectric switching effects simple process (spin on, evaporation, etc.) CMOS compatible small memory cells organic layers can be stacked (3D memory) very high density possible

Features ofFeatures of Organic Memory Devices Organic Memory Devices conductance and ferroelectric switching effects simple process (spin on, evaporation, etc.) CMOS compatible small memory cells organic layers can be stacked (3D memory) very high density possible

polymers or low molecular compounds

4


Organic Memories - Ferroelectric Polymers

Intel, 2002

F F

H H

F F

HH

F F

H H

F F

HH

dipole moment

β-phase

Ferroelectric Polymer PVDF

data stored by changing the polarization of the polymer

stacking of polymer layer possible very high density first prototypes realized

data stored by changing the polarization of the polymer

stacking of polymer layer possible very high density first prototypes realized

BUT destructive read limited temperature stability limited switching speed limited scalability

BUTBUT destructive read limited temperature stability limited switching speed limited scalability

5 Vorträge 49

5


Organic Memories - Polymers with aromatic side chains

Conductance switching ON/OFF ratio 104

switching time <500µs spin on process CMOS compatible

Conductance switching ON/OFF ratio 104

switching time <500µs spin on process CMOS compatible

Universidade Federal do Parana, Curitiba, Brasil, 2000

polymeric backbone

redox activespecies

modification of the polymeric backbone ⇒ improved deposition behavior

variation of the redox active species ⇒ improved stability and switching performance

modification of the polymeric backbone ⇒⇒ improved deposition behavior

variation of the redox active species ⇒⇒ improved stability and switching performance

BUT air sensitive no data about memory retention time

BUTBUT air sensitive no data about memory retention time

x yCH2 C CH2 C

CH3 CH3

CO CO

OCH3 CH2

aromaticcompound

6


Organic Memories - Phthalocyanine

NN

N

N

N

NN

NM

University of Nottingham, UK, 1993University of Chemnitz, 1992University of Tuebingen, 1991Matsushita Research Institute, 1989

M: Pb, Cu

carefully vacuum deposition extremely important for switching effect

ON/OFF ratio 104 to 1010 switching time below 10 ns

carefully vacuum deposition extremely important for switching effect

ON/OFF ratio 104 to 1010 switching time below 10 ns

BUT quite unstable effect mechanism not clear

(crystall modification change vs. filament) perhaps no reversible memory effect at all

(chemical reaction with electrode)

BUTBUT quite unstable effect mechanism not clear

(crystall modification change vs. filament) perhaps no reversible memory effect at all

(chemical reaction with electrode)


7


Organic Memories - Charge Transfer Complex I

Oak Ridge National Laboratory, Tennessee, USA, 2000Beijing Laboratory of Vacuum Physics, China, 2000

N(CH2CH2CH2CH3)4[ ]x

S

SO

S

SO

SNi

SS

S 2

Academia Sinica, Beijing, China, 1996National University of Singapore, 1997

[TBA]x[Ni(DMID)2]O2N

CH CCN

CN

NH2H2N

Different Charge Transfer Different Charge Transfer Complex Complex SystemsSystems

CCCN

CN

NC

NCM + CC

CN

CN

NC

NCM ++

TCNQ

-

M: Ag, Cu

Johns Hopkins University, Maryland, USA (1980)Fudan University, Shanghai, China, 1992Olympus Ltd, Tokyo, 1990

[(M)+(TCNQ)- ]n

pDA

NBMN

8


Organic Memories - Charge Transfer Complex IIProperties:

conductance switching effect non destructive read ON/OFF ratio 102 to 104

switching time down to 10 ns

PropertiesProperties:: conductance switching effect non destructive read ON/OFF ratio 102 to 104

switching time down to 10 ns

BUT mechanism not clear

formation of intervalence species via redox reactionsintramolecular conformation changesfield induced reoriantation of entire molecules

conflicting publications about same systems

BUTBUT mechanism not clear

formation of intervalence species via redox reactionsintramolecular conformation changesfield induced reoriantation of entire molecules

conflicting publications about same systems

enormous amount of possible systems electrical properties affected strongly by decomposition process

(e.g. evaporation, electro decomposition, wet process, spin on)

enormous amount of possible systems electrical properties affected strongly by decomposition process

(e.g. evaporation, electro decomposition, wet process, spin on)

5 Vorträge 51

9


Organic Memories - Intramolecular CT-Molecules

University of California, Los Angeles, USA, 2002

Thermal evaporation of both metal and AIDCN Cell size: 1 mm2 Cell thickness (AIDCN/Al/AIDCN): about 120 nm

Thermal evaporation of both metal and AIDCN Cell size: 1 mm2 Cell thickness (AIDCN/Al/AIDCN): about 120 nm

2-Amino-4,5-imidazoledicarbonitrileAIDCN

AIDCNAIDCN

AIDCNAIDCN

AlAl

Five layer assembly

N

NH

NH2NC

NC

non destructive read threshold voltage: 2 V switching time: about 10 ns ON/OFF ratio: 104

non destructive read threshold voltage: 2 V switching time: about 10 ns ON/OFF ratio: 104

BUT memory retention time not yet

reproducible no data about temperature stability no fine structures feasible by this process

BUTBUT memory retention time not yet

reproducible no data about temperature stability no fine structures feasible by this process

10


Organic Memories - Promising Pretests

-4,00E-04

-3,00E-04

-2,00E-04

-1,00E-04

0,00E+00

-7 -6 -5 -4 -3 -2 -1 0

U [V]

I [A] On - State

Off - State

switch

0,00E+00

1,00E-04

2,00E-04

3,00E-04

4,00E-04

5,00E-04

0 2 4 6 8 10

U [V]

I [A] On -

State

Off - State

switch

memorycell

R

V

A

conductance switching non destructive read threshold voltage 2-6 V ON/OFF ratio 10 to 1000

conductance switching non destructive read threshold voltage 2-6 V ON/OFF ratio 10 to 1000

Infineon, 2002


11


Organic Memories - Summary

two effects demonstrated: ferroelectric and conductance switching

ferroelectric switching: destructive read, limited scalability conductance switching: non destructive read, scalable prototypes based on ferroelectric polymers exist already many different systems show conductance effects R&D is necessary to explore the capability and limits

of already known systems besides material selection and improvement developing

of adequate processing is indispensable pretests show promising results

two effects demonstrated: ferroelectric and conductance switching

ferroelectric switching: destructive read, limited scalability conductance switching: non destructive read, scalable prototypes based on ferroelectric polymers exist already many different systems show conductance effects R&D is necessary to explore the capability and limits

of already known systems besides material selection and improvement developing

of adequate processing is indispensable pretests show promising results

5 Vorträge 53

5.4 Phase-Change RAM; Prof. Wuttig (RWTH Aachen)

Intel‘s vision of new products and services

in-car computing

telematics

in-in-car computingcar computing

telematicstelematics

hybrid deviceshybrid devices

mobile phonesmobile phones

PDAsPDAs

Two-Way PagersTwo-Way PagersWeb TabletsWeb Tablets

micronotebooksmicronotebooks

wearable computingwearable computing

⇒ Need for next generation memories

Display, Process and Store Information

And all this at a low price!

anytime

no booting

non volatilememory

anywhere

battery driven

low powerconsumption

anybody

easy to use

highperformance

anything

one for all

versatile


Phase-Change RAM

H. Dieker, M. Wuttig (RWTH-Aachen)M. Lankhorst, R. Wolf (Philips Eindhoven)

PC-RAM: Operating Principle

• Pronounced resistance change uponcrystallization

100 150 200 2 5 0

10 2

10 3

10 4

10 5

106

Tempera tu re ( °C)

Sh

ee

t re

sist

an

ce

AgInSbTe

W. Njoroge, M. Wuttig, J. Applied Physics 90 (2001) 3816

• non volatile • large dynamic range (multilevel?)• proven principle in CD, DVD• simple (easy to integrate into CMOS technology, low cost)

5 Vorträge 55

Fundamental Storage Requirements

• speed (slowest process: recrystallization)

• storage density (cell size)

• power consumption• cyclability (interdiffusion, delamination)

(materials related)

Two Mechanisms of Recrystallization

amorphous crystalline

amorphous

bit diameterbit diameter

min

imum

tim

e to

era

sed

bit

min

imum

tim

e to

era

sed

bit

fast nucleation fast growth

J.H. Coombs et al., J. Appl. Phys. 78, 4906 (1995)V. Weidenhof et al., J. Appl. Phys. 89, 3168 (2001)


Speed of Recrystallisation

• estimated growth speed > 5 m/s

• complete erasure in < 20 ns possible

10 20 30 40 50 60 7080901006

8

10

12

14

16

18

20

22

24

26

28

30

32

Static Tester: Recrystallization of AgIn-Sb2Te, Prepuls 100mA 25ns

duration [ns]

Po

we

r [m

W]

-0,1300

-0,1186

-0,1071

-0,09568

-0,08424

-0,07280

-0,06136

-0,04992

-0,03848

-0,02704

-0,01560

-0,004160

0,0072800,01300

0 5 1 0 15 20 25 30 3 5 4 0 4 5 5 00

2 0

4 0

6 0

8 0

100

120

140

160

180

Min

imal

e Lö

schz

eit

[ns]

Amorphisierungspuls [ns]

Optical data storage: static tester

First Measurements on Single Cells

Fast switching phase-change material10 ns SET: amorphous to crystalline

-0.6

-0.4

-0.2

0.0

0.2

0.4

0.6

0.8

1.0

0 5 0 100 150 200 250 300 350 400

time (ns)

volta

ge (

V)

0

100

200

300

400

500

600

700

800

900

1000

curr

ent (

µA)

READ150 mV

READ150 mV

SET500 mV

contacthole

PCM +

top- electrode

lower-electrode

Fast switching phase-change material10 ns RESET: crystalline to amorphous

-0.6

-0.4

-0.2

0.0

0.2

0.4

0.6

0.8

1.0

0 50 100 150 200 250 300 350 400

time (ns)

volta

ge (V

)

0

100

200300

400

500

600

700800

900

1000

curr

ent (

µA)

READ150 mV

READ150 mV

RESET900 mV

Fast write, fast erase and fastread at low voltage feasible !

5 Vorträge 57

Cyclability

Goal: FLASH replacement: >105 cyclesDRAM replacement: >1015 cycles

(achieved: 1012-1013 cycles by Intel/Ovonyx)

Two limiting factors:• interdiffusion (e.g. interface reactions)

• mechanical stresses(causing delamination)

film thickness: 1 µm

Stress upon crystallization

• Volume change causes stress in the film

[1]


Influence of size/thickness upon crack formation & delamination

• in thin films cracks do not occur

T. P Leervard Pedersen , J. Kalb, W. K. Njoroge, D. Wamwangi , F. Spaepen and M. Wuttig:Appl. Phys. Letters 79, (2001) 3597

film thickness: 61 nm

hope : better adhesion on small scales

8 0 100 120 140 160 180 200 220

0

50

100

150

200

250

300

350

400

∆S

tre

ss

/ M

Pa

Temperature / oC

0,6

0,8

1,0

Re

fle

cte

d In

ten

sit

y /

arb

.un

its

Ge4Sb

1Te

5

Figure 2(c)

Bulge tester for higher precision studiesincluding adhesion

Al sample holder

Bulge chamberBack electrode

Sample

Electrical connections

Electrical connection forback electrode

Heater

to MKS pressuretransducer

Gas inlet / pump out

Membrane

0 1 0 2 0 3 0 4 0 5 0- 5 . 0 x 1 0 - 6

0.0

5 . 0 x 1 0 - 6

1 . 0 x 1 0 - 5

1 . 5 x 1 0 - 5

2 . 0 x 1 0 - 5

2 . 5 x 1 0- 5

3 . 0 x 1 0 - 5

3 . 5 x 1 0 - 5

4 . 0 x 1 0- 5

bulg

e he

ight

[m]

p r e s s u r e [ t o r r ]

0 . 0 0 0 0 0 . 0 0 0 2 0 . 0 0 0 4 0 . 0 0 0 6 0 . 0 0 0 8 0 . 0 0 1 0150

200

250

300

350

400

stre

ss [M

Pa]

s t r a i n

σ = 74.17 ± 0.15 Mpa Β = 93.07 ± 0.12 GPa

enables precise determination of elastic properties

⇒goal : measure adhesion between contact pad and PC material

5 Vorträge 59

Density Functional Theory (DFT) of PC Materials and Interfaces

Rate of crystallization, cyclability and electronic properties depend on structure of PC material

⇒ guide/support PC material development⇒ PC/ metal combination⇒ atomic arrangement of PC material⇒ mechanical properties of PC material⇒ electronic band structure (including PC/metal interface)

220 225 230 235 240 245 250 255 260-35585,714

-35585,712

-35585,710

-35585,708

-35585,706

-35585,704

E(u

nit

ce

ll) [

ha

rtre

e]

V [A3]

10.66011.028--c [Å]

4.1634.3085.9226.206a [Å]

trigonalexp.*

trigonal(DFT)

cubicexp.*

cubic(DFT)

26.4Ge2Sb2Te5 ( exp)

36.4Ge4Sb1Te5 (exp)

47.6trigonal GeTe (DFT)

46.6cubic GeTe (DFT)

B [GPa]

Determination of Electronic Band Structure

-15

-10

-5

0

5

10

15

band structure of cubic GeTe

ΓKLWXΓL

E [e

V]

DFT determines:• direct band gap

(calculated 0,47 eV ; exp.: 0,57 eV)• effective masses, charge carrier• bonding type• density of states• charge density


Summary

• PC-RAM enables:– fast data storage– high storage density– relatively low cost

• Challenge:– better understanding of material impact (PC, electrode) upon:

• crystallization speed• cyclability• power consumption

- combining nanoscale characterization with ab-initio calculations

5 Vorträge 61

5.5 Phase Change / Nanodot Speicher; Dr. Haring (RWTH Aachen)


5 Vorträge 63


5 Vorträge 65


5 Vorträge 67

5 Vorträge 67


5 Vorträge 69


5 Vorträge 71

5.6 FRAMs: Materialphysikalische Aspekte; Dr. Hesse (MPI Halle)


5 Vorträge 73


5 Vorträge 75


5 Vorträge 77


5 Vorträge 79


5 Vorträge 81


5 Vorträge 83


5 Vorträge 85


5 Vorträge 87


5.7 FRAM: Bauelemente, Integration, Roadmap; Prof. Waser (FZ Jülich)

FRAM:

Bauelemente, Integration,Roadmap

R. Waser

Forschungszentrum Jülich

Wordlinedecoder

Bit line decoderSense amplifier

control

logic

Data

Address

(+ Vmax /2)

Word Line

Bit Line

Cell Plate

AccessTransistor

FECapacitor

READ:m Charge detectionm Threshold polarizationm Rewrite cycle after reading

I

Switching

Non Switching

∆ PS

∆PNS +P r

P

E

-P r

∆PTHRES

t

APQ SS⋅∆=∆

APQ NSNS ⋅∆=∆

WRITE: (unipolar)

m Bit Line: 0

(+ ∆ Vmax / 2)→ +P

rm Bit Line: ∆Vmax

(-∆Vmax / 2 ) → -P r

Ferroelectric RAM (1T-1C)

5 Vorträge 89

Roadmap trends forcharge-based RAM

Nanoelectronics and Information Technology – Advanced Electronic Materials and Novel Devices,R. Waser (Ed.), Wiley, scheduled for Feb. 2003

Roadmap trends for DRAMs

FP CAX A= g

Capacitorfootprint area

Estimate teqfrom Material& Technology

S eq

0 SiO2

C t

ε ε=

gCap area AS

S

CA

AA

=

3D foldingfactor X3D


3D Folding concepts

planar

simplestack

crownstack

crownstack withhigh AR

MOCVD dome-type chamberBottom CD = 150 nmγ bottom/top step coverage: 99%γ bottom/top [Sr]/[Ti] ratio: < 8% shift

C. S. Hwang et al., ISIF2001

Aspect Ratio AR = 1

AR = 3

Changing the caparrangement

Same cross section

crownstack withhigh AR multilayer

stacks (Fin concept)

Technologically more feasible!

Mitsubishi, 256 Mbit DRAMCOB, SiO 2 based cell sap

5 Vorträge 91

Roadmap trends for FeRAMs

FP CAX A= g

Capacitorfootprint area

Estimate Prfrom Material& Technology

S

r

2QP

=

Cap area AS

S

FP CA

AX A

=g

3D foldingfactor X3D

Scaling of chain FeRAMs

D. Takashima, IEICE TE, 2001

Improved scaling due to the gain cell& sub-bitline approach

Advantages • Chain of cells à Compact layout & reduced area per bit• reduced number of BL contacts à reduced CBL

Disadvantages • series conncetion à slight signal delay• slight readout voltage shift


Roadmap trends for FeRAMs

Chain-FeRAM

• Roadmap extension shows Multi-Gbit/Tbit FeRAM is feasible

• long-term scalability for FeRAMs- cap area: potentially better than DRAM- limit: 3-D 20 nm, 2-D < 4nm- operating voltage- FeFET: Flash-type cell size

• Demonstrated for next FeRAM generations - integration technology (deposition, etching, barrier) - low operation voltage, low power (R & W) - high-speed - reliability : close to full satisfaction (cyclability: > 1016)

• requirements- 3-D stacks- only possible with MOCVD (demonstrated)

5 Vorträge 93

5.8 Materials and magnetic issues in MRAM development: some ex-amples; Dr. Wecker (Siemens)


5 Vorträge 95


5 Vorträge 97


5 Vorträge 99


5 Vorträge 101

5.9 Technology and applications of recent Flash memories - NROM; Dr.Ludwig (Infineon)

Herr Ludwig konnte aufgrund eines Flugzeugdefektes leider nicht an dem Fachgespräch teil-

nehmen. Sein Beitrag wurde kurzfristig von seinem Kollegen, Herrn Braun, übernommen.

Herr Ludwig hat sich in dieser Situation bereit erklärt, die wesentlichen Aspekte seines Vor-

trages noch einmal zusammenzufassen:

Die Entwicklung von nichtflüchtigen Speichern gewinnt in der Halbleiterindustrie ein immer

größeres Gewicht. Der Vorzug von Geräten, deren Speicherinhalt auch nach Abschalten er-

halten bleibt, liegt auf der Hand. Insbesondere nichtflüchtige Speicher mit schnellem Lesezu-

griff machen das Gerät beim Einschalten sofort betriebsbereit. Betriebsprogramme müssen

dann nicht mehr geladen werden: Die bekannte Wartezeit beim Einschalten eines PCs etwa

entfällt.

In den nächsten Jahren wird insbesondere die Entwicklung von Flash-Speichern auf Silizium-

basis im Vordergrund stehen, für die in technologisch ausgereiften Varianten bereits eine

Vielzahl von Applikationen existiert und damit schon kurzfristig ein großes Marktpotenzial

existiert.

Für künftige hochintegrierte Flash-Speicher-Chips (1Gbit und mehr) ist die neue Technologie

des NROM TM 23) am Erfolg versprechendsten. Zwei Gründe sprechen dafür, diese gegenüber

herkömmlichen Flash-Technologien zu bevorzugen:

1.) Langzeitzuverlässigkeit

2.) Chipfläche

Ad 1.) Zuverlässigkeit:

Herkömmliche Flash-Transistoren speichern Ladung und mithin die Information in leiten-

dem Poly-Silizium, dem sog. Floating Gate, welches komplett von isolierenden Dielektri-

ka, vorzugsweise von Siliziumoxid, eingekapselt ist.

23 ) Die grundlegende Idee des NROM ist von der israelischen Firma Saifun vor wenigen Jahren patentiert wor-

den. Infineon will diese neue Technologie zusammen mit Saifun für hochintegrierte Speicherchips (1 Gbit

und mehr) entwickeln.


Schwachstellen in der Isolation, insbesondere im sog. Tunneloxid, führen zu einem Ab-

fluss der Ladung und damit zum Informationsverlust. Besonders gefährlich sind hier

Schwachstellen, die eine so geringe Leckrate aufweisen, dass der Ladungsverlust erst nach

einem Zeitraum von Wochen nachweisbar ist und die daher in einem produktiven Stan-

dardtest kaum auffindbar sind. Der Ladungsverlust über diesen Mechanismus verläuft also

einerseits zu langsam für einen wirtschaftlichen Test, aber zu schnell, um die geforderte

Beständigkeit der Information bzw. Ladung von typischerweise 10 Jahren zu garantieren.

Diese Schwachstellen sind in der Literatur bekannt als „Moving Bits“, als „Room Tempe-

rature Retention Loss“ oder einfach als „SILC“.

Die Entstehung von solchen Schwachstellen kann nach heutigem Kenntnisstand sowohl

im Fertigungsprozess als auch im elektrischen Betrieb, d.h. in den relativ hohen Spannun-

gen, die fürs Programmieren und Löschen der Flash-Transistoren verwendet werden, lie-

gen. Nun lässt sich zwar die Herstellung von Flash-Speichern optimieren. Aber zum elek-

trischen Betrieb der Flash-Transistoren gibt es grundsätzlich keine Alternative.

Eine Abhilfe bietet hier das Konzept des NROM-Flashs. Hier wird die Ladung nicht in ei-

nem leitenden Floating Gate gespeichert, sondern in den Fangstellen eines Isolators, und

zwar in einer Siliziumnitridschicht. Die ladungs- bzw. informationsspeichernde Silizium-

nitridschicht ist, ähnlich wie ein Floating Gate aus Poly-Silizium, von Siliziumoxid einge-

kapselt.

Warum eliminiert dieser Ansatz das Zuverlässigkeitsproblem herkömmlicher Flash-

Speicher?

Jede Schwachstelle in der Isolation führt hier nur zum lokalen Abfluss von der Ladung,

die in unmittelbarer Nachbarschaft des Lecks liegt. Denn die gespeicherte Ladung ist hier

nicht so beweglich wie etwa im leitfähigen Poly-Silizium des Floating Gates, sondern lo-

kalisiert in den Fangstellen des Nitrids. Die Summe der gespeicherten Ladung wird sich

also durch einzelne Schwachstellen in der Isolation nur unwesentlich reduzieren. Die Ge-

fahr eines schleichenden Ladungsverlusts ist prinzipiell ausgeschlossen.

Dies ist der entscheidende Vorteil des NROM-Flash gegenüber konventionellen Flash-

Technologien.

Ad 2.) Fläche:

NROM bietet die prinzipielle Möglichkeit, in einem Flash-Transistor zwei Bits zu spei-

chern. Dies ist ebenfalls in der lokalisierten Ladungsspeicherung begründet. Durch geeig-

nete Injektionsmechanismen lassen sich Ladungen wahlweise auf der Source- oder auf der

5 Vorträge 103

Drain-Seite des NROM-Transistors speichern. Damit ist gegenüber herkömmlichen Flash-

Technologien ein Flächenvorteil von ca. einem Faktor 2 erreichbar.

Die NROM-Technologie hat aber noch einen erheblichen Bedarf an Entwicklung vor sich. Es

zeigt sich, dass die ursprüngliche Idee des NROM-Flashs nicht ohne weiteres skalierbar ist

bzw. in Sub-0,25µ-Technologien ihre Vorteile nicht ohne weiteres zur Geltung bringen kann.

Denn der Verkleinerung der lateralen Abmessungen eines NROM-Flash-Transistors sind

Grenzen in zweifacher Hinsicht gesetzt:

I. Die effektive Kanallänge darf in NROM-Flash-Transistoren ein Mindestmaß nicht

unterschreiten, welches in der Größenordnung von 200nm liegt. Der Grund liegt in den

vergleichsweise großen, für Sub-0,25µ-Technologien unüblich hohen Potenzialdifferen-

zen zwischen Source und Drain, die zum Programmieren bzw. Löschen (jeweils durch

heiße Ladungsträger) erforderlich sind und typischerweise 5-7V betragen. Hier ergibt sich

die Frage nach Alternativen oder Modifikationen des NROM-Konzepts, die diese Grenze

in der Skalierung umgehen.

II. Die Isolation der Kontakte zwischen Wortleitung und Bitleitung kann aus Gründen der

Spannungsfestigkeit -hier müssen typischerweise 15V isoliert werden- eine Mindestdicke

der Größenordnung 30-40nm nicht unterschreiten. Daher stellt sich die Herausforderung,

hierfür neue Konzepte zu entwickeln.


9 Oktober, 2002Page 1

Christoph LudwigInfineon Technologies

Dresden

Flash Memories

Technology and Applicationsof recent Flash Memories

Christoph Ludwig

Infineon Technologies Dresden



Dresden

Flash Memories

Outline

1. Applications

1.1. Data Flash - Code Flash

1.2. Flash Cards - Chip Cards

2. Main Issues of Conventional Flash: Reliability

3. New Flash Technology at Infineon: NROM

4. Summary

5 Vorträge 105



Dresden

Flash Memories

Flash Types: NAND vs. NOR

Flash

Data Flash (NAND) Code Flash (NOR)

serial access random access

Access time:

random 10-50µs

serial (page mode) 50-60ns

write time (speed):

random: 200µs/byte

page: 200µs/page (0,4µs/byte)

Access time:

random 60-120ns

page mode/burst mode 30ns/15ns

write time (speed):

random: 10µs/byte or word

Cell size 4-7F2/cellCell size 10-14F2/cell

MLC: about 6-7F2/bit

Smallest cell @ reasonable performance Best performance @ reasonable cell size

Flash Cards

Digital cameras, MP3PCs, PDAs, cell phones



Dresden

Flash Memories

Target Applications

Cellular PhonesPDAs, Webpads

Smart-Phones

Mbit2.5G/ 3G

Smart Phone / Multimedia Terminal

PDA / Webpad

NOR 32 - 128 64 - 256 128 - 512NAND 0 - 512 0 - 1024 0 - 1024DRAM - 128 - 256 512 - 1GSRAM 8 - 64 > 16 -




Dresden

Flash Memories

Outline

1. Applications

1.1. Data Flash - Code Flash

1.2. Flash Cards - Chip Cards

2. Main Issues of Conventional Flash: Reliability


4. Summary



Dresden

Flash Memories

Flash Cards - Smart Cards

Flash Card:- highest storage density - stand alone flash

Smart Card:- security - embedded flash

5 Vorträge 107



Dresden

Flash Memories

+ speed+ reliability+ total die size+ number of parts+ security

logic chip flash chip

logic + flash on chip

- complex technology- large die size (reduced yield)

Smart Cards

= Embedded Flash with High Performance Logic Functionality



Dresden

Flash Memories

Outline

1. Applications 2. Main Issues of Conventional Flash:

ReliabilityRetentionEnduranceSILC


4. Summary




Dresden

Flash Memories

time1 min 1 h 10 y1 y1 mth1 d1 sec

Vt

retention

Reliability

Programmed state

Erased state

charge loss by tunneling / leakage

Productive Test:

thermal acceleration (250°C 24h)



Dresden

Flash Memories

Number of P/E cycles

Vt

1 10 100.00010.000

endurance

Reliability

Programmed state

Erased state

closing of Vt window by

- charge trapping and

- trap generation

Productive Test:

sampling (1000000 cycles)

5 Vorträge 109



Dresden

Flash Memories

SILC Stress induced leakage current:

charge loss of very few ‘minority bits’

at room temperature

Reliability

Chung Lam et al, IEDM 2000, 14.4.1



Dresden

Flash Memories

SILC Models

Ø trap to trap tunnelingØ mode corresponds to soft breakdownØ non-reproduceable : Coulomb blocking of leakage path

Reliability




Dresden

Flash Memories

SILC Model for Trap Generation

Ø Pre-cursor: Oxygen vacancies

Ø Hole capturing -> E’ trapσh ≅ between 3e-14 cm2 and 3e-13 cm2

[MRS Symp.Proc. 428 , p. 293,1996; J. Appl. Phys. 81(10), p. 6822, 1997; J. Appl. Phys. 83(10), p. 6822, 1998

Silicon

Oxygen

Hydrogen

Unpaired electron

Oxygen Vacancy

E’γp center (positive)

Hole +

E’γn (electron trapped)

e-Trappinge-Trapping

e-e-DetrappingDetrapping

Reliability



Dresden

Flash Memories

Outline


Reliability


3.1. NROM priniciple

3.2. NROM process integration

3. Summary

5 Vorträge 111



Dresden

Flash Memories

NROMNROM Floating GateFloating Gate

• localized storage in nitride traps -> reliability

• 2 physical Bits per Cell -> die size

Bit 2 Bit 1 Floating

Gate (Poly)Gate Oxide

Poly

Oxide

1 Bit (2Bits by charge)

Si ONO

EC

EV

Ene

rgy

leve

l

Poly Si O Poly ONO Poly

Flash Technology: NROM™ vs. Floating GateTM



Dresden

Flash Memories

Flash Technology: NROMTM




Dresden

Flash Memories

Flash Technology: NROMTM



Dresden

Flash Memories

• Can reach 0.1us programming

• Programming Current <200 uA per cell

• Nominal ~400 trapped electrons

Programming Curves

1.5

2.0

2.5

3.0

3.5

4.0

1.E-08 1.E-07 1.E-06 1.E-05 1.E-04 1.E-03

Programming Time [s]

Vtr

[V]

4/9/0

Neighbour bit

4.5/9/05/9/0

5.5/9/0

4V

9V

0V

Electron injection

• Channel Hot Electrons Injection

• Self Aligned Injection to BL Edge

0.35 µm technology

NROM Cell Operation: Programming



Dresden

Flash Memories

Junction Edge

Con

cent

rati

on

Far injectedSecondary Electrons

BL junction

BL OX

Poly

ONO

PrimaryElectrons

holes

Localized charge trapping in nitride layer

Issue: electron & hole distributions must fit

NROM: Cell Concept

5 Vorträge 113



Dresden

Flash Memories

•• Erase Self Aligned to BL Edge Erase Self Aligned to BL Edge

•• Erase Current = 0.3nA/ Cell Erase Current = 0.3nA/ Cell

•• Erase Mechanism: Erase Mechanism:Gate enhanced Hot Hole InjectionGate enhanced Hot Hole Injection

•• No Over Erase No Over Erase

•• 1uSec Erase 1uSec Erase

•• Positive Only or Pos. & Neg. Positive Only or Pos. & Neg.

5V

-6V

F

Holes injection

1.5

1.7

1.9

2.1

2.3

2.5

2.7

2.9

3.1

3.3

3.5

1.E-08 1.E-07 1.E-06 1.E-05 1.E-04 1.E-03 1.E-02 1.E-01 1.E+00 1.E+01 1.E+02

Erase time [s]

Vtr

[v]

Erase 8/0/3

Erase 5/-5/3

Erase 7/-3/1

Erase 3/-10/0

Erase 0/-13/0

Vd/Vg/Vs

L5573W3 PI=1.5E13 Ld=0.65u0.35 µm technology

NROM Cell Operation: Erase



Dresden

Flash Memories

Outline


Reliability


3.1. NROM priniciple (write/erase)

3.2. NROM process integration

4. Summary




Dresden

Flash Memories

Two Cell Masks:Two Cell Masks:

•• BL Mask BL Mask

•• Array Protect Array Protect MaskMask

Add. High Voltage MasksAdd. High Voltage Masks

Polycide

BL diffusion

BL oxide

Bit 2 Bit 1

The cell70/55/90 A ONO

Easily integrated into base processEasily integrated into base process

Process Integration



Dresden

Flash Memories

Process & Array architecture

• The virtual ground NROM array

= The smallest cell

WL pitch

BL pitch

ONO

Bit-size: 3F2

5 Vorträge 115



Dresden

Flash Memories

Summary

The market of non-volatile memories is stronglyexpanding.

NROMTM seems to be a promising candidate forfuture non-volatile memories, because it

- is based on localized charge trapping.

- is easy to integrate.

- allows high density flash products due to its small cell size and its physical 2 bit storage.

- shows promising reliability.


5.10 Enabling the nanoage world; Dr. Mitze (Carl Zeiss)

- C o n f i d e n t i a l -

Carl Zeiss SMT AG

Enabling The Nano Age World

NVM Fachgespräch

Lithography Roadmap

Dr. Carsten Mitze

Corporate Strategy Carl Zeiss SMT AG


Carl Zeiss SMT AGOur Product Portfolio covers the key ICManufacturing Process Steps

Wafer Inspection,Mask Review andFailure Analysis

Mask Inspection& RepairFailure Analysis

Lithography

5 Vorträge 117


Product Roadmap

Resolution

Wavelength350 250 180 130 100 70 50 35

365 nm

248 nm

193 nm

157 nm

126 nm X

13 nm

Start ChipProduction 1995 1997 1999 2001 2003 2005 2007 2009

pilot phase production phase possible extension

150

250 400401

550 700 750 850

900 950 1100

1600

α-,ß-tool

1200

90 300 500

development

400


365nm• 365nm is no longer capable for critical levels in the DRAM industry.• DRAM manufacturers that focus on reducing masking levels will have less need for

365nm, e.g., fewer masking levels mean a higher percentage of critical levels.• DRAM manufacturers with more masking levels will have a greater need for 365nm

machines to help reduce die cost.• The /400 is an excellent machine for non critical DRAM masking levels. Even though

the percentage of I-line levels for DRAMs are low, the /400 will have a long future.

248nm• With the introduction of ultra-high numerical aperture exposure tools, optical tricks

(Quad, Dipole and etc.), alternating PSM and continuous resist chemistryimprovements, the DRAM industry will continue to challenge 248nm lithography bykeeping most of the critical levels at this wavelength for the next few years.

• With the current etch issues at 193nm, ultra high resolution SLR materials and bilayerproducts will extend the role of 248nm lithography.

• More masking levels will move to 248nm machines including non-critical and semi-critical layers. 248nm utilization in DRAM production is expected to peak in 2010.

• The /850 is an excellent product to extend 248nm technology and has a very brightfuture.

Wavelength Outlook - View of DRAM industry



193nm• 193nm lithography will be used primarily for 100nm and extend down to 70nm,

where 157nm will be required for production.• 193nm photoresist maturity is a serious concern for the industry, especially with

respect to DRAM integration (etch concerns)• 193nm will be used for low contrast and/or ultra critical masking levels• The /1200 will offer technology advantages at 193nm.

157 nm + EUVL

• 157nm lithography has major technical challenges; however, momentum forincremental extension of optical lithography will drive late 2003/early 2004 availabilityof this technology.

• EUV lithography is a paradigm shift, with many challenges that must be met beforethe technology is production worthy (prediction is 2005). However, EUVL technologyshould be very extendable!

• Optical lithography will continue to enable an aggressive roadmap for thesemiconductor industry.

Wavelength Outlook - View of DRAM industry

119

Technologie: _______________________ NAME: _______________________

Wie ist der Entwicklungsstand der Technologie?

theoretisch postuliert physikalischer Effekt nachgewiesen

Einzelelemente realisiert integrierte Bauelemente realisiert

Vermarktung

Für welche Anwendungsfelder ist die Technologie geeignet?

___________________________________________________________________________

___________________________________________________________________________

____________________________________________________________

Wo liegen die Hauptvorteile dieser Technologie?

___________________________________________________________________________

___________________________________________________________________________

____________________________________________________________

Wo liegen die Hauptnachteile dieser Technologie?

___________________________________________________________________________

___________________________________________________________________________

____________________________________________________________

Welcher Lösungsbedarf besteht noch?

___________________________________________________________________________

___________________________________________________________________________

____________________________________________________________

Wie läßt sich die Herstellung in die CMOS-Herstellungsprozesse integrieren

(0: gar nicht,... bis 5: problemlos,...)?

0 1 2 3 4 5

Wo liegen die Hauptprobleme (z.B.: Temperaturen, Materialien, ...)?

___________________________________________________________________________

_________________________________________________________________

6 Datenblätter Im Rahmen des Fachgesprächs wurden die Teilnehmer zu den Potenzialen und dem Entwick-

lungsstand der verschiedenen NVM-Technologien befragt. Dazu wurden die Teilnehmer ge-

beten, den Fragebogen (siehe Abb. 2 und Abb. 3) für ihre Fachgebiete auszufüllen.

Abb. 2: Seite 1 des Fragebogens der den Teilnehmern des Fachgespräches zugesendet wurde.


Abb. 3: Seite 2 des Fragebogens der den Teilnehmern des Fachgespräches zugesendet wurde.

Die Ergebnisse dieser 1. Umfragerunde standen den Teilnehmern zum Fachgespräch als Dis-

kussionsgrundlage zur Verfügung. Im Anschluss an das Fachgespräch wurden die Experten in

einer zweiten Runde gebeten, die Ergebnisse und ihre eigenen Antworten der ersten Runde

noch einmal zu überprüfen. Tab. 1 gibt einen Überblick, wieviele Experten für die jeweiligen

Speichertechnologien an der Fragebogenaktion teilgenommen haben.

Technische Daten:

Geben Sie bitte dort, wo eine Beantwortung mit ja oder nein nicht möglich ist, die physik. Einheiten Ihrer

Antwort mit an. Wenn möglich ergänzen Sie Ihre Antwort bitte um Quellenangaben.

Falls Sie hier unberücksichtigte Eigenschaften für wichtig erachten, können Sie diese in den freien Zeilen er-

gänzen.Vermutetes

technologie-

sches Potenzial

Beim Einzele-

lement

gezeigt

Beim integr.

Bauelement

gezeigt

Kommerziell

genutzt

Speicherdichte

Zellengröße

Wieviele bits können pro Zelle gespei-

chert werden?

Mehrwertige Logik (ja/nein)

Betrieb bei Raumtemperatur (ja/nein)

Random Read Access time

Random Write Access time

nondestructive read (ja/nein)

Erase time

Retention time

Anzahl der Schreib-, Lesezyklen

Stand by Power

Schaltenergie

Schaltspannung

6 Datenbätter 121

Technologie Teilnehmerzahl

NAND-Flash 2

NOR-Flash 2

Floating nano-dot-Memory 1

Nanocluster-Memory 1

NV-SRAM 1

MRAM 7

FRAM 5

PC-RAM 4

Organischer Speicher 3

Spintronik 1

Molekularer Speicher 1

Probe Storage 1

Tab. 1: Anzahl der an der Fragebogenaktion teilnehmenden Experten

Die Ergebnisse der Fragebogenaktion sind in den folgenden Datenblättern zusammengefasst.

Kapitel 6.9 stellt in zwei Übersichtstabellen noch einmal den derzeitigen Entwicklungsstand

auf dem Markt befindlicher Technologien und das vermutete technologischen Potenzial 24)

der Technologien gegenüber. Generell sollte berücksichtigt werden, dass das technologische

Potenzial etablierter Technologien eher zu pessimistisch eingeschätzt wird. Die Entwicklung

der nächsten 2 bis 3 Generationen ist bei ihnen relativ konkret zu prognostizieren und die

Schwierigkeiten, die einem weiteren Fortschritt entgegen stehen können, sind bekannt. Dem-

gegenüber basiert die Prognose über das technologische Potenzial visionärerer Technologien

auf der Annahme, dass Lösungen für Probleme, die teilweise noch nicht bekannt sind, gefun-

den werden.

24 ) Das vermutete technologische Potenzial bezieht sich auf integrierte Bauelemente.


6.1 Flash

6.1.1 NAND-Flash

Wie ist der Entwicklungsstand der Technologie? - Vermarktung

Für welche Anwendungsfelder ist die Technologie geeignet? - Speicherung mittelgroßer Mengen gut strukturierter Daten (Bilder, Musik, etc.) - Speicherkarten, high-density media cards

Wo liegen die Hauptvorteile dieser Technologie? - kleine Zellgröße im Vergleich zu NOR-Flash - mechanisch robust im Vergleich zu HDD

Wo liegen die Hauptnachteile dieser Technologie? - hohe Zugriffszeit auf 1. Byte - hohe Spannung zum Schreiben und Löschen

Welcher Lösungsbedarf besteht noch? - weitere Kostensenkung z.B. durch 2 bit pro Zelle - Skalierbarkeit - hochqualitative Gate-Oxide

Wie lässt sich die Herstellung in die CMOS-Herstellungsprozesse integrieren

(0: gar nicht,... bis 5: problemlos,...)? - 4

Wo liegen die Hauptprobleme (z.B.: Temperaturen, Materialien, ...)? - Hochspannung wird benötigt

6 Datenbätter 123

Technische Daten: NAND-Flash

Vermutetes technologie-sches Potenzial

Beim Einzel-element gezeigt

Beim integr. Bauelement gezeigt

Kommerziell genutzt

Speicherdichte ≥16 Gb pro Chip

1Gb [Samsung]

Zellengröße ca. 4,2 F2 4,2 F2 ca. 4,5 F2

Wieviele bit können pro Zelle gespei-chert werden?

2 2 2 [Toshiba]

Betrieb bei Raumtemperatur (ja/nein) ja ja ja ja

Random Read Access time (wird üblicherweise seriell gelesen)

10 – 50 µs 10 – 50 µs

Random Write Access time (wird üblicherweise in 512 b – 2 kb Blöcken geschrieben)

100 – 500 µs 200 µs

nondestructive read (ja/nein) ja ja ja ja

Erase time

4 µs

Retention time 10 – 20 Jahre 10 – 20 Jahre

Anzahl der Schreib-, Lesezyklen 106 106

Stand by Power

Schaltenergie Read: 150 pJ, Write: 2 µJ (32- bit)

Schaltspannung 10 – 15 V 15 – 20 V


6.1.2 NOR-Flash


Für welche Anwendungsfelder ist die Technologie geeignet? - Speicherung von Programmcodes und Daten geringen bis mittleren Umfangs, z.B. Programmspeicher in

mobilen Applikationen - embedded NVM

Wo liegen die Hauptvorteile dieser Technologie? - schneller Zugriff im Vergleich zu NAND-Flash

Wo liegen die Hauptnachteile dieser Technologie? - kein direktes Überschreiben (Löschen nur in Blöcken) - langsame Schreib-/Löschgeschwindigkeit (µs-s) - geringe Schreib/Lösch Zyklenfestigkeit (ca. 105) - hohe Spannungen

Welcher Lösungsbedarf besteht noch? - weiter Kostenreduktion, z.B. durch multi-level/multi-bit Zellen - Shrinkbarkeit < 50nm - hochqualitative Gate-Oxide



Wo liegen die Hauptprobleme (z.B.: Temperaturen, Materialien, ...)? - hohe Spannungen nötig - Tunneloxid sehr hoher Qualität nötig

6 Datenbätter 125

Technische Daten: NOR-Flash




Kommerziell genutzt

Speicherdichte 1-2 Gb 128 Mb

Zellengröße 6-8 F2 6 F2 7 F2 10 F2


2 4 4 2


Random Read Access time 20-30 ns 20 ns 70 ns

Random Write Access time 1 µs 1 µs 1 µs 1 µs


Erase time

1 s 100 ns 1 s

Retention time 10 – 20 Jahre 10 – 20 Jahre 10 – 20 Jahre 10 – 20 Jahre

Anzahl der Schreib-, Lesezyklen 106 107 106

Stand by Power

Schaltenergie Read: 150 pJ, Write: 2 µJ (32- bit)

Schaltspannung > 5 V 10 – 20 V


6.1.3 Floating nano-dot-Memory Wie ist der Entwicklungsstand der Technologie? - Einzelelement realisiert

Für welche Anwendungsfelder ist die Technologie geeignet? - portable Elektronik, Daten-Backup, Kommunikation

Wo liegen die Hauptvorteile dieser Technologie? - CMOS kompatibel - low power - hohe Geschwindigkeit

Wo liegen die Hauptnachteile dieser Technologie? - Dichte und Homogenität der Selbstorganisation bei der Nano-Dot-Deposition - hohe Programmierspannungen

Welcher Lösungsbedarf besteht noch? - Dot-Deposition - Integration



6 Datenbätter 127

Technische Daten: floating nano-dot




Kommerziell genutzt

Speicherdichte > 1 Gb

Zellengröße 4-10 F2


> 3 1

Betrieb bei Raumtemperatur (ja/nein) ja ja

Random Read Access time <10 ns

Random Write Access time <10 ns

nondestructive read (ja/nein) ja ja

Erase time

<10 ns

Retention time > 10 Jahre

Anzahl der Schreib-, Lesezyklen > 106

Stand by Power 0 0

Schaltenergie 0,5 fJ / Zelle

Schaltspannung ~ 5 V ~ 10 V


6.1.4 Nanocluster Memory

Wie ist der Entwicklungsstand der Technologie? - Einzelelemente realisiert

Für welche Anwendungsfelder ist die Technologie geeignet? - (embedded) EEPROM, Flash, NV-RAM

Wo liegen die Hauptvorteile dieser Technologie? - geringe Maskenzahl - skalierbar <100nm

Wo liegen die Hauptnachteile dieser Technologie? - endgültige Technologie und Prozesse noch nicht fertigungsreif (Implantation, CVD oder Sputtern)

Welcher Lösungsbedarf besteht noch? - Verständnis über Speichermechanismus muss vertieft werden - Schreib-/Lesezeit - Nanokristalle - Defekte


(0: gar nicht,... bis 5: problemlos,...)? - 4-5

Wo liegen die Hauptprobleme (z.B.: Temperaturen, Materialien, ...)? - reproduzierbare Herstellung der Cluster - sekundäre Effekt, z.B. H2

6 Datenbätter 129

Technische Daten: Nanocluster




Kommerziell genutzt

Speicherdichte >1Gb 256 kb

Zellengröße ca. 5 F2 0,8 µm2


1-2 1 1

Betrieb bei Raumtemperatur (ja/nein) ja ja ja

Random Read Access time ≤ 1 ms

Random Write Access time ≤ 1 ms

nondestructive read (ja/nein) ja ja ja

Erase time

< 1 ms 1 ms 4 ms

Retention time >10 Jahre 10 Jahre

Anzahl der Schreib-, Lesezyklen >107 106 106

Stand by Power

Schaltenergie

Schaltspannung < 8 V < 10 V < 12 V


6.1.5 NV-SRAM


Für welche Anwendungsfelder ist die Technologie geeignet? - commercial, industrial, automotive, space

Wo liegen die Hauptvorteile dieser Technologie? - Robustheit - CMOS kompatible Materialien - Prozessbeherrschung - skalierbar

Wo liegen die Hauptnachteile dieser Technologie? - positive und negative Hochspannung für Programmierung muss auf dem Chip erzeugt werden - relativ große Chipfläche

Welcher Lösungsbedarf besteht noch? - höhere Speicherdichte - Skalierung



Wo liegen die Hauptprobleme (z.B.: Temperaturen, Materialien, ...)? - Oxynitridschichthomogenität

6 Datenbätter 131

Technische Daten: NV-SRAM




Kommerziell genutzt

Speicherdichte 16 Mb 256 kb

Zellengröße 40 F2 80 µm2


1 1

Betrieb bei Raumtemperatur (ja/nein) ja ja

Random Read Access time SRAM: 5 ns SRAM: 25 ns

Random Write Access time SRAM: 5 ns SRAM: 25 ns

nondestructive read (ja/nein) ja ja

Erase time

100 ns 3 ms

Retention time >100 Jahre >100 Jahre 25)

Anzahl der Schreib-, Lesezyklen EEPROM: >106

EEPROM: >106

Stand by Power < 1 µW 5 mW

Schaltenergie wie SRAM

Schaltspannung ± 7V + 14 V - 12 V

25) Simtek


6.2 MRAM

Wie ist der Entwicklungsstand der Technologie? - integrierte Bauelemente realisiert - GMR-Speicher: Vermarktung

Für welche Anwendungsfelder ist die Technologie geeignet? - Substitution von EEPROM, Flash, DRAM, SRAM - Embedded Memories - X-point-Zelle für große Datenmengen bei geringerer Performance - Transistor Zelle für hohe Performance bei geringerer Dichte - Konsumelektronikprodukte, Automobil - Einsatz in FPGA

Wo liegen die Hauptvorteile dieser Technologie? - kleine Zellgröße - evtl. stapelbar - niedrige Energieaufnahme - schnelles Schreiben, hohe Zykelfestigkeit - strahlungsfest

Wo liegen die Hauptnachteile dieser Technologie? - Abschirmung magn. Streufelder (extern und intern) - magnet. Schaltverhalten kritisch - Stromaufnahme beim Schreiben - Skalierbarkeit? - Beschichtungstechnologie außerhalb des Si-Bereichs mit engen Prozessfenstern - Integration in CMOS, neuer Backend-Prozess muss entwickelt werden - Entwicklungsrückstand gegenüber FRAM

Welcher Lösungsbedarf besteht noch? - Homogenisierung der Schaltfeldverteilung auf Chip - crosstalk beim Schreiben - Beschleunigung des Schaltens - Temperaturbelastung während Backend-Prozess - Homogenität der Tunnelbarriere - Reduktion der Schreibströme, Low power-Konzept - Mehrwertige MRAM-Zellen - Entwicklung von Logikelementen - Gestaltung des Interface zum Si - sehr kleine Zellen - konkurrenzfähiges Produkt, Industrialisierung


(0: gar nicht,... bis 5: problemlos,...)? - ∅ = 3,1 (Angaben von 2 bis 4)

Wo liegen die Hauptprobleme (z.B.: Temperaturen, Materialien, ...)? - „nicht ätzbare“ Materialien - Temperaturempfindlichkeit der Materialien - Uniformität extrem dünner Schichten

6 Datenbätter 133

Technische Daten: MRAM




Kommerziell genutzt 26)

Speicherdichte ≥ 1Gb 1Mb 27) 256 kb

Zellengröße 2 – 10 F2 4 F2 8 F2


>2 2 1 1


Random Read Access time < 0,5 ns 10 ns 10 ns ~ 20 ns

Random Write Access time < 0,5 ns 0,5 ns 3 ns ~ 20 ns


Erase time irrelevant, da direkt überschrieben wird

0,2 ns 0,5 ns 10 ns ~ 20 ns

Retention time > 10 Jahre > 10 Jahre > 10 Jahre

Anzahl der Schreib-, Lesezyklen >1015 bis ∞ >1016 >1015 >1015

Stand by Power 0 W 0 W 0 W 825 µW

Schaltenergie/Zelle < 1 pJ ~ 1 pJ 10 pJ

Schaltspannung < 1 V < 2 V > 2,5 V

26) Honeywell 27) Motorola (VLSI Circuit Symposia)


6.3 FRAM

Wie ist der Entwicklungsstand der Technologie? - Markteintritt

Für welche Anwendungsfelder ist die Technologie geeignet? - Substitution von EEPROM, Flash, DRAM - Embedded Memories - heute: Spezielle Anwendungen, bei denen eine hohe Schreibgeschwindigkeit nötig ist, z.B. data logging

oder Chip-Karten, Smart Cards - künftig: Programmspeicher in mobilen Applikationen (Handy, PDA, etc.) Wo liegen die Hauptvorteile dieser Technologie? - niedrige Schreibenergie - kleine Betriebsspannungen - kurze Zugriffszeiten, schnelles Schreiben, hohe Zykelfestigkeit - schaltungstechnisch zum DRAM kompatibel - alternativ optische statt elektrische Auslesemöglichkeit

Wo liegen die Hauptnachteile dieser Technologie? - zerstörendes Lesen - materialphysikalische Probleme - Grenzflächeneffekte - komplexe Verbindungen - Reliability-Probleme noch nicht vollständig gelöst - Probleme bei Integration in CMOS-Technologie - Integrationsprozesstechnik wird nur von wenigen Firmen optimal beherrscht - Skalierbarkeit

Welcher Lösungsbedarf besteht noch? - für hohe Speicherdichten viele materialphysikalische u. technologische Probleme - präparative Methoden ultradünner Schichten - Zuverlässigkeit bei kleinen Strukturen - 1 TOC - Zelle - 3D Strukturen (wird ab 32 Mb benötigt) - konkurrenzfähiges Produkt hoher Speicherdichte



Wo liegen die Hauptprobleme (z.B.: Temperaturen, Materialien, ...)? - Temperatur, nötige Temperung der Ferroelektrika - „nicht ätzbare“ Materialien - Schwermetalle - Gitterfehlanpassung - Reinheit - Wasserstoffempfindlichkeit der Ferroelektrika erfordert Kapselung, Diffusionsbarrieren

6 Datenbätter 135

Technische Daten: FRAM




Kommerziell genutzt

Speicherdichte 64 Gb 64 Mb 64 Mb 28) 4 Mb 29)

Zellengröße 4 F2 15 F2 ca. 80 F2


1 1 1 1


Random Read Access time 30)

< 1ns Simulation: 15 ns

< 20 ns 75 ns

Random Write Access time < 1ns Simulation: 15 ns

< 20 ns 75 ns

nondestructive read (ja/nein) ja, beim FeFET nein nein nein

Erase time (irrelevant, da direkt über-schrieben wird)

Retention time > 10 Jahre 10 Jahre 10 Jahre 10 Jahre

Anzahl der Schreib-, Lesezyklen 1016 ... ∞ > 1013 > 1012 1016

Stand by Power 0 0 0 0

Stand by Strom (Designabhängig) ca. 10 µA

Schaltenergie/Zelle 10 fJ 1 pJ 1 pJ 10 pJ

Schaltspannung 0,8 V < 2 V 1,5 V 3,3 V

28) TI, http://www.eetimes.com/semi/news/OEG20021107S0016 29) Samsung, http://www.samsungelectronics.com/semiconductors/SRAM/ product_news/olddata_993777887859_102.html 30) Lesezyklus ca. 2* Acess time wg. destructive read


6.4 PC-RAM

Wie ist der Entwicklungsstand der Technologie? - erste integrierte Bauelemente realisiert

Für welche Anwendungsfelder ist die Technologie geeignet? - Ersatz von Flash, EEPROM, DRAM - SOC, embedded oder standalone Memory - portable Applikationen (Phones, Kameras, PDAs)

Wo liegen die Hauptvorteile dieser Technologie? - Potenzial für schnelles Schreiben im Vergleich zu Flash - strahlungsfest - niedrige Schreibenergien - großer dynamischer Bereich (Widerstandsänderung > 1000%) - mehrere bit pro Zelle möglich - niedrige Spannungen - niedrige Kosten - Performance wird bei kleineren Zellen besser

Wo liegen die Hauptnachteile dieser Technologie? - relativ hohe Ströme durch Transistor (150 – 500 µA) - thermische Disturbs und Zykelfestigkeit (aufgrund mechanischer Spannungen)

Welcher Lösungsbedarf besteht noch? - kleinere Löschströme ca. < 50 µA (macht kleinere Transistoren möglich) - Nachweis, dass thermische Disturbs handhabbar sind - Nachweis hoher Zykelfestigkeit für große Zellenfelder bei hoher Geschwindigkeit - schnellere, standfestere Materialien (PC-Legierung, Kontaktmaterial) Materialien - Reproduzierbarkeit bei großen Zellenfeldern - Temperaturmanagement, crosstalk



Wo liegen die Hauptprobleme (z.B.: Temperaturen, Materialien, ...)? - Materialien (aber post-Si Prozessierung) - stabile PC-Elektroden Kombination - 2 – 4 zusätzliche Masken erforderlich - für winzige PC-Kontakte sind Sub-Lithographische Verfahren erforderlich

6 Datenbätter 137

Technische Daten: PC-RAM




Kommerziell genutzt

Speicherdichte einige Gb 4 Mb 31)

Zellengröße 4 – 7 F2 5-8 F2


2 (-4) 4 1

Betrieb bei Raumtemperatur (ja/nein) ja ja ja

Random Read Access time 5-10 ns 10

Random Write Access time 5-10 ns, falls ein Puls genügt

2-3 ns 8 ns

nondestructive read (ja/nein) ja ja ja

Erase time

10 ns 5-10 ns 50 ns

Retention time > 10 Jahre bei 180 °C

>10 Jahre bei 150 °C

>10 Jahre bei 120 °C

Anzahl der Schreib-, Lesezyklen > 1015 1014 107

Stand by Power 0 0 0

Schaltenergie/Zelle 1 pJ 6 pJ 10 pJ

Schaltspannung 0,5 - 1 V 0,8 V 0,8 V

Schaltstrom 50 µA 250 µA 800 µA

dynamischer Bereich (R1/R2) 102 – 103 ~ 50 - 100 ~ 40

31) Intel: M. Gill, T. Lowrey, J. Park, Proceedings of 2002 IEEE International Solid State Circuits Conference,

February 4-6, 2002


6.5 Organische Speicher

Wie ist der Entwicklungsstand der Technologie? - Einzelelemente realisiert

Für welche Anwendungsfelder ist die Technologie geeignet? - Speicherung mittlerer bis großer Datenmengen, z.B. Harddisk, Speicherkarten, Solid-State-Disc, Consumer

- Elektronik

Wo liegen die Hauptvorteile dieser Technologie? - nichtflüchtig - Potenzial zur sehr einfachen Prozessierung - hoher ON/OFF Kontrast - preiswert - große Speicherkapazität - kleine Zellgröße - stapelbar

Wo liegen die Hauptnachteile dieser Technologie? - begrenzte thermische Stabilität der meisten Polymere - Schaltzyklen - Geschwindigkeit - destruktives Lesen bei ferroelektrischen Speichern - Skalierbarkeit

Welcher Lösungsbedarf besteht noch? - Evaluierung möglicher Materialklassen


(0: gar nicht,... bis 5: problemlos,...)? - ∅ = 3 (Angaben von 2 bis 4)

Wo liegen die Hauptprobleme (z.B.: Temperaturen, Materialien, ...)? - Temperaturstabilität der Polymere - Inkompatibilität mit z.B. CMP Prozessen - Add-on-Prozess auf Si-Schaltung

6 Datenbätter 139

Technische Daten: Organische Speicher

Vermutetes techno-logiesches Potenzial

Beim Einzel-element ge-zeigt 32)


Kommerziell genutzt

Speicherdichte >1 Gb

Zellengröße 4F2/Zahl der Schich-ten, 0,1 µm2


4, abhängig vom Schaltmechanismus

Betrieb bei Raumtemperatur (ja/nein) ja

Random Read Access time ~DRAM 0,1 µs

Random Write Access time ~DRAM

0,1 µs

nondestructive read (ja/nein) nein bei ferroelektri-schen, ja bei resisit-ven Systemen

Erase time

0,1 µs, wird vielleicht nicht benötigt

Retention time 10 Jahre

Anzahl der Schreib-, Lesezyklen 1011, abhängig vom Schaltmechanismus

Stand by Power 0

Schaltenergie/Zelle pJ

Schaltspannung 1,2 V, abhängig vom Schaltmechanismus

32) Thin Film Electronics hat Einzelelement realisiert. Exakte technische Daten sind aber nicht öffentlich ver-

fügbar


6.6 Spintronik 33)

Wie ist der Entwicklungsstand der Technologie? - physikalische Effekt nachgewiesen

Für welche Anwendungsfelder ist die Technologie geeignet? - Transistoren, Computing

Wo liegen die Hauptvorteile dieser Technologie? - Kombination mit MRAM → „komplett magnetische Elektronik“

Wo liegen die Hauptnachteile dieser Technologie? - fraglich, ob bei Raumtemperatur realisierbar - ferromagnetische Halbleiter haben kleine Beweglichkeiten - Prozesstechnik unklar

Welcher Lösungsbedarf besteht noch? - Es existieren bisher nur Grundlagenarbeiten



Wo liegen die Hauptprobleme (z.B.: Temperaturen, Materialien, ...)? - Materialien, Wachstum

33) Tabelle entfällt, da konkrete technische Daten noch nicht seriös abgeschätzt werden können.

6 Datenbätter 141

6.7 Molekulare Speicher 33)

Wie ist der Entwicklungsstand der Technologie? - Einzelelemente realisiert, 64b 34)

Für welche Anwendungsfelder ist die Technologie geeignet? - noch unklar

Wo liegen die Hauptvorteile dieser Technologie? - Potenzial zu sehr kleinen Zellgrößen - Potenzial zur Selbstorganisation

Wo liegen die Hauptnachteile dieser Technologie? - bisher kein fertigbares Integrationskonzept bekannt

Welcher Lösungsbedarf besteht noch? - Finden geeigneter, stabiler Schalteffekte - Entwicklung eines fertigbaren Integrationskonzept


(0: gar nicht,... bis 5: problemlos,...)? - 0 (heutiger Stand)

Wo liegen die Hauptprobleme (z.B.: Temperaturen, Materialien, ...)? - Herstellung eines Topelektrodenkontaktes - thermische Stabilität der Materialien

34) HP, http://www.hpl.hp.com/about/media/stockholm/


6.8 Probe Storage

Wie ist der Entwicklungsstand der Technologie? - Einzelelement realisiert

Für welche Anwendungsfelder ist die Technologie geeignet? - Speicherung mittlerer bis großer Datenmengen

Wo liegen die Hauptvorteile dieser Technologie? - Potenzial hoher Bandbreite durch massive Parallelität - sehr hohe Dichte im Vergleich zu Halbleiterspeichern

Wo liegen die Hauptnachteile dieser Technologie? - mechanische Komponenten müssen sehr präzise sein und hohe Abtastraten ermöglichen - mechanisches Prinzip ist weniger robust als ein Halbleiterspeicher

Welcher Lösungsbedarf besteht noch? - Demonstration sehr hoher Datenraten - Demonstration eines Produkts



Wo liegen die Hauptprobleme (z.B.: Temperaturen, Materialien, ...)? - kein Halbleiterspeicher

6 Datenbätter 143

Technische Daten: Probe-Storage




Kommerziell genutzt

Speicherdichte > 1 Tb/in2 1 Tb/in2

Zellengröße


hängt vom Speicherme-chanismus ab

Betrieb bei Raumtemperatur (ja/nein) ja

Random Read Access time ms

Random Write Access time ms

nondestructive read (ja/nein) ja

Erase time

Retention time 10 – 20 Jahre

Anzahl der Schreib-, Lesezyklen hängt vom Speicherme-chanismus ab

Stand by Power

Schaltenergie

Schaltspannung


6.9 Vergleichstabellen

Flash Kommerziell

genutzt

NA

ND

-Fl

ash

NO

R-F

lash

NR

OM

37)

Floa

ting

nano

-dot

-M

emor

y 38

)

Nan

oc-

lust

er-

Mem

ory

39)

NV

-SR

AM

Speicherdichte 1Gb 35) 128 Mb 256 k Zellengröße ca. 4,5 F2 10 F2 80 µm2 bit/Zelle? 2 36) 2 1 Betrieb bei RT ja ja ja Random Read Access time 10 – 50 µs 70 ns 25 ns Random Write Access time 200 µs 1 µs 25 ns nondestructive read ja ja ja Erase time 4 µs 1 s 3 ms Retention time 10 – 20 a 10 – 20 a >100 a Schreib-, Lesezyklen 106 106 >106 Stand by Power 5 mW Schaltenergie/Zelle Schaltspannung 15 – 20 V 10 – 20 V + 14 V

- 12 V

Flash Vermutetes technologisches Potenzial

NA

ND

-Fl

ash

NO

R-F

lash

NR

OM

37)

Floa

ting

nano

-dot

-M

emor

y 38

)

Nan

oc-

lust

er-

Mem

ory

39)

NV

-SR

AM

Speicherdichte ≥16 Gb 1-2 Gb 10 Gb > 1 Gb >1Gb 16 Mb Zellengröße ca. 4,2 F2 6-8 F2 < 6 F2 4-10 F2 ca. 5 F2 40 F2 bit/Zelle? 2 2 2 > 3 1-2 1 Betrieb bei RT ja ja ja ja ja ja Random Read Access time 10 – 50 µs 20-30 ns 25 ns <10 ns ≤ 1 ms 5 ns Random Write Access time 100 – 500 1 µs 100 ns <10 ns ≤ 1 ms 5 ns nondestructive read ja ja ja ja ja ja Erase time 1 s < 100 µs <10 ns < 1 ms 100 ns Retention time 10 – 20 a 10 – 20 a > 10 a > 10 a >10 a >100 a Schreib-, Lesezyklen 106 106 106 > 106 >107 >106 Stand by Power 0 < 1 µW Schaltenergie/Zelle 40) 40) 1-10pJ/bit 0,5 fJ = SRAM Schaltspannung 10 – 15 V > 5 V ∆Vmax < 13V ~ 5 V < 8 V ± 7V

35) Samsung 36) Toshiba 37) Infineon 38) IHT der RWTH Aachen 39) ZMD 40) 32-bit: Read: 150 pJ, Write: 2 µJ

6 Datenbätter 145

MR

AM

FRA

M

PC-R

AM

Org

anis

che

Spei

cher

Spin

tron

ik

Mol

ekul

are

Spei

cher

Prob

e St

orag

e Kommerziell genutzt

256 kB 4 Mb Speicherdichte ca. 80 F2 Zellengröße 1 1 bit/Zelle? ja ja Betrieb bei RT 70 ns 70 ns Random Read Access time 70 ns 70 ns Random Write Access time ja nein nondestructive read Erase time > 10 a 10 a Retention time >1015 1016 Schreib-, Lesezyklen 825 µW 0 Stand by Power 10 pJ Schaltenergie/Zelle 3,3 V Schaltspannung

MR

AM

FRA

M

PC-R

AM

Org

anis

che

Spei

cher

Spin

tron

ik 41

)

Mol

ekul

are

Spei

cher

41)

Prob

e St

orag

e Vermutetes technologisches Potenzial

≥ 1Gb 64 Gb einige Gb > 1 Gb > 1 Tb/in2 Speicherdichte 2 – 10 F2 4 F2 4 – 7 F2 4F2/Schicht Zellengröße > 2 1 2 (-4) 4 42) ? 42) bit/Zelle? ja ja ja ja ja Betrieb bei RT < 0,5 ns < 1ns 5-10 ns 0,1 µs ms Random Read Access time < 0,5 ns < 1ns 5-10 ns 43) 0,1 µs ms Random Write Access time ja ja 44) ja 42) ja nondestructive read 10 ns Erase time > 10 a > 10 a 10 a 10 a 10 – 20 a Retention time > 1015 bis 1016 ... ∞ > 1015 1011 42) ? 42) Schreib-, Lesezyklen 0 W 0 0 0 Stand by Power < 1 pJ 10 fJ 1 pJ pJ Schaltenergie/Zelle < 1 V 0,8 V 0,5 - 1 V 1,2 V 42) Schaltspannung

41) technologisches Potenzial kann bisher nicht seriös abgeschätzt werden 42 ) abhähngig vom Schaltmechanismus 43) falls ein Puls genügt 44) beim FeFET

147

7 Anhang

7.1 Überblick über Industrieaktivitäten

Die folgende Tabelle stellt zusammen, welche der größten Halbleiterhersteller sich bei den

verschiedenen NVM-Technologien engagieren. Wegen der Informationspolitik der Unter-

nehmen lässt sich die Intensität der Aktivitäten im Einzelfall nur schwer einschätzen.

MR

AM

FRA

M

PC-R

AM

Org

anis

che

Spei

cher

Mol

ekul

arer

Sp

eich

er

Prob

e St

orag

e

AMD ⊗ 45

Fujitsu ⊗ 47) Verwdg. in Smart-Cards (256 kb) 46)

Hitachi ⊗ 47) ⊗ 48) ⊗ 63)

HP ⊗ 49) 64 b De-monstrator 50)

⊗ 51)

IBM Kooperation mit Infineon 53)

Prototyp mit 1024 AFM-Spitzen 52)

Infineon Kooperation mit IBM, Produkt: 128 – 256 Mb bis 2004 53)

Kooperation mit To-shiba, Produkt: 32 Mb bis 2003 54)

⊗ 53) ⊗ 55)

Intel Prototyp: 4 Mb 58)

⊗ 58)

Matsushita ⊗ 47) Verwendung in SmartCards (512 b) 48)

45) A. Stikeman, Technology Review, September 2002, 31 46) http://www.fme.fujitsu.com/fram.html 47) A. Sikora, Elektronik 6/2002 48) A. Sikora, Elektronik 5/2002 49) http://www.hpl.hp.com/research/storage.html#MRAM 50) http://www.hpl.hp.com/about/media/stockholm/ 51) http://www.hpl.hp.com/research/storage.html#ATOMIC 52) P. Vettiger u.a., IBM J. Res. Develop., Vol. 44, No. 3, May 2000 53) BMBF-Fachgespräch: Nichtflüchtige Datenspeicher 54) http://www.eet.com/story/OEG20010530S0078 55) BMBF-Fachgespräch: Molekularelektronik


MR

AM

FRA

M

PC-R

AM

Org

anis

che

Spei

cher

Mol

ekul

arer

Sp

eich

er

Prob

e St

orag

e

Micron ⊗ 58) 56)

Motorola Kooperation mit Philips und STM, Prototyp:1 Mb, Produkt für 2004 angekündigt 57)

⊗ 58)

NEC Kooperation mit Toshiba 69), 59)

⊗ 59)

Philips Kooperation mit Motorola und STM 57)

⊗ 53)

Samsung ⊗ 60) Produkt: 4 Mb 61) Prototyp: 32 Mb 62)

⊗ 63)

Sony ⊗ 64)

STMicroel. Kooperation mit Motorola und Philips 57)

⊗ 65) ⊗ 66) ⊗ 67)

TI Kooperation mit Agi-lent und Ramtron 68)

Toshiba Kooperation mit NEC 69)

Kooperation mit Infi-neon, Produkt: 32 Mb bis 2003 53), 54)

Engagement der größten Halbleiterhersteller bei den verschiedenen NVM-Technologien, zusammengestellt von ZT-Consulting (Stand 12/02, Angaben ohne Gewähr).

56) Micron hat Lizenz von Axon für PMC Technologie erworben. Die PMC Technologie nutzt Chalcogenide als

Festkörperelektrolyt, in dem eine leitfähige Ag-Verbindung an- und ausgeschaltet wird. http://www.axontc.com/index.htm

57) http://www.motorola.com/mediacenter/news/detail/0,1958,1499_1158_23,00.html 58) http://www.intel.com/research/silicon/NextGenMems.pdf 59) http://www.ic.nec.co.jp/english/banner/tech/65/DTI65NSZ.pdf 60) http://www.asiabiztech.com/nea/200105/cmpo_129399.html 61) http://www.samsungelectronics.com/semiconductors/SRAM/

product_news/olddata_993777887859_102.html 62) http://www.vlsisymposium.org/technology/tec_pdf/T21p3.pdf 63) http://www.technologyreview.com/articles/wo_leo061102.asp 64) http://www.vlsisymposium.org/technology/tec_pdf/T21p4.pdf 65) IST-Projekt FLEUR, http://www.cordis.lu/ist/home.html 66) http://www.ebnonline.com/digest/story/OEG20011113S0081 67) IST-Projekt SASEM, http://www.cordis.lu/ist/home.html 68) Appl. Phys. Lett., Vol. 79, 4004-4006, 2001, http://www.eetimes.com/semi/news/OEG20021107S0016 69) http://www.eetimes.com/semi/news/OEG20020919S0044

7 Anhang 149

7.2 Überblick über Förderaktivitäten

Für diese Übersicht wurden unter anderem der BMBF-Förderkatalog 70), der DFG-

Jahresbericht 2001 71), die Projektseiten des IST-Programms der EU 72), die Seiten der

DARPA 73) und der ATIP 74) ausgewertet.

Flash, EEPROM:

Deutschland:

- BMBF-Verbundprojekt: Option für 0,25/0,18 µm CMOS-Technologien, Teilvorhaben:

Integration eines Flashprozesses in eine 0,25µm CMOS-Technologie;

Infineon

Projektsumme: ca. 1,4 Mio. Eur; Projektbeginn: 11.99; Projektende: 4.01

- BMBF-Verbundprojekt: Option für 0,25/0,18 µm CMOS-Technologien, Teilvorhaben:

Realisierung integrierbarer EEPROM Speicher mit großer Datensicherheit im Umfeld

von 0,18 µm-Technologien;

Philips


- BMBF-Verbundprojekt: Hochgeschwindigkeit-SOI-MOSFET's mit geringer Leistungs-

aufnahme (HSOI-MOS) - Teilvorhaben: Steg-MOSFET's und Floating-dot-Speicher

RWTH Aachen

Projektsumme: 720 tsd. Eur; Projektbeginn: 03.00; Projektende: 02.03

- BMBF-Verbundprojekt: Innovative NV-Speicherkonfigurationen und –technologien für

System On Chip Anwendungen, Teilvorhaben: Neue Zellkonzepte für Sub-100nm-

Transistorgatelängen in Flash- und EEPROM-Anwendungen

Infineon


70) http://oas.ip.kp.dlr.de/foekat/foekat/suchefoekat$suchefoekat.actionquery?Z_CHK=0&Z_ACTION=INSERT 71) http://jab2000.dfg.de/ 72) Information Society Technologies Program, http://www.cordis.lu/ist/projects.htm 73) Defence Advanced Research Project Agency, http://www.darpa.mil/body/procurements/ 74) Asian Technology Information Program, http://www.atip.org/


- BMBF-Verbundprojekt: Innovative NV-Speicherkonfigurationen und –technologien für

System On Chip Anwendungen, Teilvorhaben: Forschung zu Flash-kompatiblen

EEPROM Speichern

Philips


EU:

- IST-Projekt: ADAMANT (ADvAnced Memories bAsed oN discrete-Traps);

Projektteilnehmer: CEA – LETI, St Microelectronics, Philips, u.a.;

Projektbeginn: 03.02; Projektende: 02.04

MRAM:

Deutschland:

- BMBF-Leitprojekt: Magneto-Elektronik (Projekt umfasst auch Aspekte der Spintronik)

Projektteilnehmer: Bosch, Universität Bielefeld, Infineon (bis 9.00)


- BMBF-Förderschwerpunkt: Elektronenkorellation und Disspationsprozesse in Halblei-

terquantenstrukturen: Vorhaben: Magnetoelektronik in Halbleiterstrukturen

Universität Würzburg


- BMBF-Verbundprojekt: Magnetoresistive Logik

Projektteilnehmer: Siemens, Universität Bielefeld


- BMBF-Verbundprojekt: Magnetische Tunnel-Schichtsysteme zur Herstellung von

MRAMs

Projektteilnehmer: Singulus AG, Universität Kaiserslautern, RWTH Aachen, Universi-

tät Bielefeld


- DFG-Forschergruppe 404: Oxidische Grenzflächen

Förderbeginn 2000; Förderbetrag seit Beginn: 1,4 Mio. EUR

7 Anhang 151

EU:

- IST-Projekt: NANOMEM (Semiconductor Free Nanoscale Non-volatile Electronics

And Memories Based On Magnetic Tunnel Junctions)

Projektteilnehmer: Universite Henri Poincare Nancy, Siemens, MPG, Thomson, u.a.


- IST-Projekt: NEXT (low power magnetic random access memory with optimised wri-

ting time and level of integration)

Projektteilnehmer: CEA – LETI, ATMEL, Universität Kaiserslautern, u.a.


USA:

- DARPA-Programm: Spins

- NSF-Programm: Spin Electronics for the 21st Century 75)

FRAM:

Deutschland:

- BMBF-Verbundprojekt: Qualifikation des Heißprägen für große Flächen mit nm-

Auflösung (Nano-Heißprägen) - Teilvorhaben: Nanoimprint-Lithografie für oxidische

Funktionsmaterialien;

MPI für Mikrostrukturphysik


- DFG-Forschergruppe 404: Oxidische Grenzflächen

- Förderbeginn 2000; Förderbetrag seit Beginn: 1,4 Mio. EUR

- DFG-Schwerpunktprogramm 1157: Integrierte elektrokeramische Funktionsstrukturen

Förderbeginn 2003

- Volkswagenstiftung: Nano-sized ferroelectric hybrids

Projektteilnehmer: Forschungszentrum Jülich, MPI für Mikrostrukturphysik, RWTH

Aachen, Fraunhofer IIS, Universite Liege

Projektbeginn: 7.01; Projektende 6.04

75) http://www.nsf.gov/pubs/2002/nsf02036/nsf02036.pdf


EU:

- IST-Projekt: FECLAM (Ferroelectric CVD Layers for Memory Applications)

Projektteilnehmer: FhG-IIS, Aixtron, Motorola, Infineon, u.a.


- IST-Projekt: FLEUR (FerroeLectric for EURope)

Projektteilnehmer: ST Microelectronics, IMEC, u.a.


Japan:

- METI 76): Next-Generation Ferroeletric Memories (1999-2004, US$5M/Y)

PC-RAM:

EU:

- IST-Projekt: PC-RAM (Phase Change Random Access Memory)

Projektteilnehmer: CEA – LETI, AMO, RWTH Aachen, u.a


Organische Speicher:

Deutschland:

- BMBF-Förderschwerpunkt: Polymerelektronik. Bisher keine Projekte zu organischen

Speichern.

Spintronik:

Deutschland:

- BMBF-Verbundprojekt: Elektronisch auslesbarer magnetische Datenspeicher unter

Ausnutzung von spinpolarisiertem Stromtransport

Projektteilnehmer: AIXTRON, RWTH Aachen

Projektsumme: ca. 175 tsd. Eur; Projektbeginn: 02.98; Projektende: 01.01

76) Ministry of Economy, Trade and Industry, http://www.meti.go.jp/english/index.html

7 Anhang 153


terquantenstrukturen: Vorhaben: Spinabhängiges Tunneln und Spininjektion in III-V-

Halbleiterschichten

Universität Regensburg



terquantenstrukturen: Vorhaben: Spintransport und –injektion in Halbleitern und Me-

tall/Halbleiter-Kontakten

Universität Marburg



terquantenstrukturen: Vorhaben: Theorie des spinabhängigen Elektronentransports in

auf III-V-Halbleiter basierenden Spin-Elektronik-Systemen

MPI für Mikrostrukturphysik



terquantenstrukturen: Vorhaben: Entwicklung von ferrromagnetischen Materialien für

die Integration mit III-V-Halbleitern zur Spininjektion

RWTH Aachen



terquantenstrukturen: Vorhaben: Heteroepitaxie ferromagnetischer Materialien auf III-

V-Halbleiter für Spininjektion

Forschungsverbund Berlin


- BMBF-Verbundprojekt: Spininjektion, Spintransport und Spinkohärenzkontrolle für

neuartige Spintronik-Bauelemente bei Raumtemperatur

Projektteilnehmer: RWTH Aachen, Paul Drude Institut


- BMBF-Verbundprojekt: Spinelektronik und Spinoptoelektronik in Halbleitern

Projektteilnehmer: Universität Hamburg, Universität Hannover, Universität Marburg,

Universität Regensburg, Universität Würzburg, Walter-Meissner-Institut, MPI für Mik-

rostrukturphysik



- DFG-Forschergruppe 370: Ferromagnet-Halbleiter-Nanostrukturen: Transport, magneti-

sche und elektronische Eigenschaften

Förderbeginn 1999; Förderbetrag seit Beginn: 1.9 Mio. EUR

- DFG-Sonderforschungsbereich 491: Magnetische Heteroschichten

Förderbeginn 2000; Förderbetrag seit Beginn: 2,3 Mio. EUR

EU:

- IST-Projekt: SPINOSA (Spin polarized injection in nanostructures and devices)

Projektteilnehmer: Universität Würzburg, IMEC, u.a.


USA:

- DARPA-Programm: SPINS (Spins IN Semiconductors)

- NSF-Programm: Spin Electronics for the 21st Century 75)

Japan:

- FED77 plant Projekte

Molekulare Speicher:

Deutschland:

- BMBF-Verbundprojekt: MOLMEM-Höchstintegrierte molekularelektronische Spei-

cherbausteine

Projektteilnehmer: Infineon, FZ-Karlruhe, FZ-Jülich


- HGF-Strategiefond-Programm: Molekulare Elektronik (Forschungszentrum Karlsruhe,

Institut für Nanotechnologie FZK-INT)

EU:

„Molecular Computing“ ist einer von zwei Schwerpunkten der letzten Ausschreibung der Na-

notechnology Information Devices (NID) Initiative (Call 2001) des 5. Rahmenprogramms. Im

6.Rahmenprogramm ist eine spezielle „pro-active“ Initiative zur Molekularelektronik geplant 78).

77) Future Electron Devices, http://www.fed.or.jp/english/index.htm 78) R. Compano, TNT2002

7 Anhang 155

- IST-Projekt: SANEME (Self-assembly of functional nanoscale elements for intramole-

cular electronics)

Projektteilnehmer: University of Cambridge, u.a.


- IST-Projekt: NICE (Nanoscale Integrated Circuits Using Endohedral Fullerenes)

Projektteilnehmer: National Microelectronics Research Centre Ireland, u.a.


- IST-Projekt: FRACTURE (Nanoelectronic Devices And Fault-tolerant Architectures)

Projektteilnehmer: National Centre for Scientific Research Greece, u.a.


- IST-Projekt: SASEM (Self-Aligned Single Electron Memories and Circuits)

Projektteilnehmer: Universite Catholique de Louvain, ST Microelectronics, u.a.


USA:

- DARPA-Programm: MOLETRONIC

Probe Storage:

- IST-Projekt: INPROM (Integrated Probe Memory)

Projektteilnehmer: CEA – LETI u.a.


Documents

Technologie- früherkennung - VDI Technologiezentrum GmbH · dom Access Memory) abgedeckt werden, ermöglichen. Die Bedeutung nichtflüchtiger Datenspeicher wächst mit der weiteren