製品構造:シリコンモノリシック集積回路 耐放射線設計はしておりません
1/29 © 2018 ROHM Co., Ltd. All rights reserved. TSZ22111 • 14 • 001
2018.05.18 Rev.001
TSZ02201-0252AA800120-1-1 www.rohm.co.jp
Bootstrap Diode内蔵 600V 耐圧
3相ブリッジドライバ BS2132F
概要
BS2132F はブートストラップ方式を用いた外付け Nch-
FET 及び IGBT 駆動可能な 600V 高耐圧 3 相ブリッジド
ライバです。VCC-VB 間に 600V 高耐圧の Bootstrap
Diodeを内蔵しています。
入力ロジック電源電圧に3.3V及び5.0Vが使用可能です。
保護機能として VCC-COM 間及び VB-VS 間に低入力誤
動作防止回路(UVLO)、過電流保護回路(OCP)を搭載して
います。
さらに保護検出信号を出力するために/FAULT 端子を設
けており、RCIN 端子に接続される外付け RC の時定数
により OCP検出保持時間の調整が可能です。
特長
ハイサイドフローティング端子耐圧 600V
ゲートドライバ電圧範囲 11.5V ~ 20V
VCC-VB間に 600V耐圧 Bootstrap Diodeを内蔵
両チャネルに低入力誤動作防止回路(UVLO)搭載
高精度(0.46V±5%)な過電流保護回路(OCP)搭載
I/O信号としてイネーブル端子(EN)搭載
保護(UVLO,OCP)検出信号出力端子(/FAULT)を搭載
RCIN端子の外付け RCで OCP保持時間の調整可能
3.3V及び 5.0Vのロジック電圧入力可能
入力信号に対して同相出力
用途
MOSFET /IGBT駆動用アプリケーション
重要特性
ハイサイドフローティング電圧: 600V
入力電圧範囲: 11.5V ~ 20V
出力電流 IO+/IO-: 200mA/350mA(Typ)
Bootstrap Diode 電流制限抵抗: 28Ω(Typ)
OCP検出電圧: 0.46V(Typ)
OCP不反応時間: 150ns(Typ)
Turn-on/Turn-off時間: 630ns/580ns(Typ)
オフセット電圧端子リーク電流: 50µA(Max)
動作温度範囲: -40°C ~ +125°C
パッケージ W(Typ) x D(Typ) x H(Max) SOP28 18.50mm x 9.90mm x 2.41mm
基本アプリケーション回路
Up to 600V
VCC
HIN1
LIN2
HIN3
VCC
HIN1
HIN2
LIN3
LIN1
LIN2
VB1
HO1
VS1
HO2
VB2
LO3
/FAULT
ITRIP
EN
RCIN
VSS
COM
VS2
HO3
VB3
VS3
LO2
LO1
EN
HIN2
HIN3
LIN1
LIN3
/FAULT M
Figure 1. Typical Application Circuit
Datasheet
2/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
端子配置図
Figure 2. Pin Configuration
(TOP VIEW)
HIN3
VCC
HIN1
HIN2
LIN3
LIN1
LIN2
VB1
HO1
VS1
NC
HO2
VB2
LO3
/FAULT
ITRIP
EN
RCIN
VSS
COM
VS2
NC
HO3
VB3
VS3
NC
LO2
LO1
1
2
3
4
5
6
7
8
9
10
11
12
13
14 15
16
17
18
19
20
21
22
23
24
25
26
27
28
3/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
端子説明
Pin No. Pin Name Function
1 VCC Low-side supply voltage
2 HIN1 Logic input for high-side gate driver output (HO1), in phase
3 HIN2 Logic input for high-side gate driver output (HO2), in phase
4 HIN3 Logic input for high-side gate driver output (HO3), in phase
5 LIN1 Logic input for low-side gate driver output (LO1), in phase
6 LIN2 Logic input for low-side gate driver output (LO2), in phase
7 LIN3 Logic input for low-side gate driver output (LO3), in phase
8 /FAULT OCP or low-side UVLO(VCC-COM) detect signal output (negative logic, open-drain output)
9 ITRIP Analog input for over current shutdown, activates /FAULT and RCIN to VSS
10 EN Logic input to enable I/O functionality (positive logic)
11 RCIN External RC-network to define /FAULT clear delay after the /FAULT signal
12 VSS Logic ground
13 COM Power ground
14 LO3 Low-side gate drive output
15 LO2 Low-side gate drive output
16 LO1 Low-side gate drive output
17 NC Non-Connection
18 VS3 High-side negative power supply
19 HO3 High-side gate drive output
20 VB3 High-side positive power supply
21 NC Non-Connection
22 VS2 High-side negative power supply
23 HO2 High-side gate drive output
24 VB2 High-side positive power supply
25 NC Non-Connection
26 VS1 High-side negative power supply
27 HO1 High-side gate drive output
28 VB1 High-side positive power supply
4/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
ブロック図
Figure 3. Functional Block Diagram
Latch
RCIN
COM
HIN1 UVDETECT
VB1
HO1
VS1
DELAY
VCC
LO1
LIN1
EN
VSS
ITRIP +
-
/FAULT
S
R
Q
DRV
PULSEFILTERSET
RESET
VSS/COMLEVEL
SHIFTER HVLEVEL
SHIFTER
PULSEGENERATOR
INPUTNOISEFILTER
R
S
QR
DEAD TIME &SHOOT-
THROUGHPREVENTION VSS/COM
LEVELSHIFTER
INPUTNOISEFILTER
UVDETECT
DRV
PULSEFILTERSET
RESET
VSS/COMLEVEL
SHIFTER HVLEVEL
SHIFTER
PULSEGENERATOR
INPUTNOISEFILTER
R
S
QR
DEAD TIME &SHOOT-
THROUGHPREVENTION VSS/COM
LEVELSHIFTER
INPUTNOISEFILTER
UVDETECT
DRV
PULSEFILTERSET
RESET
VSS/COMLEVEL
SHIFTER HVLEVEL
SHIFTER
PULSEGENERATOR
INPUTNOISEFILTER
R
S
QR
VSS/COMLEVEL
SHIFTER
INPUTNOISEFILTER
DRV
DRV
DELAY DRV
DELAY
INPUTNOISEFILTER
DEAD TIME &SHOOT-
THROUGHPREVENTION
INPUTNOISEFILTER
UVDETECT
HIN2
HIN3
LIN2
LIN3
VB2
HO2
VS2
VB3
HO3
VS3
LO2
LO3
0.46V
5/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
絶対最大定格
(特に指定のない限り Ta=25°C, VSSを基準の 0Vとする)
Parameter Symbol Rating Unit
High-side Offset Voltage VS VB - 25 ~ VB + 0.3 V
High-side Floating Supply Voltage VB VCOM - 0.3 ~ VCOM + 625 V
High-side Floating Output Voltage HOx(Note 1) VHO VS - 0.3 ~ VB + 0.3 V
Low-side and Logic Fixed Supply Voltage (VCC vs VSS) VCC - 0.3 ~ + 25 V
Low-side and Logic Fixed Supply Voltage (VCC vs COM) VCCCOM - 0.3 ~ + 25 V
Low-side Output Voltage LOx (LOx vs COM) (Note 1) VLO - 0.3 ~ VCCCOM + 0.3 V
Logic Input Voltage HINx, LINx(Note 1), EN VIN - 0.3 ~ VCC + 0.3 V
/FAULT Output Voltage VFLT - 0.3 ~ VCC + 0.3 V
RCIN Input Voltage VRCIN - 0.3 ~ VCC + 0.3 V
ITRIP Input Voltage VITRIP - 0.3 ~ VCC + 0.3 V
Power Ground VCOM - 5.5 ~ + 5.5 V
Allowable Offset Voltage Slew Rate dVS/dt 50 V/ns
Storage Temperature Range Tstg - 55 ~ + 150 °C
Maximum Junction Temperature Tjmax 150 °C
(Note 1) x=1, 2, 3
注意 1:印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモ
ードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施して頂ける
ようご検討お願いします。
注意 2:最高接合部温度を超えるようなご使用をされますと、チップ温度上昇により、IC 本来の性質を悪化させることにつながります。最高接合部温度を超
える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用するなど、最高接合部温度を越えないよう熱抵抗にご配慮くださ
い。
熱抵抗(Note 2)
Parameter Symbol Thermal Resistance (Typ)
Unit 1s(Note 4) 2s2p(Note 5)
SOP28
Junction to Ambient θJA 136.9 88.6 °C/W
Junction to Top Characterization Parameter(Note 3) ΨJT 19 15 °C/W
(Note 2) JESD51-2A(Still-Air) に準拠。
(Note 3) ジャンクションからパッケージ(モールド部分)上面中心までの熱特性パラメータ。
(Note 4) JESD51-3 に準拠した基板を使用。
(Note 5) JESD51-7 に準拠した基板を使用。
Layer Number of Measurement Board
Material Board Size
Single FR-4 114.3mm x 76.2mm x 1.57mmt
Top
Copper Pattern Thickness
Footprints and Traces 70μm
Layer Number of Measurement Board
Material Board Size
4 Layers FR-4 114.3mm x 76.2mm x 1.6mmt
Top 2 Internal Layers Bottom
Copper Pattern Thickness Copper Pattern Thickness Copper Pattern Thickness
Footprints and Traces 70μm 74.2mm x 74.2mm 35μm 74.2mm x 74.2mm 70μm
6/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
推奨動作条件
(特に指定のない限り VSSを基準の 0Vとする)
Parameter Symbol Min Typ Max Unit
High-side Floating Supply Offset Voltage (VSx vs COM) (Note 6) VS - - 600 V
High-side Floating Supply Voltage (VBx vs VSx) (Note 6) VBS 11.5 15 20 V
High-side Floating Output Voltage (HOx vs VSx) (Note 6) VHO 0 15 VBS V
Low-side Supply Voltage (VCC vs VSS) VCC 11.5 15 20 V
Low-side Supply Voltage (VCC vs COM) VCCCOM 11.5 15 20 V
Low-side Output Voltage LOx (LOx vs COM) (Note 6) VLO 0 - VCCCOM V
Logic Input Voltage HINx, LINx (Note 6), EN VIN 0 - VCC V
/FAULT Output Voltage VFLT 0 - VCC V
RCIN Input Voltage VRCIN 0 - VCC V
ITRIP Input Voltage VITRIP 0 - VCC V
Power Ground VCOM -2.5 - +2.5 V
Operating Temperature Topr -40 - +125 °C
(Note 6) x=1, 2, 3
機能表
VCC VB-VS RCIN ITRIP EN /FAULT HO1, HO2, HO3 LO1, LO2, LO3
<VCCUV- X(Note 7) X(Note 7) X(Note 7) X(Note 7) 0V 0V 0V
15V <VBSUV- X(Note 7) 0V 5V High-Z 0V LIN1, LIN2, LIN3
15V 15V X(Note 7) >VIT_TH+ 5V 0V 0V 0V
15V 15V <VRCIN+ 0V 5V 0V(Note 8) 0V(Note 8) 0V(Note 8)
15V 15V >VRCIN+ 0V 5V High-Z HIN1, HIN2, HIN3 LIN1, LIN2, LIN3
15V 15V >VRCIN+ 0V 0V High-Z 0V 0V
(Note 7) Xは値によらないという意味
(Note 8) 過電流検出後の状態。ラッチ回路がリセットされていないため過電流検出状態を保持。
7/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
DC電気的特性
(特に指定のない限り Ta=25°C, VCC=VBS=15V, VSS=VCOM=VS1=VS2=VS3, CL=1000pF)
Parameter Symbol Limit
Unit Conditions Min Typ Max
VCC and VBS Supply Undervoltage Positive Going Threshold
VCCUV+
VBSUV+ 9.6 10.4 11.2
V
VCC and VBS Supply Undervoltage Negative Going Threshold
VCCUV- VBSUV-
8.6 9.4 10.2
VCC Supply Undervoltage Lockout Hysteresis
VCCUVH VBSUVH
- 1.0 -
Offset Supply Leakage Current ILK - - 50
µA
VB = VS = 600V
Quiescent VBS Supply Current IQBS - 60 120 VIN = 0V or 5V
Quiescent VCC Supply Current IQCC - 0.7 1.3 mA VIN = 0V or 5V
Logic “1” Input Voltage VIH 2.6 - -
V
Logic “0” Input Voltage VIL - - 0.8
EN Positive Going Threshold VEN+ - - 2.6
EN Negative Going Threshold VEN- 0.8 - -
RCIN Positive Going Threshold VRCIN+ - 8 -
V
RCIN Hysteresis VRCIN_HYS - 3 -
ITRIP Positive Going Threshold VIT_TH+ 0.437 0.46 0.483
V
ITRIP Hysteresis VIT_HYS - 0.07 -
High Level Output Voltage, VCC (VBS) - VLO (VHO)
VOH - - 1.4
V IO = 20mA
Low Level Output Voltage, VLO (VHO) VOL - - 0.6
Logic “1” Input Bias Current IIN+ - 100 150
µA
VIN = 3.3V
Logic “0” Input Bias Current IIN- - - 1.0 VIN = 0V
ITRIP Input Bias Current IITRIP - 1 2 VITRIP = 0V or 3.3V
Output High Short Circuit Pulsed Current
IO+ 120 200 -
mA
VO = 0V Pulse Width ≤ 10µs
Output Low Short Circuit Pulsed Current
IO- 250 350 - VO = 15V Pulse Width ≤ 10µs
RCIN Input Bias Current IRCIN - - 1 µA
RCIN Low ON Resistance RON_RCIN - 50 100
Ω
VRCIN = 0.5V
/FAULT Low ON Resistance RON_FLT - 50 100 VFLT = 0.5V
Bootstrap Diode Resistance RBOOT 16 28 40 IF1 = 10mA, IF2 = 20mA
Bootstrap Diode Forward Voltage VFBOOT 0.4 0.7 1.0 V IF = 0.5mA, VFBOOT = VCC - VB
Bootstrap Diode Leakage Current ILKBOOT - - 50 µA VB = VS = 600V, VCC = VSS
8/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
AC電気的特性
(特に指定のない限り Ta=25°C, VCC=VBS=15V, VSS=VCOM=VS1=VS2=VS3, CL=1000pF)
Parameter Symbol Limit
Unit Conditions Min Typ Max
Turn-on Propagation Delay tON 480 630 780
ns
VS = 0V, VIN = 0V to 5V
Turn-off Propagation Delay tOFF 430 580 730 VS = 0V or 600V, VIN = 5V to 0V
Turn-on Rise Time tR - 125 190 VIN = 0V to 5V
Turn-off Fall Time tF - 50 75 VIN = 5V to 0V
EN Low to Output Shutdown Propagation Delay
tEN 430 580 730 VIN = 5V, VEN = 5V to 0V
ITRIP to Output Shutdown Propagation Delay
tITRIP 500 750 1000 VITRIP = 5V
ITRIP Blanking Time tBL 100 150 - VITRIP = 5V
ITRIP to /FAULT Propagation Delay tFLT 400 600 800 VITRIP = 5V
Input Filter Time (HINx, LINx)(Note 9) tFILIN 100 200 - VIN = 0V to 5V, 5V to 0V
Enable Input Filter Time tFLTEN 100 200 - VEN = 0V to 5V, 5V to 0V
Dead Time tDT 200 300 450 VIN = 0V to 5V, 5V to 0V
Delay Matching, High-side & Low-side Turn-on/off
tMT - - 150
/FAULT Clear Time tFLTCLR 1.3 1.65 2.0 ms RCIN : R = 2MΩ, C = 1nF
(Note 9) x=1, 2, 3。
9/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
0.0
3.0
6.0
9.0
12.0
15.0
-50 -25 0 25 50 75 100 125
VC
CS
up
ply
Un
de
rvo
lta
ge
Th
res
ho
ld
: V
CC
UV
+/V
CC
UV
-[V
]
Ambient Temperature : Ta[ºC]
0.0
3.0
6.0
9.0
12.0
15.0
-50 -25 0 25 50 75 100 125V
BS
Su
pp
ly U
nd
erv
olt
ag
e
Th
res
ho
ld :
V
BS
UV
+/V
BS
UV
-[V
]Ambient Temperature : Ta[ºC]
0.0
0.2
0.4
0.6
0.8
1.0
0 100 200 300 400 500 600 700
Off
se
t S
up
ply
Le
ak
ag
e C
urr
en
t :
I LK[µ
A]
Input Supply Voltage : VB[V]
0.0
0.2
0.4
0.6
0.8
1.0
-40 0 40 80 120 160
Off
se
t S
up
ply
Le
ak
ag
e C
urr
en
t :
I LK[µ
A]
Ambient Temperature : Ta[ºC]
特性データ
(特に指定のない限り Ta=25°C, VCC=VBS=15V, VSS=VCOM=VS1=VS2=VS3, CL=1000pF)
Figure 4. VCC Supply Undervoltage Threshold vs Ambient Temperature
Figure 5. VBS Supply Undervoltage Threshold vs Ambient Temperature
Figure 6. Offset Supply Leakage Current vs Input Supply Voltage VB
Figure 7. Offset Supply Leakage Current vs Ambient Temperature
VCCUV+
VCCUV-
VBSUV+
VBSUV-
VB = VS = 600V
VB = VS
Tj = 150°C
10/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
0.0
0.2
0.4
0.6
0.8
1.0
0 2 4 6 8 10 12 14 16 18 20
Qu
ies
ce
nt
VC
CS
up
ply
C
urr
en
t :
I QC
C[m
A]
Input Supply Voltage : VCC[V]
0.0
0.2
0.4
0.6
0.8
1.0
-50 -25 0 25 50 75 100 125Q
uie
sc
en
t V
CC
Su
pp
ly C
urr
en
t :
I QC
C[m
A]
Ambient Temperature : Ta[ºC]
0
25
50
75
100
125
-50 -25 0 25 50 75 100 125
Qu
ies
ce
nt
VB
SS
up
ply
Cu
rre
nt
: I Q
BS[u
A]
Ambient Temperature : Ta[ºC]
特性データ ― 続き
(特に指定のない限り Ta=25°C, VCC=VBS=15V, VSS=VCOM=VS1=VS2=VS3, CL=1000pF)
Figure 8. Quiescent VCC Supply Current vs Input Supply Voltage VCC
Figure 9. Quiescent VCC Supply Current vs Ambient Temperature
Figure 10. Quiescent VBS Supply Current vs Input Supply Voltage VBS
Figure 11. Quiescent VBS Supply Current vs Ambient Temperature
0
25
50
75
100
125
0 2 4 6 8 10 12 14 16 18 20
Qu
ies
ce
nt
VB
SS
up
ply
Cu
rre
nt
: I Q
BS[µ
A]
Input Supply Voltage : VBS[V]
VCC = 15V
VBS = 15V
11/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
0.0
0.5
1.0
1.5
2.0
2.5
-50 -25 0 25 50 75 100 125
Lo
gic
"1
"/"
0" In
pu
t V
olt
ag
e H
IN :
VIH
/VIL
[V]
Ambient Temperature : Ta[ºC]
0.0
0.5
1.0
1.5
2.0
2.5
-50 -25 0 25 50 75 100 125L
og
ic "
1"/"
0" In
pu
t V
olt
ag
e L
IN :
VIH
/VIL
[V]
Ambient Temperature : Ta[ºC]
0
0.2
0.4
0.6
0.8
-50 -25 0 25 50 75 100 125
ITR
IP T
hre
sh
old
Vo
lta
ge
: V
IT_T
H+
[V
]
Ambient Temperature : Ta[ºC]
特性データ ― 続き
(特に指定のない限り Ta=25°C, VCC=VBS=15V, VSS=VCOM=VS1=VS2=VS3, CL=1000pF)
Figure 12. Logic “1”/”0” Input Voltage HIN vs Ambient Temperature
Figure 13. Logic “1”/”0” Input Voltage LIN vs Ambient Temperature
Figure 14. Logic “1” Input Bias Current vs Logic Input Voltage VIN
Figure 15. ITRIP Threshold Voltage vs Ambient Temperature
VIT_TH+
VIT_TH-
VIL
VIH VIH
VIL
0
200
400
600
800
1000
0 2 4 6 8 10 12 14 16 18 20
Lo
gic
"1
" In
pu
t B
ias
Cu
rre
nt
: I IN
+[µ
A]
Logic Input Voltage : VIN[V]
12/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
0.0
0.5
1.0
1.5
2.0
-50 -25 0 25 50 75 100 125
Hig
h L
eve
l O
utp
ut
Vo
lta
ge
VC
C(V
BS)
-V
O:
VO
H[V
]
Ambient Temperature : Ta[ºC]
0
20
40
60
80
100
-50 -25 0 25 50 75 100 125
RC
IN L
ow
ON
Re
sis
tan
ce
:
RO
N_R
CIN
[Ω]
Ambient Temperature : Ta[ºC]
0
20
40
60
80
100
-50 -25 0 25 50 75 100 125
/FA
UL
T
Lo
w O
N R
es
ista
nc
e :
RO
N_F
LT[Ω
]
Ambient Temperature : Ta[ºC]
0.0
0.5
1.0
1.5
2.0
-50 -25 0 25 50 75 100 125L
ow
Le
ve
l O
utp
ut
Vo
lta
ge
:
VO
L[V
]Ambient Temperature : Ta[ºC]
特性データ ― 続き
(特に指定のない限り Ta=25°C, VCC=VBS=15V, VSS=VCOM=VS1=VS2=VS3, CL=1000pF)
Figure 16. High Level Output Voltage vs Ambient Temperature
Figure 17. Low Level Output Voltage vs Ambient Temperature
Io = 20mA Io = 20mA
Figure 18. RCIN Low ON Resistance vs Ambient Temperature
Figure 19. /FAULT Low ON Resistance vs Ambient Temperature
VRCIN = 0.5V VFLT = 0.5V
13/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
0
20
40
60
80
100
-50 -25 0 25 50 75 100 125
Bo
ots
tra
p D
iod
e R
es
ista
nc
e : R
BO
OT[Ω
]
Ambient Temperature : Ta[ºC]
0.0
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
1.8
2.0
-50 -25 0 25 50 75 100 125B
oo
tstr
ap
Dio
de
Fo
rwa
rd V
olt
ag
e :
VF
BO
OT[V
]Ambient Temperature : Ta[ºC]
0
200
400
600
800
1000
-50 -25 0 25 50 75 100 125
Tu
rn-o
n/o
ff P
rop
ag
ati
on
De
lay H
igh
-sid
e :
t O
N/t
OF
F[n
s]
Ambient Temperature : Ta[ºC]
0
0.4
0.8
1.2
1.6
2
0 2500 5000 7500 10000
Tu
rn-o
n/o
ff R
ise
/Fa
ll T
ime
Hig
h-s
ide
:
t R/t
F[µ
s]
Load Capacitance : CL[pF]
特性データ ― 続き
(特に指定のない限り Ta=25°C, VCC=VBS=15V, VSS=VCOM=VS1=VS2=VS3, CL=1000pF)
Figure 22. Turn-on/off Propagation Delay High-side vs Ambient Temperature
Figure 23. Turn-on/off Rise/Fall Time High-side vs Load Capacitance
Fall
Rise Turn-off
Turn-on
Figure 20. Bootstrap Diode Resistance vs Ambient Temperature
Figure 21. Bootstrap Diode Forward voltage vs Ambient Temperature
14/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
0
200
400
600
800
1000
-50 -25 0 25 50 75 100 125
Tu
rn-o
n/o
ff P
rop
ag
ati
on
De
lay
Lo
w-s
ide
:
t ON/t
OF
F[n
s]
Ambient Temperature : Ta[ºC]
0
0.4
0.8
1.2
1.6
2
0 2500 5000 7500 10000T
urn
-on
/off
R
ise
/Fa
ll T
ime
Lo
w-s
ide
:
t R/t
F[µ
s]
Load Capacitance : CL[pF]
0
100
200
300
400
500
-50 -25 0 25 50 75 100 125
De
ad
Tim
e H
O→
LO
: t
DT[n
s]
Ambient Temperature : Ta[ºC]
0
100
200
300
400
500
-50 -25 0 25 50 75 100 125
De
ad
Tim
e L
O→
HO
: t
DT[n
s]
Ambient Temperature : Ta[ºC]
特性データ ― 続き
(特に指定のない限り Ta=25°C, VCC=VBS=15V, VSS=VCOM=VS1=VS2=VS3, CL=1000pF)
Figure 26. Dead Time HO→LO vs
Ambient Temperature
Figure 24. Turn-on/off Propagation Delay Low-side vs Ambient Temperature
Figure 25. Turn-on/off Rise/Fall Time Low-side vs Load Capacitance
Turn-off
Turn-on
Rise
Fall
Figure 27. Dead Time LO→HO vs Ambient Temperature
15/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
0
20
40
60
80
100
-50 -25 0 25 50 75 100 125
De
lay M
atc
hin
g,
HS
& L
S T
urn
-on
/off
:
t MT[n
s]
Ambient Temperature : Ta[ºC]
0
1
2
3
4
5
-50 -25 0 25 50 75 100 125
/FA
UL
T
Cle
ar
Tim
e :
tF
LT
CL
R[m
s]
Ambient Temperature : Ta[ºC]
0
200
400
600
800
1000
-50 -25 0 25 50 75 100 125IT
RIP
to
Ou
tpu
t S
hu
tdo
wn
Pro
pa
ga
tio
n D
ela
y
: t I
TR
IP[n
s]
Ambient Temperature : Ta[ºC]
0
200
400
600
800
1000
-50 -25 0 25 50 75 100 125
ITR
IP t
o /
FA
UL
T
Pro
pa
ga
tio
n D
ela
y :
tF
LT[n
s]
Ambient Temperature : Ta[ºC]
特性データ ― 続き
(特に指定のない限り Ta=25°C, VCC=VBS=15V, VSS=VCOM=VS1=VS2=VS3, CL=1000pF)
Figure 28. Delay Matching, HS & LS Turn-on/off vs Ambient Temperature
Figure 29. ITRIP to Output Shutdown Propagation Delay vs Ambient Temperature
Figure 30. ITRIP to /FAULT Propagation Delay vs Ambient Temperature
Figure 31. /FAULT Clear Time vs Ambient Temperature
RCIN:R=2MΩ,C=1nF
16/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
タイミングチャート
Figure 32. Detail Timing Chart
(a) Propagation Delay
(b) Dead time
HINx
LINx
50%
10%
90%
10%
LOx
HOx
90%
tDT tDT
50%
~ ~~ ~
~ ~~ ~
50% 50%
HINxLINx
HOxLOx
tON
tR
tOFFtF
90%
10%
90%
10%
x=1, 2, 3
x=1, 2, 3
17/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
タイミングチャート ― 続き
Figure 33. Input-Output Logic
Figure 34. UVLO of VCC Timing Chart
Internal Deadtime
HINx
LINx
HOx
LOx
Shoot-Through
Prevention
EN
Shutdown
LOx
LINx
VCCUVHVVCCUV+
VCCUV-
/FAULT
x=1, 2, 3
x=1, 2, 3
18/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
過電流保護について
ITRIP端子電圧がスレッショルド電圧 VIT_TH+=0.46V(Typ)を超えると、ディスチャージ SW がオンし RCIN端子が”H”→”L”
及び/FAULT端子が”High-Z”→”L”となります。
ノイズによる OCP誤検出を防ぐため、IC内部に不反応時間 tBL=150ns(Typ)を設けておりますが、ITRIP端子の直近にセラ
ミック・コンデンサを配置することを推奨いたします。
RCIN端子電圧は外付け RCの時定数により上昇し、VRCIN+=8V(Typ)を越えると/FAULT端子は”L” →”High-Z”となります。
また、RCIN端子電圧は VRCIN+以下の電圧でも通常動作しますが、一度 ITRIP端子電圧がスレッショルド電圧 VIT_TH+を越
えてしまうと停止したまま復帰しません。通常動作時の RCIN端子は VRCIN+以上に設定してください。
過電流検出値は R1、R2、RSで決定され、Figure 36のように ITRIP端子に接続されます。このときの過電流検出値は次式
によって決まります。
S
THIT
OCPR
V
R
RRI
_
2
21
OCPI :過電流検出値
THITV _ :過電流検出スレッショルド電圧 0.46V(Typ)
SR :電流検出抵抗
また、過電流保護が解除されてから/FAULT端子が”L”→”High-Z”となるリセット時間は次式によって決定されます。
CC
RCINRCINRCINFLTCLR
V
VCRt 1ln
RCINV :RCINスレッショルド電圧 8V(Typ)
Figure 35. OCP Detection Timing Chart
Figure 36. OCP Detection Schematic
x=1, 2, 3
ITRIP
RCIN
VIT_TH+
tFLT
High-Z High-Z
VRCIN+
/FAULT
tFLTCLR
VIT_TH-
tITRIP
HOx/LOx
HINx/LINx
VRCIN_HYS
Up to 600V
TO LOAD
VCC
LINx
VSS
EN
VBx
HOx
VSx
LOx
COMITRIP
RCIN
HINx
/FAULT
R1
R2
RS
RRCIN
CRCIN
x=1, 2, 3
19/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
Figure 38. Gate Charge Transfer Characteristics
VDS
VGS
ID
dVs/dt
tSW
アプリケーション部品選定方法
(1) 出力ゲート抵抗
ゲート抵抗はパワーデバイスのスイッチング速度に合
わせて選択してください。ターンオン時間(tSW)は水平に
なっている電圧が終わるまでの時間とされるので、ター
ンオンのゲート抵抗(RG(on))は次式で計算されます。
SW
gdgs
gt
QQI
(1)
g
thgsBS
onGpononTOTALI
VVRRR
)(
)()(
(2)
)(
))((
)(
)(
thgsBS
onGpongdgs
g
gdgs
swVV
RRQQ
I
QQt
(3)
gI :パワーデバイスのゲートに流れる電流
gsQ :パワーデバイスのゲート-ソース間電荷
gdQ :パワーデバイスのゲート-ドレイン間電荷
)(thgsV :パワーデバイスのスレッショルド電圧
ターンオンのゲート抵抗値により出力のスルーレート
dVs/dtを決定できます。パワーデバイスのスルーレート
は次式になります。
rss
g
C
I
dt
dVs (4)
rssC :帰還容量
(4)式を(2)式に代入することでゲート抵抗値は次式にな
ります。
dt
dVsC
VVRRR
rss
thgsBS
onGpononTOTAL
)(
)()( (5)
pon
rss
thgsBS
onG R
dt
dVsC
VVR
)(
)( (6)
また、パワーデバイスがオフ時は他のパワーデバイスがオンしたときに Cgdを介して電流が流れます。このとき、ゲー
ト電圧が閾値を超えてセルフターンオンしないようにゲート抵抗値(RG(off))を設定してください。
dt
dVsCRRIRRV gdoffGnoffgoffGnoffthgs )()( )()()( (7)
noff
gd
thgs
offG R
dt
dVsC
VR
)(
)( (8)
Figure 37. Gate Driver Equivalent Circuit
VSx
VBx
HOx
RG(off)
RG(on)Rpon
Rnoff Cgs
Cgd
BS2132Fx=1, 2, 3
20/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
アプリケーション部品選定方法 ― 続き
(2) ブートストラップコンデンサ CBS
ブートストラップに使用するコンデンサはリップル電圧を軽減するため、ESR の低いセラミック・コンデンサを推奨
いたします。
ブートストラップコンデンサのサイズは電圧ドロップ値と供給する総電荷量より決定します。
ハイサイドのパワーデバイスを ONできる最大電圧ドロップは次式より求まります。
RSOLGSMINCCBS VVVVFVV (9)
CCV :ゲートドライバの電源電圧
VF :ブートストラップダイオードの順方向電圧ドロップ
GSMINV :上側パワー素子をオンすることが可能な最小ゲート・ソース間電圧
OLV :下側パワー素子のオン電圧
RSV :電流検出抵抗間の電圧
また、ブートストラップコンデンサからハイサイドの回路に供給される総電荷量 QTotalは、次式より求まります。
HONQBSLKDIOLKLKGSGTotal tIIIIQQ )( (10)
GQ :パワーデバイスの総電荷量
LKGSI :パワーデバイスのゲート・ソース間リーク電流
LKDIOI :ブートストラップダイオードのリーク電流
LKI :レベルシフト回路のリーク電流
QBSI :VB-VS間の回路電流
HONt :ハイサイドの ON時間
よって、ブートストラップコンデンサのサイズは次式を満たすように設定してください。
BS
TotalBS
V
QC
(11)
ただし、VB-VS 間の電圧は内部のブートストラップダイオードの VF 分ドロップした電圧になります。VB-VS 間に
UVLO を設けておりますので、UVLO が動作しないように VCC の電圧値と ΔVBSに十分マージンを持たせて CBSを設
定してください。ノイズ対策として 1μF程度のセラミック・コンデンサを VB-VS間の直近に追加することを推奨いた
します。
Figure 39. Bootstrap Power Supply Circuit
Up to 600V
TO LOAD
VCC
LINx
VSS
EN
VBx
HOx
VSx
LOx
COMITRIP
RCIN
HINx
/FAULT
VF
VGS
VOL
VRS
x=1, 2, 3
21/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
(2) ブートストラップコンデンサ CBS ― 続き
また、動作時に VCC から CBSへチャージする平均電流は次式となり、VCC-VB 間の電圧 VBOOTは Figure 40 となりま
す。
LVGCCHARGE III
OSCOSCBSISS ffVC 9
0 105.2・・ (12)
GCI :パワーデバイスの平均ゲートチャージ電流
LVI :レベルシフト回路の平均消費電流
0BSV :VS=0、定常状態の VB-VS間電圧( VFVV CCBS 0)
ISSC :パワーデバイスの入力容量
OSCf :ハイサイドの動作周波数
VB-VS間の UVLOが動作しないようにするためには次式を満たす必要があります。
BSMINBSBOOTCC VVVV 2
1 (13)
BSMINV :VB-VS間の最小動作電圧
(13)式を満たすことができない場合、UVLO検出によって正常に動作しない可能性があります。その場合は外付けに低
VFのブートストラップダイオードを追加するなどの対策が必要になりますので、実機にて十分にご確認ください。
(3) 入力コンデンサ
入力リップル電圧を低減するため、VCC端子付近に ESRの低いセラミック・コンデンサを使用してください。
VCC コンデンサはハイサイド及びローサイドに電荷を供給するため、(11)式で計算したブートストラップコンデンサ
CBSの最小値の 4倍以上のセラミック・コンデンサを推奨いたします。
Figure 40. ICHARGE vs VBOOT (VCC-VB voltage)
0
10
20
30
40
50
0.0 0.5 1.0 1.5 2.0 2.5 3.0
I CH
AR
GE[m
A]
VBOOT[V]
VCC=15V
22/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
アプリケーション部品選定方法 ― 続き
(4) 入力信号差 ΔtIN
ハイサイドとローサイドのパワーデバイスを貫通
させないために必要な最小入力信号差(ΔtIN(Min))は
次式より求まります。
)()( FOFFINONDEAD ttttt (14)
)9.0ln1.0(ln Ft (15)
LGNON CRR )( (16)
ONt :オン側伝播遅延
OFFt :オフ側伝播遅延
Ft :立下り時間
NONR :最終段 Nch-FETオン抵抗
GR :ゲート抵抗
LC :負荷容量
貫通させないためには、次式を満たすようにタイミ
ング設計を行ってください。
0DEADt (17)
0)()( FOFFINON tttt (18)
FONOFFIN tttt )( (19)
)9.0ln1.0(ln)()( )()()()( LGMaxNONMinONMaxOFFMinIN CRRttt (20)
Figure 41. Shoot-Through Prevention Timing Chart
LINx(HINx)
HINx(LINx)
LOx(HOx)
HOx(LOx)
90%
10%
10%
∆tIN
tF
tOFF
tON
tDEAD
50%
50%
x=1, 2, 3
23/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
VBx
HOx
VSx
Vgp
Vgn
VBx
HOx
VSxOFF
ON→OFFVBx
HOx
VSx
Vgp
Vgn
OFF
OFF
スイッチング時出力端子オーバーシュート/アンダーシュートについて
IC内部のボンディングワイヤ及び PCB上の寄生インダクタンスの影響を受けて、出力にオーバーシュート/アンダー
シュートが発生する可能性があります。
スイッチングオフ時のオーバーシュート発生メカニズムは Figure 43のようになります。
(1) Pch-FETをオフするとゲート-ソース間、ゲート-ドレイン間容量を介して HOから VBへ電流が流れる。
(2) 寄生インダクタンスにより電流が Pch-FETの寄生ダイオードを介して HOから VBへ電流が流れ、寄生ダイオー
ドの順方向電圧 VF分電圧が持ち上がり、HO電圧が VB+VFとなる。その後 Nch-FETがオンし、VSまでディス
チャージされる。
同様のメカニズムでスイッチングオン時のアンダーシュートも発生する可能性があります。
また、回路構成が同じであるため、ハイサイドに限らずローサイド出力 LOでも発生する可能性があります。
オーバーシュート/アンダーシュート電圧は寄生ダイオードに流れる電流によって変化します。オーバーシュート/
アンダーシュート電圧が大きい場合はゲート抵抗を調節してスイッチングスピードを遅くするなど、PCB上の寄生インダ
クタンスが小さくなるように配線してください。
Figure 42. Schematic with Parasitic Inductance
Figure 43. Mechanism of Overshoot
HO-VB 500mV/div
オーバーシュート
Figure 44. Overshoot Wave
(1) (2)
IC 内部のボンディングワイヤ及び
PCB上の寄生インダクタンス
ゲート-ソース間、ゲート-ドレイン間容量及び寄生ダイオード
x=1, 2, 3
x=1, 2, 3 x=1, 2, 3
24/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
PCBレイアウト設計について
1. パワーGNDとロジック GND
パワーGND に流れる大電流と配線の寄生インダクタンスによってサージが発生します。サージがロジック GND に伝
搬してロジック GND レベルが変動し、ロジック GND を基準としている入力端子に誤信号が入力される可能性があり
ます。
パワーGND とロジック GND の配線を共通のベタパターンで形成せず、パワーGND とロジック GND は 1 点接続で配
線してください。
2. OCP検出シャント抵抗部
外付けのローサイドパワーデバイスとシャント抵抗の配線をなるべく短く配線してください。
配線が長いと寄生インダクタンスによりサージが発生し、OCPが誤検出する可能性があります。
また、シャント抵抗から分岐させる COMの配線はシャント抵抗の直近から分岐させてください。
3. ITRIPフィルタのコンデンサ
OCP誤動作防止のため ITRIP端子の直近にフィルタのセラミック・コンデンサを配置することを推奨いたします。
ITRIP直近のコンデンサの GNDはロジック GNDと接続してください。
4. 入力コンデンサ、ツェナーダイオード
入力部に配置する入力コンデンサやツェナーダイオード、ブートストラップコンデンサは IC の直近に配置してくださ
い。
また、ICの直近に配置するコンデンサは低 ESRのセラミック・コンデンサを推奨いたします。
25/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
入出力等価回路図
Pin No. Pin
Name Pin Equivalent Circuit Pin No.
Pin Name
Pin Equivalent Circuit
1
12
13
VCC
VSS
COM
2,3,4
5,6,7
10
HIN1 HIN2 HIN3
LIN1 LIN2 LIN3
EN
x=1, 2, 3
8
11
/FAULT
RCIN
9 ITRIP
14,15,16 LO1 LO2 LO3
x=1, 2, 3
18,22,26
19,23,27
20,24,28
VS1 VS2 VS3
HO1 HO2 HO3
VB1 VB2 VB3
x=1, 2, 3
VSS
VCC
COM
LINxHINxEN
VCC
VSS
VCC
VSS
RCIN/FAULT ITRIP
VCC
VSS
LOx
VCC
COM
HOx
VBx
VSx
VCC COM
Figure 45. I/O Equivalent Circuits
26/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
使用上の注意
1. 電源の逆接続について
電源コネクタの逆接続により LSIが破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSIの電源端子
間にダイオードを入れるなどの対策を施してください。
2. 電源ラインについて
基板パターンの設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。グラウンドラ
インについても、同様のパターン設計を考慮してください。また、LSI のすべての電源端子について電源-グラウン
ド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量低下が起こることなど使用する
コンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。
3. グラウンド電位について
グラウンド端子の電位はいかなる動作状態においても、最低電位になるようにしてください。また実際に過渡現象を
含め、グラウンド端子以外のすべての端子がグラウンド以下の電圧にならないようにしてください。
4. グラウンド配線パターンについて
小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、
パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で
1 点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グ
ラウンドラインの配線は、低インピーダンスになるようにしてください。
5. 推奨動作条件について
推奨動作条件で規定される範囲で ICの機能・動作を保証します。また、特性値は電気的特性で規定される各項目の条
件下においてのみ保証されます。
6. ラッシュカレントについて
IC内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カ
ップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。
7. 強電磁界中の動作について
強電磁界中でのご使用では、まれに誤動作する可能性がありますのでご注意ください。
8. セット基板での検査について
セット基板での検査時に、インピーダンスの低いピンにコンデンサを接続する場合は、ICにストレスがかかる恐れが
あるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の
際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源
を OFFにしてから取り外してください。
9. 端子間ショートと誤装着について
プリント基板に取り付ける際、ICの向きや位置ずれに十分注意してください。誤って取り付けた場合、ICが破壊する
恐れがあります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても破
壊の恐れがあります。
10. 未使用の入力端子の処理について
CMOSトランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になり
ます。これにより内部の論理ゲートの p チャネル、n チャネルトランジスタが導通状態となり、不要な電源電流が流
れます。また 論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわ
れていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。
11. セラミック・コンデンサの特性変動について
外付けコンデンサに、セラミック・コンデンサを使用する場合、直流バイアスによる公称容量の低下、及び温度など
による容量の変化を考慮のうえ定数を決定してください。
12. 安全動作領域について
本製品を使用する際には、出力トランジスタが絶対最大定格及び ASOを超えないよう設定してください。
27/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
発注形名情報
B S 2 1 3 2 F - E 2
ローム形名
パッケージ
F : SOP28 包装、フォーミング仕様
E2 : リール状エンボステーピング
標印図
SOP28(TOP VIEW)
B S 2 1 3 2 F
Part Number Marking
LOT Number
Pin 1 Mark
28/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
外形寸法図と包装・フォーミング仕様
Package Name SOP28
29/29 © 2018 ROHM Co., Ltd. All rights reserved.
TSZ22111 • 15 • 001
BS2132F
2018.05.18 Rev.001
www.rohm.co.jp TSZ02201-0252AA800120-1-1
改訂履歴
日付 版 変更内容
2018.05.18 001 新規作成
Notice-PGA-J Rev.003
© 2015 ROHM Co., Ltd. All rights reserved.
ご注意
ローム製品取扱い上の注意事項
1. 本製品は一般的な電子機器(AV 機器、OA 機器、通信機器、家電製品、アミューズメント機器等)への使用を
意図して設計・製造されております。したがいまして、極めて高度な信頼性が要求され、その故障や誤動作が人の生命、
身体への危険もしくは損害、又はその他の重大な損害の発生に関わるような機器又は装置(医療機器(Note 1)
、輸送機器、
交通機器、航空宇宙機器、原子力制御装置、燃料制御、カーアクセサリを含む車載機器、各種安全装置等)(以下「特
定用途」という)への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致し
ます。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生
じた損害等に関し、ロームは一切その責任を負いません。
(Note 1) 特定用途となる医療機器分類
日本 USA EU 中国
CLASSⅢ CLASSⅢ
CLASSⅡb Ⅲ類
CLASSⅣ CLASSⅢ
2. 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、かかる誤動作や故障が生じた場合で
あっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において
次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
3. 本製品は、一般的な電子機器に標準的な用途で使用されることを意図して設計・製造されており、下記に例示するよう
な特殊環境での使用を配慮した設計はなされておりません。したがいまして、下記のような特殊環境での本製品のご使
用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれ
まして十分に性能、信頼性等をご確認ください。
①水・油・薬液・有機溶剤等の液体中でのご使用
②直射日光・屋外暴露、塵埃中でのご使用
③潮風、Cl2、H2S、NH3、SO2、NO2 等の腐食性ガスの多い場所でのご使用
④静電気や電磁波の強い環境でのご使用
⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合。
⑥本製品を樹脂等で封止、コーティングしてのご使用。
⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用された場合も、残渣の洗浄は確実に
行うことをお薦め致します)、又ははんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合。
⑧本製品が結露するような場所でのご使用。
4. 本製品は耐放射線設計はなされておりません。
5. 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に
実装された状態での評価及び確認をお願い致します。
6. パルス等の過渡的な負荷(短時間での大きな負荷)が加わる場合は、お客様製品に本製品を実装した状態で必ず
その評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、
本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
7. 電力損失は周囲温度に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度
測定を行い、最高接合部温度を超えていない範囲であることをご確認ください。
8. 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
9. 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは
一切その責任を負いません。
実装及び基板設計上の注意事項
1. ハロゲン系(塩素系、臭素系等)の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能
又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
2. はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせて頂きます。なお、表
面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。
その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書を
ご確認ください。
Notice-PGA-J Rev.003
© 2015 ROHM Co., Ltd. All rights reserved.
応用回路、外付け回路等に関する注意事項
1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品の
バラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、
実際に使用する機器での動作を保証するものではありません。したがいまして、お客様の機器の設計において、回路や
その定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行って
ください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。
静電気に対する注意事項
本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、
保管時において静電気対策を実施のうえ、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾
燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。(人体及び設備のアース、帯電物から
の隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等)
保管・運搬上の注意事項
1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがあります
のでこのような環境及び条件での保管は避けてください。
①潮風、Cl2、H2S、NH3、SO2、NO2等の腐食性ガスの多い場所での保管
②推奨温度、湿度以外での保管
③直射日光や結露する場所での保管
④強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性が
あります。推奨保管期限を経過した製品は、はんだ付け性を確認したうえでご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き(梱包箱に表示されている天面方向)で取り扱いください。天面方向が
遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する
危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行ったうえでご使用
ください。
製品ラベルに関する注意事項
本製品に貼付されている製品ラベルに2次元バーコードが印字されていますが、2次元バーコードはロームの社内管理
のみを目的としたものです。
製品廃棄上の注意事項
本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。
外国為替及び外国貿易法に関する注意事項
本製品は外国為替及び外国貿易法に定める規制貨物等に該当するおそれがありますので輸出する場合には、ロームに
お問い合わせください。
知的財産権に関する注意事項
1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関
する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。
2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等(ソフトウェア含む)との組み合わせに起因して
生じた紛争に関して、何ら義務を負うものではありません。
3. ロームは、本製品又は本資料に記載された情報について、ロームもしくは第三者が所有又は管理している知的財産権 そ
の他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。 ただし、本製品を通
常の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。
その他の注意事項
1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で
使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社もしくは第三者の商標又は登録商標
です。
DatasheetDatasheet
Notice – WE Rev.001© 2015 ROHM Co., Ltd. All rights reserved.
一般的な注意事項
1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載
される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切
その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及び
ご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された
情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。