3
BENEMÉRITA UNIVERSIDAD AUTÓNOMA DE PUEBLA Diseño de Circuitos Integrados Practica 1 Comportamiento estático del inversor CMOS Profesor: Santiago R. EQUIPO Andrea Puebla, Puebla, 23 de Febrero del 2016

Reporte diseño2

Embed Size (px)

Citation preview

Page 1: Reporte diseño2

BENEMÉRITA UNIVERSIDAD AUTÓNOMA DE PUEBLA

Diseño de Circuitos Integrados

Practica 1

Comportamiento estático del inversor CMOS

Profesor:

Santiago R.

EQUIPO

Andrea

Puebla, Puebla, 23 de Febrero del 2016

Page 2: Reporte diseño2

1

1. Objetivos Objetivo General:

Mediante el desarrollo de esta práctica se pretende

lograr los siguientes objetivos:

Cumplir con las especificaciones.

Objetivo Particular:

Relacionarnos con las dimensiones de un

transistor NMOS Y PMOS

Analizar el circuito en DC y AC.

𝐼𝐷 = 𝐾𝑛𝑊

𝐿(VGS − VTH)2.

2. Desarrollo La tecnología CMOS es una de las principales tecnologías

de circuitos integrados digitales y es la dominante en este

ámbito, por su baja disipación de potencia, por su mayor

nivel de integración y por la alta impedancia que se

presenta a la entrada. Para el análisis de un circuito most

es importante considerar todos los parámetros

propuestos, los cálculos se pueden comprobar con

TopSPICE, haciendo una pequeña simulación del mismo

circuito.

I. Las características que trataron de cumplirse

fueron las siguientes:

A. Las dimensiones de los transistores deben

ser las mínimas que la tecnología AMS de

.35um pueda permitir.

B. Además, el dimensionamiento de los

transistores deber ser tal que el voltaje del

umbral de conmutación de inversor sea igual

o cercano a 𝑉𝑀 =𝑉𝐷𝐷

2.

C. Voltaje de alimentación 𝑉𝐷𝐷 = 3.3 𝑉

Tenemos que nuestro circuito está constituido por

un par de transistores, NMOS Y PMOS. Las

dimensiones mínimas del NMOS que se manejan en

esta técnica son de W=.4um y L=.35um.

Existen, técnicas para obtener los parámetros en

este caso ocupamos la relación de tamaño entre

transistores:

(𝑊𝑃

𝐿𝑃

) = 3 (𝑊𝑛

𝐿𝑛

)

Desarrollando la ecuación se obtiene:

𝑊𝑃 = 1.2𝑢m

𝐿 𝑃 = .35𝑢𝑚

𝑊𝑛 = .4𝑢𝑚

𝐿𝑛 = −35𝑚

Fig. 1. Esquema del inversor CMOS en TopSpice

Page 3: Reporte diseño2

2

Con los datos anteriores al obtener su respuesta en DC,

tenemos que:

3. Conclusiones Como se observa en esta práctica, actualmente

existen software, plataformas que nos son de gran

ayuda para el diseño de circuitos aunque para poder

usarlo, como fue en este caso, se necesitó primero

del análisis en pequeñas señales del inversor CMOS

para que con las formulas aprendidas durante el

curso, fuese más fácil obtener las dimensiones del

transistor tipo P y del transistor tipo N.