32
Abstract e Agenda Devido à aproximação dos limites físicos, os Processadores evoluem em 2 “frentes”: Mais e maiores Caches e Pipelines mais “profundas” Esta Palestra procurará identificar estes componentes nos MainFrames, comentando como têm evoluído e qual a sua tendência [Claro está, a evolução Tecnológica reduz o Cycle Time, mas não é nosso foco] 1 - 5min – Máquinas Super Escalares Caches e Pipelines aumentam o “throughput” 2 - 5min – Mais e Maiores Caches John Liptay & alii Evolução desde o /360-85 3 - 5min – Pipelines mais Profundas Robert Tomasulo & alii Evolução desde o /360-91 4 - 10min – CMOS e sua evolução JLiptay & alii e CWebb & alii De “A Mainframe on a Chip” até o z196

Tendências Tecnológicas em processadores, por Luiz Carlos Orsoni

Embed Size (px)

Citation preview

  • 1. Abstract eAgenda Devido aproximao doslimites fsicos , os Processadoresevoluemem 2 frentes: Mais e maioresCachesePipelinesmais profundas Esta Palestra procurar identificar estescomponentesnosMainFrames, comentando como tm evoludo e qual a sua tendncia [Claro est, a evoluo TecnolgicareduzoCycle Time , mas no nosso foco] 1 -5min MquinasSuperEscalaresCachesePipelinesaumentam o throughput 2 -5min Mais e Maiores CachesJohn Liptay & alii Evoluo desde o /360- 85 3 -5min Pipelines mais ProfundasRobert Tomasulo & alii Evoluo desde o /360- 91 4 - 10min CMOS e sua evoluoJLiptay & aliieCWebb & alii De A Mainframe on a Chip at oz196 5 - 15min Representao atualnos equipamentosz196 CWebb & alii 6min Caches em mltiplos nveiseChip Area Size 6min Pipeline mais profundaeExecuo Fora de Ordem (OOO) 3min CPUMFeHIS 6 -5min Concluses, Perguntas e Agradecimento

2. Tendncias Tecnolgicas #1 =MquinasSuperEscalares #2 = Mais e MaioresCaches #3 =Pipelines mais Profundas #4 =CMOS esuaevoluo #5 = State of Artnos equipamentosz196 #6 =Concluses Proibida cpia ou divulgao sem permisso escrita do CMG Brasil. Execuo em Paralelo? Execuo Fora de Ordem? O que ser que tem em80%da rea nos Chips deProcessadores ? 3. Proibida cpia ou divulgao sem permisso escrita do CMG Brasil. Memria de Ncleos do /360- 67 64 KBemNewCastle 4. Mquinas No Escalares Proibida cpia ou divulgao sem permisso escrita do CMG Brasil. Instr. FetchEXEC ....... MEM C P U I ALU 5. Mquinas No Escalares Proibida cpia ou divulgao sem permisso escrita do CMG Brasil. CACHE L2 Instr. FetchEXEC ....... i MEM C P U I ALU INSTR L1 DADOS L1 6. Proibida cpia ou divulgao sem permisso escrita do CMG Brasil. Mquinas Escalares ? ? ? Dezs Sima Kand Polytechnik Budapest 7. #1 =Mquinas SuperEscalares Proibida cpia ou divulgao sem permisso escrita do CMG Brasil. CACHE L2 Instr. FetchEXEC . ...... EXEC ....... EXEC ....... INSTR L1 DADOS L1 MEM C P U I I I ALU ALU ALU BHT ....... TLB1 ....... TLB2 ....... ALB ....... DA T i i i i i 8. Caches: Proibida cpia ou divulgao sem permisso escrita do CMG Brasil. 9. Proibida cpia ou divulgao sem permisso escrita do CMG Brasil. Efeito de Caches ( 85 ) e PipeLines ( 91 ) 10. Proibida cpia ou divulgao sem permisso escrita do CMG Brasil. z9 L1I 256KB L1 D256KB L240MB z10 ez196 L1I 64KB L1 D128KB z10 L1.53MB L248MB #2 = Mais e MaioresCaches 11. Pipelines: Proibida cpia ou divulgao sem permisso escrita do CMG Brasil. 12. Proibida cpia ou divulgao sem permisso escrita do CMG Brasil. Comparaoentrez9 ez10 #3 =Pipelines mais Profundas 13. CACHE L1.5 Proibida cpia ou divulgao sem permisso escrita do CMG Brasil. CACHE L2 Instr. FetchEXEC . ...... i EXEC ....... EXEC ....... INSTR L1 DADOS L1 i i MEM C P U*4 I I I BHT ....... TLB1 ....... TLB2 ....... ALB ....... DA T DiagramaSimplificadodosz10 Chip *5 ALU ALU ALU Book Book Book 14. Proibida cpia ou divulgao sem permisso escrita do CMG Brasil. PipeLine dosz10 15. Proibida cpia ou divulgao sem permisso escrita do CMG Brasil. A Mainframe on a Chip 16. #4 =CMOS e suaevoluo CycleTimeGHz z900 1,3ns0,769 z900 1,090,917 z990 0,831,2 z9 0,581,7 z10 0,2274,404 z196 0,1925,208 Proibida cpia ou divulgao sem permisso escrita do CMG Brasil. PU 17. Proibida cpia ou divulgao sem permisso escrita do CMG Brasil. Chipdosz900 18. Proibida cpia ou divulgao sem permisso escrita do CMG Brasil. 19. #5 = State of Artnos equipamentosz196 Proibida cpia ou divulgao sem permisso escrita do CMG Brasil. CACHE L3 Instr. FetchEXEC ....... EXEC ....... EXEC ....... I NSTR L1 D ADOS L1 MEM C P U CACHE L2 TLB1 I BHT PHT BTB DAT ??? EXEC ....... EXEC ....... TLB1 D CACHE L4 Chip *6 ALU ALU ALU TLB2 ALB . NonQuiesce SSKE? Partial Purge? Ex.Fora de Ordem? Virtual Registers? ALU ALU CPU CPU CPU I I I I I Book Book Book 20. Proibida cpia ou divulgao sem permisso escrita do CMG Brasil. ChipdosStorageControllersdosz196 21. Proibida cpia ou divulgao sem permisso escrita do CMG Brasil. Chipdas4PUsdosz196 22. Proibida cpia ou divulgao sem permisso escrita do CMG Brasil. Chipdas8PUsdosPower7 L1I 32KB L1D 32KB L2 256KB L3 32MB 23. Proibida cpia ou divulgao sem permisso escrita do CMG Brasil. MicroFotografiadecadaPUdosz10 24. Proibida cpia ou divulgao sem permisso escrita do CMG Brasil. DUPLA DUPLA IFB Instruction Fetch & Branch prediction ICM Instruction Cache & Merge IDU Instruction Decode Unit ISU Instruction Sequence Unit FXU FiXed-point Unit BFU Binary & Hex Floating-point Unit DU Decimal Unit LSU Load-Store Unit for Operands XU Translation Unit(DAT) RU Recovery Unit CACHE I + TLB1I CACHE D + TLB1D BHT PHT BTB DAT + TLB2 MicroFotografiadecadaPUdosz196 25. DUPLA DUPLA IFB ISU XU RU ICMIDU IFB Instruction Fetch & Branch prediction ICM Instruction Cache & Merge IDU Instruction Decode Unit ISU Instruction Sequence Unit FXU FiXed-point Unit BFU Binary & Hex Floating-point Unit DU Decimal Unit LSU Load-Store Unit for Operands XU Translation Unit(DAT) RU Recovery Unit Diagrama das Unidades Funcionais dosz196