View
2
Download
0
Category
Preview:
Citation preview
เอกสารประกอบการสอนวชา 223361 Communication Electronics
เรองเฟสลอกลป
Phase Locked Loop (PLL)
ผชวยศาสตราจารยมนตร ศรปรชญานนทภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ
Homepage: http://kmitnb05.kmitnb.ac.th/~mtsEmail: mts@kmitnb.ac.th
COMMUNICATION ELECTRONICS 2
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
เฟสลอกลปหลกการ
PLL เปนระบบควบคมความถ โดยใชวธเปรยบเทยบเฟส (Phase) ของความถทางดานเอาตพต กบเฟสของความถอางอง (Reference Frequency) ซงถกปอนเขาทางดานอนพตของระบบ
ในรปขางลางน เปนแผนผงของ PLL เบองตน
PhaseDetecter
Low-PassFilter
VoltageControl
Oscillator
Input Frequency Output Frequency
fo oϕ;f i ϕi;u ouε(t)
จากแผนผง พบวา PLL เบองตน จะประกอบดวย 3 สวนใหญๆ คอ
1. ภาคตรวจจบเฟส หรอตวเปรยบเทยบสญญาณ (Phase Detector หรอ Comparator)มหนาทเปรยบเทยบความแตกตางของเฟสระหวาง iϕ และ oϕ ใหกาเนดแรงดนคลาด
เคลอน (Error Voltage) ; uε ออกมาทางเอาตพต
( ) ( )i ou t K Kε ϕ ϕ ϕϕ ϕ= − = ∆ -------- (1)
2. ภาคกรองความถตาผาน หรอภาคกรองความถลป (Low – Pass Filter หรอ Loop Filter)ทาหนาทกาจดสวนประกอบทางไฟสลบทปะปนมากบแรงดนคลาดเคลอน และปลอยใหสวน
ประกอบทางไฟตรงของแรงดนคลาดเคลอน ผานไปยงเอาตพต
0
1( ) ( )T
ou u t u t dtTϕ ε= = ∫ ----------- (2)
3. ภาคกาเนดสญญาณควบคมดวยแรงดน (Voltage Controlled Oscillator, VCO)ความถ of ของ VCO จะเปลยนไปตามแรงดน; ou ทางอนพต ดงนนเมอ ou เปลยนไปก
จะมผลทาให of และ oϕ เปลยนแปลงตามไปดวย
PHASE LOCKED LOOP 3
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
.o f of K u= ------------ (3)
ในระบบ PLL ขนาดของแรงดนคลาดเคลอนทไดจากภาคตรวจจบเฟสจะแปรผนเปนสดสวนโดยตรงกบผลตางของ i of f− และ i oϕ ϕ−
แรงดนคลาดเคลอนนจะไปควบคมใหการเปลยนแปลงของ of ของ VCO เปนไปในทศทางททาใหผลตางของความถ; i of f− มขนาดลดลง นนคอ of จะมคาเขาใกล if มากขน เราเรยกภาวะของลป (Loop) ในขณะท VCO เรมเปลยน ความถ of วา “สภาวะแคปเตอร (CaptureState)” เมอ of มคาเทากบ if การเปลยนแปลงของ of กสนสดลง เราเรยกภาวะนวา “เฟสลอก(Phase Locked)”
คาถาม เมอ PLL อยในภาวะ “เฟสลอก” i oϕ ϕ− จะมคาเปน “0” หรอไม เพราะเหตใด
โดยทวไปแลว เราสามารถบอกไดวา PLL ประกอบดวย 3 ภาวะดวยกน คอ
1. ภาวะทางานเปนอสระ (Free – Running) ; ความถของ VCO ถกกาหนดจากโครงสรางวงจรของ VCO เอง
2. ภาวะแคปเตอร (Capture) ; ความถ of ของ VCO กาลงวงเขาหาความถอนพต; if
3. ภาวะเฟสลอก (Phase Locked) ; ความถ of ของ VCO เทากบความถอนพต; if
ยานความถ ซงระบบลปสามารถตดตามการเปลยนแปลงของความถอนพตได เราเรยกวา“ยานลอก (Lock Range)”
ยานความถ ซงระบบลปสามารถเขาถงภาวะเฟสลอกได เรยกวา “ยานแคปเตอร(Capture Range)” ซงจะมยานแคบกวา Lock Range
สาหรบลกษณะสมบตทางไดนามกส (Dynamic Characteristics) ของ PLL จะถกกาหนดโดยคณสมบตของตวกรองความถลป ซงเปนวงจรกรองความถตาผาน ในขณะท PLL อยในภาวะเฟสลอก ความเรวในการตดตามการเปลยนแปลงของความถอนพต; if ของ PLL จะถกจากดโดยตวกรองความถลป
COMMUNICATION ELECTRONICS 4
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
ฟงกชนโอนยายของ PLL พนฐาน
แผนผงของระบบ PLL เบองตน สามารถเขยนใหมไดดงน
M Kϕ F(s) K v
ϕ (s)EΩ (s)iϕ (s)i
uf (s)uE (s) Ω (s)o
ϕ (s)o
+
Phase DetecterLoop Filter VCO
เนองจาก ตวกรองความถลป เปนวงจรกรองความถตาผาน ซงมความถตด (CutoffFrequency) ตากวาสวนประกอบทางไฟสลบของแรงดนคลาดเคลอนจากภาคตรวจจบเฟสมากๆทาใหสวนประกอบทางไฟสลบ ไมสามารถสงผานลปได ดงนน ( )Eu S ทปรากฏในแผนผง จงหมายถง แรงดนคลาดเคลอนทไมมสวนประกอบทางไฟสลบ
สาหรบท VCO เราสามารถหาความสมพนธระหวาง ( )o Sϕ และ ( )fu S ไดดงน
( ) ( )o V fS K u SΩ = ------------- (a)
เนองจาก ( ) ( )o oS S SϕΩ = ------------ (b)
แทนคา (b) ใน (a) จะได
( )( )V f
o
K u SS
Sϕ = ---------- (4)
ฟงกชนโอนยาย; T(s) ของ PLL ซงแสดงความสมพนธระหวาง ( )i Sϕ และ ( )o Sϕสามารถหาไดจากแผนผงขางตน ดงน
( ) ( )( )
( )( )
Vo
i V
K K F SST S
S S K K F Sϕ
ϕ
ϕϕ
= =+
------ (5)
PLL ทมตวกรองความถชนด A
จากวงจร ตวกรองความถตาผานแบบพาสซฟมฟงกชนโอนยาย
( )( )( )
11
fA
E
u SF S
u S sτ= =
+-------(6)
RCu E (s) u f (s)
PHASE LOCKED LOOP 5
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
คาเวลาคงท (Time Constant) ; τ หาไดจาก RCτ = ------- (7)
ความถตด; Aω 1 1A RC
ωτ
= = -------- (8)
เมอแทน ( )AF S จาก (6) ลงใน F(s) จาก (5) จะไดฟงกชนโอนยายของ PLL ดงน
( )( )2 1
VA
V
K KT S
s s K K
ϕ
ϕ
τ
τ τ=
+ + -------- (9)
สมการ (9) เปนระบบลาดบทสอง (2nd – Order System) ซงสามารถเขยนในรปแบบมาตรฐานดงน
( )2
2 22n
An n
T Ss s
ωζω ω
=+ +
------- (10)
ความถธรรมชาตของระบบ (System Natural Frequency (Swing)) ; nω
Vn V A
K KK K
Tϕ
ϕω ω= = -------- (11)
ปจจยหนวง (Damping Factor); ζ
1 1 12 2
A
V VK K K Kϕ ϕ
ωζτ
= = -------- (12)
ปญหา 1 ระบบ PLL ใชตวกรองความถชนด A ความถอนพตมคาเปน “0” ทเวลา 0t ⟨ และมคาคงทตลอดทเวลา 0t ⟨ ตองการหาคาของคลาดเคลอนของเฟส (Phase Error) ; ( )E tϕ ทสภาวะคงตว คอ t → ∞
COMMUNICATION ELECTRONICS 6
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
PLL ทมตวกรองความถชนด B
จากวงจร Passive Lead – Lag
( )( )( ) ( )
2
1 2
11
fB
E
u S sF Su S s
ττ τ
+= =+ +
-----(13)
คาเวลาคงท; 1τ และ 2τ หาไดจาก
1 1RCτ = 2 2RCτ = ------- (14)
ความถตด; Bω ( )1 2
1B R R C
ω =+
------ (15)
แทนคา ( )BF S ลงในฟงกชนโอนยาย; T(s) ของ PLL จะได
( )( ) ( )2 1 2
22
1 2 1 2
11V
BV V
K K sT S K K K K
s s
ϕ
ϕ ϕ
τ τ ττ
τ τ τ τ
+ += +
+ ++ +
--------- (16)
สมการ (16) สามารถเขยนในรปแบบมาตรฐาน ดงน
( )( ) 2
2 2
2
2n n V n
Bn n
K K sT S
s sϕω ζ ω ω
ζω ω
⎡ ⎤− +⎢ ⎥⎣ ⎦=+ +
--------- (17)
ความถธรรมชาตของระบบ (System Natural Frequency (Swing)) ; nω
1 2
Vn V B
K KK Kϕ
ϕω ωτ τ
= =+
--------- (18)
Cu E (s) u f (s)
R1
R 2
PHASE LOCKED LOOP 7
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
ปจจยหนวง (Damping Factor); ζ
2 21 2
1 1 12 2
V n
V V
K KRC
K K K Kϕ
ϕ ϕ
ωζ ττ τ
⎛ ⎞ ⎛ ⎞⎟ ⎟⎜ ⎜⎟ ⎟⎜ ⎜= + = +⎟ ⎟⎜ ⎜⎟ ⎟⎟ ⎟⎜ ⎜+⎜ ⎜⎝ ⎠ ⎝ ⎠ --------- (19)
PLL ทมตวกรองความถชนด Cสาหรบตวกรองความถชนด C นน มฟงกชนโอนยาย; ( )CF S ดงน
( ) 2
1
1C
sF Ss
ττ+= --------- (20)
สวนวงจรทมฟงกชนโอนยายดงกลาว สามารถสรางไดโดยใชวงจรขยายทมอตราขยายสงๆชวย
( ) ( )( )
2
1
1au
i
u S sA Su S s
ττ+= = − --------- (21)
1 1RCτ = 2 2RCτ = ------- (22)
ความถตด1
1c RC
ω = --------- (23)
จากสมการท (21) พบวา วงจรดงกลาวมลกษณะลกษณะสมบตสลบขว ดงนน ภาคตรวจจบเฟสทตอกบวงจรกรองความถดงกลาว จะตองมลกษณะสมบตสลบขวดวย
ถา PLL ใชตวกรองความถลป จากสมการ (20) แลวจะไดฟงกชนโอนยาย ดงน
( )( )2
1
22
1 1
1V
CV V
K Ks
T S K K K Ks s
ϕ
ϕ ϕ
ττ
ττ τ
+=
+ + --------- (24)
+-
C
u a (s)
R2
1R
u i (s)
COMMUNICATION ELECTRONICS 8
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
ซงสามารถเขยนในรปแบบมาตรฐานดงน
( )2
2 2
22n n
Cn n
sT Ss s
ζω ωζω ω+=
+ + --------- (25)
ความถธรรมชาต 1
Vn V c
K KK Kϕ
ϕω ωτ
= = --------- (26)
ปจจยหนวง 2 2
12 2V
n
K K RCϕτζ ωτ
= = --------- (27)
การตอบสนองสญญาณทรานสเชยนสของ PLL (Transient Response of PLL)จากสมการ (10), (17) และ (25) จะเหนวา ฟงกชนโอนยายของ PLL เปนระบบลาดบทสอง
ในกรณทระบบลาดบทสอง มลกษณะ Under damped (ζ< 1) เมอความถอนพตของ PLL เปลยนจาก 1f ไปเปน 2f ในทนททนใด เอาตพตของ VCO กจะพยายามทจะเปลยนตาม แตจะปรากฏวา of ทเอาตพตของ VCO จะมคาแกวง (Oscillate) ขนลงรอบๆคาของ 2f เปนระยะเวลาหนงแลวจงคอยๆเขาสคา 2f ในทสด เมอ of มคาเทากบ 2f กจะแสดงวา PLL เขาสภาวะ “สภาวะคงตว (Steady State)”
f2
1f
1f
f2
Input
VCO Output
ในการออกแบบ PLL โดยทวไปแลว เราจะเลอกคา ζ ใหอยระหวาง 0.5 ถง 0.8
ปญหา 2 ถาเหนวาเราใชอนทเกรเตอร; ( ) 1F Ssτ
= เปนตวกรองความถลป สาหรบ PLL แลว
จะเกดอะไรขน ? จงวเคราะห !
ปญหา 3 ตวควบคมแบบ PID ใชกนอยางกวางขวางในลปควบคมตางๆ คดวาจะสามารถนามาใชเปนตวกรองความถลป สาหรบ PLL ไดหรอไม เพราะเหตใด?
PHASE LOCKED LOOP 9
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
ปญหา 4 PLL ใชตวกรองความถลปชนด C ความถอนพตมลกษณะเปน Step Function;( )i tω ε= ตองการหาคาคลาดเคลอนของเฟส: ( )E tϕ → ∞
การคานวณตวกรองความถลป
วธหนงในการหาคาของอปกรณของตวกรองความถลปตางๆ ทาไดโดยใช NormalizedResponse Curves ของ T(s)
โดยทวไปแลวเรานยมทจะเลอกใชคาปจจยหนวง; ζ ใหอยระหวาง 0.5 และ 0.8
ตวอยาง 1 PLL พนฐาน ม 610 / /VK rad S V= ใชตวกรองความถชนด A เลอกใช ζ = 0.5โดยกาหนดใหมคาคลาดเคลอนทเอาตพต 10%≤ ของสภาวะคงตว ทเวลา t = 10ms หลงจากทเปลยนความถ หรอเฟสทอนพต กาหนดใหใช 10C Fµ= ตองการหาคาของ R และ Kϕ
วธทา จาก Normalized Curve ของ ( )AT S จะได 4.5ntω =
4.5 4.5 450 /10n rad S
t mSω = = =
เนองจาก 12 n ATζω ω= =
2 0.5 450 / 450 /A rad S rad Sω = × × =
จากสมการ (11) n V AK Kϕω ω=
( )224
6
450 4.5 1010 450
n
V A
KKϕωω
−= = = ××
สาหรบ R หาไดจาก; 6
1 1 222.2 220450 10 10A
RCω −= = = Ω → Ω
× ×
ปญหา 5 PLL พนฐานใช VCO ม 410 / /VK rad S V= ใชตวกรองความถชนด Aกาหนดให 10%Overshoot ≤ และ เวลาไตขน (Rise time); 10rt ms= ถากาหนดให
1R k= Ω แลว จงหาคาของ C และ Kϕ
COMMUNICATION ELECTRONICS 10
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
Normalized Step Response of TA(s)
20 4 6 8 10 12ωn t
1.00.80.60.40.20
1.21.41.6
Norm
alized
Outpu
t Resp
onse
ζ= 0.20.30.40.50.60.8
1.0
Normalized Step Response of TB(s)สามารถใชไดกบ TC(s) ดวย
1.8
1.00.80.60.40.20
1.21.41.6
Norm
alized
Outpu
t Resp
onse
20 4 6 8 10 12ωn t
0.2
ζ = 0.1
0.7
0.6
0.40.3
0.8
0.91.0
0.5
PHASE LOCKED LOOP 11
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
ปญหาเพมเตมเรอง PLL พนฐาน
ปญหา 6 PLL พนฐาน ใช VCO ม 31.2 10 / /VK rad S V= × และ 0.1 /K V radϕ =
ใชตวกรองความถชนด A กาหนดให ζ = 0.5 ม Setting time; 10st mS= นนคอทเวลา t =10ms มคาคลาดเคลอน 10%≤ ของสภาวะคงตว
กาหนดให 10C Fµ= อยากทราบวาการกาหนดคณสมบตดงกลาว เปนไปไดหรอไม? เพราะเหตใด ?
ปญหา 7 PLL พนฐาน ใช VCO ม 31.2 10 / /VK rad S V= × และ 0.1 /K V radϕ =
ใช วงจรตวกรองความถดงในรป โดยกาหนดให 10C Fµ= , ζ = 0.5 และ Setting time;10st mS=
a) สมการของปจจยหนวง; ζ และความถธรรมชาตของระบบ: nω
b) คาของ 1R และ 2R ในตวกรองความถc)
ปญหา 8 PLL พนฐาน ใช VCO ม 61.2 10 / /VK rad S V= × และ 0.1 /K V radϕ =
ใชตวกรองความถชนด B โดยมคา 2.2C Fµ= กาหนดให PLL ม 20%Overshoot ≈ และเมอความถอนพต: if เปลยนเปน 10kHz ในทนททนใด ความถเอาตพตจะมคาคลาดเคลอนไดไมเกน 10% หลงจาก 10 รปคลน จงคานวณหาคาของอปกรณทใชในตวกรองความถ
ปญหา 9 PLL พนฐาน ใช VCO ม 31.2 10 / /VK rad S V= × และตวตรวจจบเฟสม0.1 /K V radϕ = ใชตวกรองความถแบบแอคทฟดงรป โดยม 2.2C Fµ= ถากาหนดให
20%Overshoot ⟨ และ Rise Time ; 10rt ms= ตองการหาa) ฟงกชนโอนยายของตวกรองความถb) สมการของ ζ และ nωc) คาของ 1R และ 2R ทใชในวงจร
Cu E (s) u f (s)R1
R 2
+-
C
u f (s)
R2
1R
u E (s)
COMMUNICATION ELECTRONICS 12
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
วงจรสงเคราะหความถ (Frequency Synthesizers)วงจรสงเคราะหความถเปนแหลงจายความถ ซงเอาตพตสามารถใหความถเปนทวคณ
(Multiple) ของความถอางองทอนพต (Input Reference Frequency) ในรปขางลางนเปน วงจรสงเคราะหความถ โดยใชระบบ PLL
Phase DetectorKϕ
Low-PassFilterF(s)
VCOK v
FrequencyDivider
1/N
Ω (s)o ϕ (s)o,
Ω (s)o ϕ (s)o;N N
Ω (s)REF ϕ (s)REF;
Reference Frequency
การตดตงวงจรนบแบบหาร N ในทางเดนปอนกลบ ทาใหเราไดความถเอาตพต; ( )o SΩ มขนาดเปนความถ N เทาของความถอางองทอนพต: ( )REF SΩ เมอ PLL อยในภาวะ “เฟสลอก”
สาหรบฟงกชนโอนยาย ซงแสดงถงความสมพนธระหวาง ( )o Sϕ และ ( )REF Sϕ ของวงจรสงเคราะหความถ สามารถเขยนไดดงน
( ) ( )( )
( )
( ) 1Vo
REFV
K K F SST S
S s K K F SN
ϕ
ϕ
ϕϕ
= =+
--------- (28)
วงจรสงเคราะหความถทใชตวกรองความถชนด A
ฟงกชนวงจรกรองชนด A ( ) 11AF S
sτ=+
--------- (29)
ปจจยหนวงของระบบ: ζ และความถธรรมชาต: nω หาไดจาก
Vn
K KN
ϕωτ
= --------- (30)
12 V
NK Kϕ
ζτ
= --------- (31)
PHASE LOCKED LOOP 13
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
วงจรสงเคราะหความถทใชตวกรองความถชนด B
ฟงกชนวงจรกรองชนด B ( )( )
2 2
1 2
1 11 1B
s sF Ss s
τ ττ τ τ
+ += =+ + +
---------- (32)
ปจจยหนวงของระบบ: ζ และความถธรรมชาต: nω หาไดจาก
( )1 2
V Vn
K K K KN N
ϕ ϕωτ τ τ
= =+
---------- (33)
22n
V
nK Kϕ
ωζ τ⎛ ⎞⎟⎜ ⎟⎜= + ⎟⎜ ⎟⎟⎜⎜⎝ ⎠
---------- (34)
วงจรสงเคราะหความถทใชตวกรองความถชนด C
ฟงกชนวงจรกรองชนด C ( ) 2
1
1C
sF Ss
ττ+= --------- (35)
ปจจยหนวงของระบบ: ζ และความถธรรมชาต: nω หาไดจาก
1
Vn
K KN
ϕωτ
= ---------- (36)
2 2
12 2V
n
K KN
ϕτ τζ ωτ
= = --------- (37)
ตวอยาง 2 ตองการออกแบบวงจรสงเคราะหความถ โดยมขอกาหนดดงตอไปน- ยานความถเอาตพต: 88 MHz - 108 MHz- สามารถปรบคาได 0.1 MHz ตอขน- ม 20%Overshoot ≤ และ Setting Time ; 10st ms=
- เลอกใชตวกรองความถชนด C โดยมคา 2C Fµ= สวน VCO ม61.2 10 / /VK rad S V= × และตวตรวจจบเฟสม 0.1 /K V radϕ =
วธทา การกาหนดยานการทางานของ VCO สามารถหาไดจาก
COMMUNICATION ELECTRONICS 14
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
Ω
( ) ( )2 2OMAX OMIN VCO OMIN OMAXf f f f f− ≤ ≤ −
ดงนนจะไดยาน VCO
2 2 108 88 128VCO OMAX OMINf f f MHz MHz MHz≥ − = ⋅ − =
2 2 88 108 68VOC OMIN OMAXf f f MHz MHz MHz≤ − = ⋅ − =
เนองจากตองปรบความถได 0.1 MHz ตอขน ดงนนจงเลอกใช
0.1REFf MHz=
จะได 108 108088
OMAXMAX
OMIN
f MHzNf MHz
= = =
88 880108
OMINMIN
OMAX
f MHzNf MHz
= = =
จาก Normalized Curve จะได 0.9MINζ = และ 4n stω =
4 4 400 /10n nMIN
s
rad St mS
ω ω= = = →
พจารณาจากสมการ (36) และ (37)จะได
2
1
;2
VnMIN MIN nMIN
MAX
K KN
ϕ τω ζ ωτ
= =
ดงนนจะได 1 1 2V
MAX nMIN
K KRC
Nϕτ
ω= =
2 22 MINnMIN
RC ζτω
= =
6
1 2 2 6
1.2 10 0.1 347.2 3501080 400 2 10
V
MAX nMIN
K KR
N Cϕ
ω −
× ×= = Ω = Ω → Ω× × ×
2 6
2 2 0.9 2,250 2.2400 2 10
MIN
nMIN
R kC
ζω −
×= = Ω = Ω → Ω× ×
ตรวจสอบในกรณทใช 880MINN = เพอจะได OMINf ทเอาตพต
PHASE LOCKED LOOP 15
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
1
V nMAX MAXnMAX
MIN nMIN MIN
K K NN N
ϕ ωωτ ω
= → =
1080400 / 443.13 /880
MAXnMAX nMIN
MIN
N rad S rad SN
ω ω= = =
443.130.9 0.997 1400
nMAXMAX MIN
nMIN
ωζ ζω
= = = ≈
จาก Normalized Curve จะได
3.53.5 7.9 10443.13n s st t mS mSω = → = = ⟨
ปญหา 10 ตองการออกแบบบวงจรสงเคราะหความถ โดยมขอกาหนดตางๆ เหมอนกบตวอยาง 2แตเปลยนมาใชตวกรองความถชนด B
ปญหา 11 จากขอกาหนดตางๆในตวอยาง 2 แตเลอกใชตวกรองความถชนด A จะเปนไปไดหรอไม ! จงวเคราะห
ปญหา 12 ออกแบบบวงจรสงเคราะหความถ โดยกาหนดให
- ยานความถเอาตพต: 1MHz – 100 MHz- สามารถปรบความถทเอาตพตได 1MHz ตอขน- ม 30%Overshoot ≤ และม Rise Time : 5rt ms=
- เลอกใชตวกรองความถชนด B โดยกาหนดให 2C Fµ=
- VCO ม 61.2 10 / /VK rad S V= × และตวตรวจจบเฟสม0.1 /K V radϕ =
วงจรสงเคราะหความถในทางปฏบต (Practical Synthesizers)เราใชวงจรนบแบบหารดวยคา N ตอในทางเดนปอนกลบของ PLL เพอเพมความถเอาตพต
ใหกบตวสงเคราะหความถวงจรนบชนด CMOS ใชกระแสนอยมาก แตมความถปฏบตงานสงสด (Max Operating
Frequency) ประมาณ 6MHz เทานน ในขณะทวงจรนบชนด TTL สามารถใชไดถง 20MHz แลวการเลอกใช วงจรนบชนด ECL ซงมความถปฏบตงานสงสดอยระหวาง 100MHz – 300MHz กเปนการแกปญหาวธหนง แตอปกรณ ECL มกมราคาสง และใชกระแสมาก
ปญหาของความถอางองทอนพต ( )REFf
COMMUNICATION ELECTRONICS 16
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
โดยทวไปแลว คา N ของวงจรนบในทางเดนปอนกลบ จะถกออกแบบใหสามารถปรบแตงไดระหวาง MINN และ MAXN ทาใหขนาดของความถเอาตพตตางๆ อยระหวาง OMINf และ OMAXf
เพอให Channel Space : CHf ระหวางคาของความถเอาตพต; of ตางๆ มความละเอยดอยางเพยงพอ จงมกกาหนดให ความถอางองทอนพต: 10REFf kHZ≤ แตปรากฏวาวงจรกาเนดสญญาณทใชครสตอลทใชทวไปม 1OSCf MHz≥ ดงนนจงจาเปนตองทอน OSCf ลงมาอยในระดบ REFf ทตองการ กอนทจะตอเขาอนพตของตวตรวจจบเฟสใน PLL
วงจรสงเคราะหความถแบบ Prescaled (Prescaled Synthesizer)
Phase DetectorKϕ
Low-PassFilter VCO
FrequencyDivider
1M
PrescaleCounter
1K
1N REF
Reference Divider
fOSC
fOSCN REF
f =REF
K.Mfo K
fo
fo
วงจรนบทมคาคงท (Fixed Prescale Counter) ซงมความถปฏบตงานสงสด OMAXf⟩
จะทาการทอนความถลงมา มขนาดเทากบ OMAXfK
ซงอยในยานทตวหารความถ (Frequency
Divider) สามารถทางานไดสาหรบ Channel Space: CHf ของวงจรสงเคราะหความถ หาไดจากสมการ
CH REF OSCREF
Kf Kf fN
= = ---------- (38)
OMAX OMAXMAX
CH REF
f fMf Kf
= = ---------- (39)
OMIN OMINMIN
CH REF
f fMf Kf
= = --------- (40)
สวนคาคงทของตวหารสทธ (Total Divider Constant) ในทางเดนปอนกลบ หาไดจาก
PHASE LOCKED LOOP 17
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
N KM= ---------- (41)
MAX MAXN KM= ---------- (42)
MIN MINN KM= ---------- (43)
ตวอยาง 3 วงจรสงเคราะหความถทางานในยานความถ 88 – 108 MHz ตองการจะไดความถเอาตพต: 98.7 ...118.7of MHz MHz= โดยม Channel Space: 100CHf kHz= ใชวงจรกาเนดสญญาณมความถ 1OSCf MHz= กาหนดให Prescale Constant K = 10 ตองการคานวณหาตวแปรอนๆของวงจรสงเคราะหความถ
วธทา 98.7 ; 118.7OMIN OMAXf MHz f MHz= =
จานวนชวงความถของวงจรสงเคราะหความถ สามารถหาไดจาก
จานวนชองสญญาณ (Channel Number) = 118.7 98.7 2000.1
OMAX OMIN
CH
f ff− −= =
100 1010
CHREF
f kHzf kHzK
= = =
1 1000.01
OSCREF
REF
f MHzNf MHz
= = =
คาความถสงสดทอนพตของตวหารความถ หาไดจาก
118.7 11.8710
OMAXf MHz MHzK= =
นนคอ ตวหารความถ ตองมความถปฏบตงานสงสด > 11.87 MHz
max118.7 11870.1
OMAX
CH
f MHzMf MHz
= = =
98.7 9870.1
OMINMIN
CH
f MHzMf MHz
= = =
1187 10 11870MAX MAXN KM= = × =
987 10 9870MIN MINN KM= = × =
COMMUNICATION ELECTRONICS 18
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
วงจรสงเคราะหความถแบบ Heterodyne-Down (Heterodyne-Down FrequencySynthesizer)
Phase Detector Low-PassFilter VCO
1N Mixer
1N REF
fOSC
fOSCN REF
f =REF
Nf MIX
fo
fMIX fo= -fH
OffsetCrystalOSC.
fH
วงจรกาเนดสญญาณ Offset หรอ Local OSC ซงกาเนดความถคงท Hf จะตอเขากบมกเซอร (Mixer) ในทางเดนปอนกลบ เพอทาการผสม หรอมอดเลตกบความถ of ทไดจากเอาตพตของวงจรสงเคราะหความถ จะไดความถทเอาตพตของมกเซอรเทากบ MIXf
MIX O Hf f f= − -------(44)
สาหรบ คาคงทของการหาร: N ของตวหารความถ หาไดจาก
( ) ( ) HMIX MAX O MAXMAX
REF REF
f f fN
f f
−= = --------(45)
( ) ( ) HMIX MIN O MINMIN
REF REF
f f fN
f f−
= = -------(46)
สวน Channel Space OSCCH REF
REF
ff fN
= = -------(47)
และวงจรหารความถ จะตองมความถปฏบตงานสงสด ( )MIX MAXf⟩
PHASE LOCKED LOOP 19
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
วงจรตรวจจบเฟส
วงจรตรวจจบเฟสทใช Exclusive-OR
สญญาณสเหลยมจากแหลงจายอางอง (Reference Source) และเอาตพตของ VCO ทตองการเปรยบเทยบเฟสจะถกปอนเขาทอนพต A และ B ของ XOR ทาใหไดสญญาณพลซทางดานเอาตพต Q ซงจะมความกวางพลซแปรผนเปนสดสวนโดยตรงกบความตางเฟสระหวาง A และ Bโดยมเงอนไขวา ทงรปคลนของ A และ B จะตองมคาดวตไซเกล = 50% เทานน
เกต XOR ทใชนยมใชไอซประเภท CMOS เนองจากสามารถปรบแตงแรงดนตามตองการได
จากสญญาณดานบนจะสงเกตไดวา เอาตพต Q จะมความถเปน 2 เทาของอนพต สาหรบคาเฉลย หรอ แรงดนไฟตรง: Eu ทเอาตพต Q หาไดจากสมการ
0
1 .E p
E p E
uu u dx
ϕϕ
π π= =∫
. ;0E E Eu Kϕ ϕ ϕ π= ≤ ≤
; /PuK V radϕ π=
วงจรตรวจจบเฟสทใช Exclusive-OR จะใชงานไดกตอเมอ Eϕ มคาอยระหวาง O--π เทานน และยงไมสามารถชบอกใหเราไดทราบวา อนพตใดมเฟสนา และอนพตใดมเฟสตาม โดยเฉพาะอยางยง ถาความถทใชมคาดวตไซเกลนอยกวา 50% แลว วงจรตรวจจบเฟสชนดนจะใชไมไดเลย
A
B
Q ϕE
up
0 π 2π 3π
AB Q
A B Q
0 0 01 00
0
111
1 1
COMMUNICATION ELECTRONICS 20
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
ϕE
uE
u p
π/2 π 3π/2 2π0
วงจรตรวจจบเฟสแบบกระตนทขอบ (Edge-Triggered Phase Detector)วงจรตรวจจบเฟสแบบน เปนการใช ฟลปฟลอป RS โดยการตอมาจากเกต NOR อยางเชน
เบอร CD4001 ดงรปขางลาง
14 CD4001
14 CD4001
12
3
45 6
"S" Input
"R" Input
inf
f out
OutputV DC
inf
f out
Outputπ0 2π
แรงดนเอาตพตของวงจรตรวจจบเฟสชนดนจะเปน “High” เมอ INf นาหนา OUTf
(Leading) สวนกราฟดานลางนเปนความสมพนธของแรงดนเอาตพต กบความตางเฟสระหวาง INf
และ OUTf
Phase Difference
DC Output Voltage
VCC
π 2π 3π 4π0
PHASE LOCKED LOOP 21
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
วงจรตรวจจบเฟสแบบกระตนทขอบ มขอไดเปรยบกวาวงจรตรวจจบเฟสทใช Exclusive-OR คอ
- แรงดนไฟตรงเอาตพตมความเปนเชงเสน (Linear) ตลอดชวง 2π เรเดยน หรอ 360o ในขณะทแบบ XOR มความเปนเชงเสน แคเพยงในชวง π เรเดยน
- การตรวจจบ สามารถมความยดหยนในการทางานไดมากกวาแบบ XORแตวงจรตรวจจบเฟสทงสองชนดทกลาวมาแลวขางตน กยงคงมปญหาในการทางานในสวน
ของความไวตอฮารมอนกส (Harmonic Sensitivity) และการเปลยนแปลงคาดวตไซเกลดงนน เราจงนยมใชวงจรตรวจจบเฟสชนดทสาม ซงจะเปนลกษณะของไอซ เรยกวา
“Monolithic Phase Detector”
Monolithic Phase Detectorเปนวงจรตรวจจบเฟสทอยในรปของไอซ Monolithic Phase Detector ทนยมใช ยกตวอยาง
เชน MC4344/4044, 11C44 ซง 3 เบอรน ฟงกชนและการจดตาแหนงขาเปนแบบเดยวกนทงหมดโดยทภายในตวไอซ จะประกอบไปดวย
- 2 Phase Detector- 1 Charge Pump- 1 Amplifier
ChargePump
Phase-Freq.Detector 2
Phase-Freq.Detector 1
Amp.
2 4 5 913
1
3
6 12 11 10 7 14
8
RF
VF
U1 D1 PU UF A
B
GNDDF
InputU2D2
O/P
Inputs
Output Amp. Input
O/P
Output VCC
Input
PD
Output
โดยท RF = Reference Frequency InputVF= Variable Frequency InputU1, U2 = Phase Detector Up OutputsD1, D2 = Phase Detector Down OutputsPU = Charge Pump Up Input
COMMUNICATION ELECTRONICS 22
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
PD = Charge Pump Down InputUF = Charge Pump Up OutputDF = Charge Pump Down OutputA = Amplifier InputB = Amplifier Output
แผนผง Logic ของตวตรวจจบเฟส-ความถชดท 1 (Phase-Freq. Detector 1)
&RS
Q
&
&
&
&RS Q
RF
VF
U1 (up)
U1 (down)
วงจรมอนพตแบบไวตอขอบขาลบ (Neg. Edge Sensitive) ในกรณทสญญาณทอนพตขาRF และ VF อนเฟสกน เอาตพต u1 และ D1 จะมลอจก “High” ทงค ถาอนพตขา RF มเฟสนาหนาอนพต VF จะทาใหเกดพลซแคบๆท u1
ถาอนพต RF มเฟสตามอนพตขา VF แลวจะทาใหเกดพลซแคบๆท D1 ชวงพลซแคบๆทเอาตพตทงสองน จะเปนสดสวนโดยตรงกบความตางเฟสระหวาง RF และ VF
RF
VF
U1
D1
RF
VF
U1
D1
RF
VF
U1
D1
RF
VF
U1
D1
PHASE LOCKED LOOP 23
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
ตวตรวจจบเฟส-ความถชดท 1 ทตอกบ Charge Pump
PhaseFrequencyDetector
+5V.
u a
500 Ω
220 Ω
220 Ω
VF
RF
D1
U1
PD
PUUF
DF
VCC
เมอขา PD มลอจก ”Low” จะไดแรงดนเอาตพตท DF ≈ + 2.25V เมอ PU “Low” จะไดแรงดนเอาตพตท UF ≈ + 0.75V ถาหากวาทง PD และ PU ตาง “High” ทงค แรงดน; au กควรมคาอยกงกลางระหวาง 2.25V และ 0.75V นนคอ 1.5V ซงสามารถทาไดโดยการปรบ . 500POT Ω
PD
PU
1.5 V.
ua
UDC
UDC
UDC / V.
ϕD / rad.−2π −π 0 π 2π
2.25
1.5
0.75
คาอตราขยายของตวตรวจจบเฟส: Kϕ หาไดจาก
( )2.25 0.75 0.12 /2 2
DCU V VK V radϕ ϕ π π∆ −= = =∆ − −
COMMUNICATION ELECTRONICS 24
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
การตอ Charge Pump เขากบวงจรขยาย (ตวกรองความถลป)วงจรขยายภายในตว MC4044 (11C44) ประกอบขนจากทรานซสเตอร 2 ตว ตอเขาดวย
กนแบบดารลงตน ตามรปขางลาง
AB
+Uth = 1.5 V.
-+
A vA
B
วงจรขยายน เมอตอเขากบโครงขาย RC จากภายนอกแลว จะทาหนาทเปนตวกรองความถลป สาหรบ PLL ได
PhaseFrequencyDetectorVF
RF
D1
U1 PU
PD
UF
DFCharge Pump
A B
R2 C
R1REF. Input
from feedback path
+5 V.
R = 1 kL Ω
เนองจาก อตราขยาย: AV ทจากด และลกษณะสมบตทไมเปนอดมคตอนๆ ของตววงจรขยาย ทาใหตองการใชคาของ 1R และ 2R ตองอยภายใตเงอนไขตางดงน
1) 1 50R ⟩ Ω
2) 1 2/ 10R R ≤
3) 11 5k R kΩ⟨ ⟨ Ω
ในกรณทจาเปนทตองใชคา 1R หรอ 2R นอกเหนอจากเงอนไขทกาหนดไวเราสามารถใชอปกรณแอคทฟจากภายนอก มาชวยเสรมใหวงจรขยายมลกษณะสมบตทดขน หรออาจหนมาใชวงจรขยายจากภายนอกทมลกษณะสมบตดกวาได
การตอบฟเฟอรเพมทวงจรขยาย ทาใหเราสามารถขยายขอบเขตของ 2R ลงไปไดอกคอ2 5R ⟩ Ω ดงวงจรตอไปน
PHASE LOCKED LOOP 25
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
R1
R21 k 1 k
BA
C
Amplifier
+5 V.
การตอ FET เขาทอนพตของวงจรขยายดงวงจรดานลาง ทาใหสามารถใชคา 1R ไดสงขนสาหรบคาของ 4R นน สามารถหาไดจาก
41.5
DSS
VRI
=
R1
R4
R2 C R3 1 k
+5 V.
BA
Amplifier
เราสามารถใชออปแอมป ซงมลกษณะสมบตตางๆดกวาวงจรขยายภายในตวไอซมาสรางเปนตวกรองความถลป แทนดงรป
+5 V.
R1
RD
R2 C
D1D2
ตวตรวจจบเฟสชดท 2 (Phase Detector 2)ในตวตรวจจบเฟสชดท 2 ของไอซ MC 4044 (11C44) จะมโครงสรางดงน
COMMUNICATION ELECTRONICS 26
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
VF
RF
V2
D2
RF VF V2 D20
10
00 0
011 1 1
111
1 1
RF
VF
V2
D2
RF
VF
V2
D2
RF
VF
V2
D2
ในขณะทขาอนพต RF และ VF มความตางเฟส 90° จะพบวาทเอาตพต 2U และ 2D
จะมชวงเวลาพลซแคบๆ เทากน กรณนจะเปนจรงไดกตอเมอ RF และ VF มคาดวตไซเกลเทากบ50% เทานน
คณสมบตนสามารถนามาใชประโยชนในการสรางระบบเลอนเฟส 90° โดยเปนสวนควบคมใหอนพต และเอาตพตมความตางเฟส 90° ตลอดเวลา
เมอ RF และ VF อยในสภาวะอนเฟส จะพบวา เอาตพต 2U จะมลอจก“High” ตลอดเวลาและชวงเวลาพลซแคบๆ จะเปลยนไปถาความตางเฟสระหวาง RF และ VF เปลยนไป ดงนนสามารถนาเอาเอาตพต 2U มาใชเปน “ตวแสดงการสญเสยการลอก (Loss-of-Lock indicator)” ไดตามวงจรตอไปน
PHASE LOCKED LOOP 27
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
V22.2 k
220
LED
+5 V.
วงจรกาเนดสญญาณทควบคมดวยแรงดน (Voltage – Controlled Oscillator, VCO)วงจร VCO ในปจจบนจะบรรจอยในตวไอซ เรยกวา “Monolithic VCO” หรอ “Function
Generator” เพราะวา ไอซประเภทนจะกาหนดความถไดเอง โดยการตออปกรณ RC ภายนอกตวไอซ ซงความถทเกดขนกจะขนอยกบคา RC ทตอเขาไป ความถนเรยกวา “Free–RunningFrequency” แตความถนจะสามารถเปลยนแปลงไดจากแรงดนอนพต
Monolithic VCO ทนยมใชเบอรหนงกคอ NE/SE 566 จะเปน ไอซทกาเนดสญญาณสเหลยมและสามเหลยมทมเปนสดสวนกบแรงดนอนพต
CurrentSource
SchmittTrigger
BufferAmplifier
BufferAmplifier
ModulationInput
R1
+V.
C1
6 8
5 3
4
17
โครงสรางภายในของ Monolithic VCO NE/SE 566
NE/SE 566VCO
1
2
3
4
8
7
6
5
Ground
NC
SquareWave O/P
TriangleWave O/P
+V
C1
R1
Modulation Input
การจดขาของ Monolithic VCO NE/SE 566
จากโครงสรางภายใน ความถออสซลเลตจะถกกาหนดโดยตวตานทาน 1R , ตวเกบประจ1C ,แรงดนไฟเลยง V+ และ แรงดนควบคม CV ตามสมการ
COMMUNICATION ELECTRONICS 28
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
1 1
2( )( )
Co
V VfRC V+ −≈+
รปคลนเอาตพตแตละสญญาณจะผานบฟเฟอรทมเอาตพตอมพแดนซประมาณ 50Ω โดยทแตละรปคลนเอาตพตมขนาด ดงน
- รปคลนสามเหลยม 2.4 p pV −
- รปคลนสเหลยม 5.4 p pV −
NE/SE 566VCO
8 V.3 V.
12 V.6 V.
Modulation I/P
C
R3
C1
0.001 uFR2 R1
+V=12 V.
VC
6 8
5
7 13
4
วงจรดานบนเปนการตอโดยทวไป จะเหนวา CV เปนการแบงแรงดนมาจากแรงดนไฟเลยงV+ โดยผาน 2R และ 3R โดยแรงดน CV จะตองมขอบเขตดงน
34 CV V V+ ≤ ≤ +
สญญาณมอดเลต (Modulating Signal) ในสวนของไฟสลบจะถกเชอมตอผานตวเกบประจ;C จะตองมคานอยกวา 3 p pV −
สวน 1R ควรมคาในชวง 12 20K R KΩ⟨ ⟨ Ω ดงนนถา CV มคาคงทและ 1C มคาคงท ความถสามารถปรบอยในชวง 10:1 ของยานความถเดม
ในทานองเดยวกน ถาผลคณของ 1 1RC มคาคงท ความถ of กสามารถปรบไดในชวง10:1โดยปรบแรงดนควบคม: CV
ดวยขอบเขตทจากดดงกลาวทาให Monolithic VCO 566 สามารถใหความถปฏบตงานสงสดประมาณ 1 MHz สวนตวเกบประจ 0.001 Fµ ควรจะตออยระหวางขา 5 และ 6 ของไอซ ทงนเพอปองกนการออสซลเลตในวงจรแหลงจายกระแสทความถสง
PHASE LOCKED LOOP 29
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
ถาตองการใชงาน VCO ทความถสงกวาน กอาจจะหนมาใชไอซ Monolithic VCO เบอรอนเชน MC 4324/4024 และ MC 1648 เปนตน
ไอซ MC 4024 Voltage – Controlled Multivibrator (VCM)ภายในตว MC 4024 ประกอบดวย VCM 2 ตวททางานอสระจากกน แตละตวมบฟเฟอรท
เอาตพตของตวเอง
Output Frequency Ratio max min:f f = 3.5: 1Input Control Voltage Range = 1V...5V
ถาคา C ทใชมคามากกวา 100 pF แลว เราสามารถคานวณคาของความถเอาตพต: Of
จากเสนกราฟผลคณคาความจ-ความถ (Capacitance – Frequency Product [ MHz.pF] – Curve)ใน Data Sheet ตวอยางเชน
ทแรงดนอนพต: INV = 3.5 V จะได 180of C =
ถากาหนดใหใช C =100 pF จะได 180 1.8100Of MHz MHzpF
= =
ทแรงดนอนพต: INV = 5 V จะได 480Of C =
ดงนนจะได 480 4.8100Of MHz MHzpF
= =
จากคาความถ 2 คาดงกลาว เราสามารถหาอตราขยายของ VCO: VK ท 3.5 V จะไดดงน
MC 4024 มความถปฏบตงานสงสด 25MHz โดยทวไปแลวจะใชงานอยในยานประมาณ 15 MHz
Free – Running Frequencyทเอาตพตจะถกกาหนดจากคาตวเกบประจภายนอก; C
Vcc
VinEXT. C
GND
C
Vcc
VinEXT. C
GND
C
4 31
2
5
10 1113
12
97
8
146 OUT
OUT
Vcc
COMMUNICATION ELECTRONICS 30
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
64.8 1.8 32 2 10 / /5 3.5 15VMHz MHzK rad s VV V
π π−= = × ×−
612.57 10 / /VK rad s V= ×
ไอซ NE/SE 565 Monolithic Phase – Locked LoopsNE/SE 565 เปน Monolithic PLL สาหรบงานทวไปทมความถปฏบตงานนอยกวา 500
KHz เปนไอซ Monolithic PLL ในตระกล 560 ทนยมใชมากทสด
1234567 8
91011121314
NE/SE565
-VInputInput
VCO OutputPhase Com. VCO I/P
Reference O/PDemodulate O/P
NCNCNCNC
External Capacitor for VCOExternal Resistor for VCO
+V
การจดขาของ NE/SE 565 Monolithic PLL
Phase CompVCO I/P
PhaseDetector Amplifier
VCO
3.6 k10
7
6
198
4
5
3
2
C2
InputInput
VCO O/P
+V -V
Demod. O/PRef. O/P
R1 C1
+V
Internal Construction ของ NE/SE 565
NE/SE 565 มลกษณะสมบตทางไฟฟาทสาคญดงน- Operating Frequency Range : 0.001Hz ถง 500 KHz- Operating Voltage Range : ± 6 ถง ± 12 V- Input Laver ทตองการใชในการ Tracking : 10 rmsmV ถง 3 rmsV
- Input Impedance : 10 KΩ (typ.)
PHASE LOCKED LOOP 31
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
- Input Sink Current : 1 mA (typ.)- Input Source Current : 10 mA (typ.)- Drift in VCO Center frequency ( OUTf ) With Temperature 300 ppm/ C (typ.)- Drift in VCO Center frequency ( OUTf ) With Supply Voltage 1.5% / V (max)- Triangle Wave Amplitude : ± 2.4 P PV − (typ.) at ± 6V (Pin 9)- Square Wave Amplitude : 5.4 P PV − (typ.) at ± 6V- Bandwidth Adjustment Range 1 60%Ot⟨± ⟩±
ตวเกบประจ 2C ทตออยระหวางตวตานทานภายใน 3.6kΩ และแรงดนไฟเลยง V+ ทาหนาทเปนวงจรกรองความถตาชนด A สวนขา 6 จะใหแรงดนไฟตรงอางอง ซงมคาใกลเคยงกบแรงดนไฟตรงทไดจากขา 7
ไอซ 565 PLL สามารถลอกและตดตามสญญาณอนพตไดโดยมแบนดวธประมาณ 60%±
ของ OUTf ทความถกลาง (Center Frequency)ความถกลางของ PLL หรอ Free – Running Frequency ของ VCO สามารถคานวณได
จาก
1 1
1.24OUTf HzRC
≈
สวนยานความถลอก: Lf และยานความถแคปเตอร: Cf ของ PLL สามารถหาไดจาก
8 OUTL
ff HzV
= ±
โดยท OUTf = Free – Running Frequency ของ VCO V = (+V) – (-V)
และ
32(2 )(3.6)(10 )( )
LC
ffCπ
= ±
1R ควรมคาอยระหวาง 2 20K KΩ− Ω
จากสมการจะพบวา ยานความถลอกสามารถเพมขนไดโดยการเพมแรงดนอนพต แตจะลดลงเมอเพมแรงดนไฟเลยง
COMMUNICATION ELECTRONICS 32
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
ในการใชงานไอซ 565 PLL จรง จะทาการลดวงจรระหวางขา 4 กบ ขา 5 เพอทจะใหสญญาณเอาตพต VCO ( OUTf ) ตอถงกบภาคตรวจจบเฟส ซงสงผลใหภาคตรวจจบเฟสสามารถทาการเปรยบเทยบเฟสระหวาง OUTf กบ INf ได
สวนในการใชงานเปนวงจรสงเคราะหความถ กตอวงจรหารความถแทรกอยระหวางขา 4และขา 5 สาหรบแรงดนทขา 6 ซงเปนแรงดนไฟตรงจะนาไปใชเปนอนพตของวงจรเปรยบเทยบสญญาณ เมอใชงาน PLL เปนวงจร Frequency Shift Keying (FSK) ซงจะไดกลาวในภายหลง
ตวอยาง 4 จากวงจรขางลางนตองการหาคา Free–Running Frequency: OUTf ยานความถลอก:Lf และยานความถแคปเตอร: Cf ของวงจร PLL น
C1 0.01 uF
-V = -10 V.
9 1
3
2
10 8
764
5VCO O/PReference O/PDemodulate O/P
0.001 uF
Input
R112 k C3
C2 10 uF+V = +10 V.
วธทา จาก
1 1
8
1.24
1.2 2.54(12 )(1 10 )
OUT
OUT
fRC
f KHzK F−
=
= =Ω ×
จาก8
8(2.5 ) 120
OUTL
L
ffVKHzf KHzV
= ±
= ± = ±
จาก 32(2 )(3.6)(10 )( )
LC
ffCπ
= ±
3
1 66.492 (3.6)(10 )(10 )C
KHzf HzFπ µ
= ± = ±
PHASE LOCKED LOOP 33
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
วงจรกาเนดความถอางอง (Frequency Reference Circuits)
วงจรกาเนดความถแบบ TTLวงจรกาเนดความถแบบ TTL ประกอบขนจากอปกรณ TTL และผลกครสตอล ทางานไดด
ในยานความถระหวาง 1...10 MHz ในรปขางลางเปนตวอยางวงจรกาเนดความถแบบ TTL ทนยมใชงานทวไป
470 470
C
45 pF X'TAL 1-10 MHz
7400
Output
+5 V. +5 V.
680 680
X'TAL
25 pFC
150
Output
+5 V. +5 V. +5 V.0.01 uF
220 220
50 pF X'TAL
O/P
ตวเกบประจปรบคาได: C ในวงจรใชสาหรบปรบแตงความถของวงจรกาเนดความถได การลดคาของ C มผลทาใหความถเอาตพตเพมขน ในขณะเดยวกนการเพมคาของ C กจะสงผลใหความถเอาตพตลดลง
COMMUNICATION ELECTRONICS 34
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
วงจรกาเนดความถแบบ CMOS โดยใช Binary Divider MC 4060
27 pF
20 k
X'TAL
18 pF
1 M
10
11
VssReset
32115131464579
OSC IN
CLOCK
VDD
MC 4060
fo
fo/32
fo/128
fo/512
fo/4064
fo/16384
fo /16
fo/64
fo/256
fo/1024
fo/8192
16+VDD
MC 4060 เปนไอซ CMOS ทรวมเอาวงจรกาเนดความถ และวงจรหารความถไวในตวสามารถใหความถตางๆไดถง 11 ความถ ทแรงดนไฟเลยง: DDV+ = 5 V จะมความถปฏบตงานสงสด 1.75 MHz และทแรงดนไฟเลยง: DDV+ = 10 V จะใชไดถงความถ 4 MHz
วงจรกาเนดสญญาณความถสงโดยใช Dual Voltage Controlled MVB MC 4024MC 4024 มความถปฏบตงานสงสด 25 MHz ภายในมมลตไวเบรเตอร 2 ตวททางานเปน
อสระจากกน เราสามารถเลอกใชมลตไวเบรเตอรตวใดตวหนง ตอกบผลกครสตอล เพอทาหนาทเปนวงจรกาเนดความถมาตรฐาน โดยท POT5KΩ เปนตวปรบคาความถ
Vcc1 Vcc
GND1 GND GND2
Vin1ExternalCAP. 1
OUT1
MC 4024
+5 V.
5 k
6.8 k
Output
3-25 MHz
1 14
3
4
6
978
PHASE LOCKED LOOP 35
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
การประยกตใชงาน PLLวงจร PLL สามารถนาไปใชงานไดอยางกวางขวางทงทางดานอเลกทรอนกสและระบบสอ
สาร ตอไปนเปนตวอยางในการนา PLLไปใชงาน
1. การดมอดเลตสญญาณ FM (FM demodulation)Vm
t
t
Vc
VFM
t
PhaseDetector
LoopFilter
VCO
Phase-Locked Loop
Vo
Vo=Vm
สญญาณอนพตของวงจรนคอ สญญาณ FM ( FMV ) โดยท Free – Running Frequencyของ VCO จะตองถกออกแบบมาใหมคาเทากบความถของสญญาณพาห
เมอสภาวะเฟสลอกเกด จะสงผลใหการเลอนความถของสญญาณ FM ไปเปลยนแปลงแรงดนควบคมทปอนใหกบ VCO เนองจากการเปลยนแปลงความถของสญญาณ FM จะแปรผนตรงกบขนาดของสญญาณขาวสาร ( MV ) ดงนน แรงดนควบคมของ VCO กตองมขนาดเทากบสญญาณขาวสาร เชนเดยวกน
2. การดมอดเลตสญญาณ AM แบบเขาจงหวะ (Synchronous AM Demodulation)
PhaseDetector
LoopFilter VCO -90 Phase
Shifter
M LP
Vo = Vm+VDC
Phase-Locked Loop Vc
VoVAM
VAM
t
COMMUNICATION ELECTRONICS 36
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
จากแผนผงขางตน จะตองพบวาใชวงจรเลอนเฟส (ตวแปลงของ Hilbert) เนองจากเอาตพตของ VCO จะนาหนาอนพตของ PLL อย 90° ดงนนการใชวงจรเลอนเฟสจะทาใหเกดการอนเฟสของสญญาณอนพตและเอาตพตของ PLL
สญญาณ AM และเอาตพตของ VCO จะถกคณเขาดวยกน ดงนนเอาตพตจะเปนขนาดของสญญาณขาวสาร
3. การเลอนเฟสสญญาณ
PhaseDetector
LoopFilter VCO
Phase-Locked Loopv1 = V1sin tω Vo = k*V1cos tω
ถงแมวาวงจรโครงขาย RC สามารถสรางเปนวงจรเลอนเฟสได แตจะเปนวงจรทมคามมเลอนเฟสแปรตามความถ ดงนนจะมคามมตางเฟสทแนนอน ณ. ความถเดยวกนเทานน จงไมเปนทนยมในการใชงานบางอยาง เชน วงจรมอดเลเตอรแบบสมดลย (Balanced Modulator)
แผนผงดานบน แสดงถง วงจรเลอนเฟสโดยใช PLL ซงจะทาหนาทกาเนดแรงดนเอาตพต( OV ) ทนาหนาแรงดนเอาตพตอย 90° โดยทคาของมมตางเฟสจะคาคงทตลอดเวลาท PLL อยในสภาวะเฟสลอก
4. เครองสงเคราะหความถ
PhaseDetector
LoopFilter VCO
Phase-Locked Loop
Mod.-NCounter
f = N* fOUT INf IN
วงจรนจะใหความถเอาตพต ( OUTf ) มคาเปน N เทาของความถอนพต ( INf ) หรอทเรยกวาความถอางอง สวน N นนคอ จานวนการนบในภาคนบความถทตอในโครงขายปอนกลบนนเอง
PHASE LOCKED LOOP 37
ผศ.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: mts@kmitnb.ac.th
ในการใชงาน ความถอางองทอนพตจะกาหนดจากแหลงจายสญญาณทมคาคอนขางคงทเชน วงจรกาเนดสญญาณทใชผลกครสตอล เอาตพตของ VCO คอคาความถของ OUTf และจะถกปอนกลบไปยงภาคตรวจจบเฟส โดยผานตวนบความถดจตอล (Mod-N Digital Counter) ดงนนการทจะทาให PLL ยงคงลอกทความถอางองทอนพต ภาค VCO กจะตองกาเนดความถทมคาเปน Nเทาของความถอนพต ดงนนวงจรนจงใหความถเอาตพต ( OUTf ) มคาเปน N เทาของความถอนพต
Recommended