Decodificadores traduccion

Decodificadores Un decodificador lleva a cabo la funcin opuesta de un codificador. Con un nmero de lneas de entrada igual al nmero de bits en el cdigo y las mismas lneas de salida como combinaciones que hay en el cdigo, entonces una lnea de salida ira, digamos, 1 cuando la combinacin de entrada apropiada ocurra. La tabla 13.7 es un directo cdigo binario 3 bit y la figura 13.9 muestra las lneas de entrada y salida del requerimiento 3 a 8 linea de decodificador. El decodificador lgico debe ser de esta manera, por ejemplo, f3= 1 cuando ABC= y entonces el decodificador lgico por salida f3 sera f3=ABC. El decodificador completo puede ser hecho de ocho 3-salidas AND puertas y tres inversores.

8421 BCD Decodificador para 4 a 10 decodificador lnea BCD la lgica ser F0=ABCD; F1=ABCD Y asi sucesivamente, aunque la lgica puede ser simplificada reconociendo que los seis nmeros ms altos no pueden ocurrir, y K cartografia por minima lgica en consecuencia. Exceso 3 decodificador Aplicando esto para un decodificador exceso 3 debemos notar los requerimientos del decodificador exceso 3 en la tabla 13.8. Entrando, como un ejemplo, las entradas para F2 en un mapa k (fig.13.10) en la que seis combinaciones de entradas variables no ocurren entonces, F2=BCD (ACD es una alternativa pero requiere un inversor extra) BCD a decodificador segmento 7 Este ejercicio favorito en lgica binaria requiere que los 7 segmentos mostrados en la fig 13.11 tiene que ser activado para mostrar dgitos decimales de acuerdo con una salida BCD. Por ejemplo, el segmento a debe ser activado por dgitos decimales 0,2,3,5,6,7,8 y 9. Entrando esto en un mapa k (fig 13.12) y nada que las combinaciones binarias para 10 a 15 pueda ocurrir, entonces la lgica para el segmento a ser a= A+C+BD+BD =A+C+B+D ECONOMIA DE MINIMIZACION Con la disponibilidad de circuitos MSI en general y ROMs en particular, los beneficios de minimizacin son cuestionables y los diseadores a menudo implementan una funcion lgica en forma minitermino. El DM 74154 4 a decodificador lnea 16 En este circuito MSI (fig 13.13) una lnea es seleccionada cuando el circuito hace una salida a 0. Las entradas variables estn el orden DCBA, i,e,D es el MSB. Para seleccionar, por ejemplo, salida F8 (pin 9),

DCAB=1000. Siguiendo el canal de lneas de puerta, se puede ver que solo la puerta alimentando el pin 9 tiene todas las entradas en 1 el cual es un requerimiento para una puerta NAND de salida a ser 0. Tambin se puede notar que ambas rutas complementadas y no complementadas a puerta de entradas tienen inversores. Desde un lgico punto de vista esto es obviamente innecesario tener los dos inversores en la ruta sin complementar pero se proporcionan como amortiguadores para las entradas. El circuito tambin tiene dos entradas de habilitacin G1 y G2: estas deben ser ambos 0 para habilitar el decodificador. Si no son 0 entonces todas las salidas sern 1 sin tener en cuenta el valor de DCBA. CODIGO CONVERSION Un requerimiento comn es la conversin de un codigo digital a otro. Por ejemplo, el codigo BCD y el codigo exceso 3 a ser derivado desde ah son mostrados lado a lado. El codigo conversor contendr cuatro conjuntos de puertas lgicas cuyas entradas sern A,B,C y D. cada conjunto de puertas tendr una sola salida, ona por cada variable de codigo exceso 3 P,Q,R y S.