数字电子技术第 2 章门电路

第 2 章门电路

数字电子技术

第 2 章门电路

范立南代红艳恩莉刘明丹

中国水利水电出版社

第 2 章门电路

第 2 章门电路

2.1 分立元件门电路2.2 TTL 集成逻辑门电路2.3 其他类型的 TTL 门电路2.4 MOS 逻辑门2.5 使用逻辑门的几个实际问题

第 2 章门电路

2.1 分立元件门电路2.1.1 基本逻辑门电路1. 二极管与门与门：实现与运算的电路。电路及其逻辑符号如图所示，只要输入 A、 B当中有一个为低电平时，则其支路中二极管导通，使输出端 F为低电平。只有 A、 B全为高电平时，输出端 F才为高电平。

第 2 章门电路

当 A 、 B、 F为高电平时用逻辑 1 表示，低电平时则用逻辑0

表示。真值表为：

其逻辑表达式为。ABF

第 2 章门电路

2. 二极管或门或门：实现或运算的电路。电路及其逻辑符号如图所示。输入 A、 B当中只要有一个为高电平时，则其支路中二级管导通，使输出端 F为高电

平。只有 A、 B全为低电平时，输出端 F才为低电平。

第 2 章门电路

真值表为：

逻辑表达式为： F A B

第 2 章门电路

3. 三极管非门电路非门：实现非运算的电路。电路及其逻辑符号如图所示。当输入 A为低电平时，三极管截止，输出 F为高电平，输入 A为高电平时，三极管饱和，

输出 F为低电平。逻辑表达式 F= 。 A

第 2 章门电路

2.1.2 与非门、或非门电路1. 与非门电路

第 2 章门电路

与非的真值表：

2. 或非门电路

第 2 章门电路

或非的真值表：

第 2 章门电路

2.2 TTL 集成逻辑门电路2.2.1 TTL 与非门的工作原理1. TTL 与非门的典型电路

第 2 章门电路

2. 工作原理

当输入端 A、 B、 C中，只要有一个输入信号 VIL为低电平0.3V 时，则相对的发射结导通，使 T1 管的基极电位被箝制到1V ， T2 管截止，故 T5 也截止。 T3 、 T4 管导通，输出高电平即输入端 A、 B、 C中至少有一个为低电平时，输出端 F为高电平。

当输入端 A、 B、 C全为高电平， T1 管的基极电位升高，使 T1

管的集电结、 T2 和 T5 管的发射结正向偏置而导通，致使 T3

管微导通， T4 管截止。即输入端全为高电平时，输出端为低电平。所以该门是一个与非门。

第 2 章门电路

2.2.2 TTL 与非门的电压传输特性及抗干扰能力 1. 电压传输特性电压传输特性分为四个区段：截止区、线性区、转折区和饱和区。

第 2 章门电路

2. 抗干扰能力TTL 与非门在实际应用时，输入端有时会出现干扰电压 VN

叠加在输入信号上。当干扰电压 VN 超过一定数值时就会破坏

与非门输出的逻辑状态。通常把不会破坏与非门输出逻辑状态所允许的干扰电压值叫做抗干扰能力。干扰电压亦称噪声，抗干扰能力也称噪声容限。关门电平 VOFF ：输出为标准高电平时，所允许的最大输入低电平值。通常 VOFF=0.8V 。开门电平 VON ：输出为标准低电平时，所允许的最小输入高电平值。通常 VOH=1.8V 。

第 2 章门电路

抗干扰能力分为输入低电平的抗干扰能力 VNL 和输入高电平的抗干扰能力 VNH 。低电平的抗干扰能力为：

VNL 越大，表明 TTL 与非门输入低电平时抗正向干扰的能力越

强。高电平的抗干扰能力为：

VNH 越大，表明 TTL 与非门输入高电平时抗负向干扰的能力越强。

maxNL OFF ILV V V

minNH IH OHV V V

第 2 章门电路

2.2.3 TTL 与非门的电气性能1. TTL 与非门的输入特性输入特性是描述输入电流与输入电压之间的关系曲线，如图示：

第 2 章门电路

2. TTL 与非门的输出特性输出电压与负载电流之间的关系曲线，称为输出特性。(1) 输出为低电平时的输出特性曲线：

第 2 章门电路

(2) 输出为高电平时的输出特性曲线：

第 2 章门电路

3. 带负载能力负载能力是指输出端所能驱动同类门的最大能力，称为扇出系数，以 N0 来表示。拉电流负载增加会使与非门的输出高

电平下降；灌电流负载增加会使与非门的输出低电平上升。与非门的扇出系数 N0 取决于输出低电平时所能驱动的同类门的个数。通常。

[ 例 2-1] 在图示电路中，试计算门 G1 最多可以驱动多少个同样

的门电路负载。要求 G1 输出的高、低电平满足，。

max /L ISN I I 10ON

3.2OHV V

0.2OLV V

第 2 章门电路

第 2 章门电路

解：首先计算保证时可以驱动的门电路数目 N1 。

其次，再计算保证时能驱动的负载门数目 N2 。

所以扇出系数 N=10 。

1 I LV i i

1

1616

1L

I

iN

i

0.2OLV V

3.2OHV V

2 IH LN I i

2

0.410

0.04L

IH

iN

I

第 2 章门电路

2.2.4 TTL 与非门动态特性平均传输延迟时间：输出电压由高电平变为低电平时的传输延迟时间是称为导通传输延迟时间；输出电压由低电平变为高电平时的传输延迟时间是称为截止传输延迟时间。通常把二者的平均值称作平均传输延迟时间，以表示。

pdtPHLt

PLHt

pdt2

PHL PLHpd

t tt

第 2 章门电路

2. 动态尖峰电流与非门从导通状态转换为截止状态或从截止状态转换为导通状态，在这个转换过程中，都会出现 T4 、 T5 两管瞬间同时

导通，这瞬间的电源电流比静态时的电源电流要大，但持续时间较短，故称之为尖峰电流或浪涌电流，如图示。

第 2 章门电路

2.3.1 集电极开路门（ OC 门）1. OC 门的结构及其工作原理在实验应用中，常希望把几个逻辑门的输出端直接连在一起，实现逻辑与，这种逻辑与称作“线与”。要使门电路的

输出端直接并联，可以把 TTL 与非门电路的推拉输出级改为三级管集电极开路输出，称为集电极开路 (Open Collector) 门

电路，简称 OC 门。在使用时必须外加负载电阻和电源 VCC 。

其逻辑图和逻辑符号如图。

2.3 其他类型的 TTL 门电路

第 2 章门电路

2. 集电极负载电阻的选择

minmax

CC OHL

OH IH

V VR

mI pI

第 2 章门电路

maxmin

CC OLL

OL IS

V VR

I nI

第 2 章门电路

3. OC 门的应用(1) 实现与或非逻辑关系

第 2 章门电路

(2) 实现电平转换

(3) 用作驱动器用 OC 门来驱动指示灯、继电器和脉冲变压器等。当用于驱动指示灯时，上拉电阻 RL 由指示灯来代替，指示灯的一端

与OC 门的输出相连，另一端接上电源即可。如电流过大，可

串入一个适当的限流电阻。

第 2 章门电路

2.3.2 三态输出门工作原理 1. 三态输出门工作原理三态 (Three State Logic) 门，简称 TSL 门。该门输出不仅有

高电平和低电平两种状态，还有第三个状态叫高阻状态。控制端高有效的逻辑符号三态与非门的电路结构和逻辑符号如图示。

第 2 章门电路

控制端高有效的逻辑符号三态与非门的逻辑符号如图示。

第 2 章门电路

2. 三态门的用途利用三态门向同一个总线 MN 上轮流传输信号而不至于互相干扰。工作的条件是：在任何时间里只能有一个三态门处于工作状态，其余的门处于高阻状态。电路如图示。

第 2 章门电路

利用三态非门实现数据的双向传输，如图示。

第 2 章门电路

2.4 MOS 逻辑门2.4.1 CMOS 门电路

1. CMOS 反相器利用 PMOS 管和 MNOS 管两者特性能相互补充的特点而做

成

的互补对称 MOS反相器，简称 CMOS反相器，如图示。

第 2 章门电路

2. CMOS 与非门

第 2 章门电路

3. CMOS 或非门

第 2 章门电路

4. CMOS 三态门

第 2 章门电路

5. CMOS 传输门CMOS 传输门是一种传输信号的可控开关电路，电路和逻辑

符号如图示。

第 2 章门电路

2.5 使用逻辑门的几个实际问题1. 集成逻辑门多余输入端的处理一般不让多余的输入端悬空，以防引入干扰信号，尤其对CMOS 器件输入端悬空可能因栅极感应静电电压而将管子击穿损坏。所以在带载能力允许的情况下，一般均可把多余的输入端和该电路的输入信号并接使用，以增加逻辑可靠性，如图示。

第 2 章门电路

2. TTL 门驱动 CMOS 门当 TTL 电路和 CMOS 电路相连接时，必须考虑它们之间电

流驱动能力及高、低电平的配合等接口技术问题。当 TTL 门驱动 CMOS 门时，可能出现 TTL 门输出高电平低于 CMOS 门

要求输入高电平的值，所以，常用 TTL OC 门作为接口电路，其输出端上拉电阻 R 必须接到 CMOS 门的正电源 VDD 上，

如图示。

第 2 章门电路

也可采用缓冲变换器加在 TTL 门与 CMOS 门中间，以实现电

平转换如图示。

Documents

数字电子技术 第 2 章 门电路

数字电子技术第 2 章门电路