Embed Size (px)
DESCRIPTION
§ 2 门电路 . 2. 1 概述. 1 、门电路. 2 、高低电平与正负逻辑. 高电平为 1 ，低电平为 0 称为正逻辑. 高电平为 0 ，低电平为 1 称为负逻辑. 3 、分立元件门电路和集成门电路. 二极管导通条件及导通时的特点 :. 二极管截止条件及截止时的特点 :. 2. 2 二极管和三极管的开关特性. 较大的反向漂移电流. 一般为纳秒数量级. 出现大量的反向电流的原因：. 2.2.2 三极管的开关特性. - PowerPoint PPT Presentation
Citation preview
§ 2 门电路
2. 1 概述1、门电路
3、分立元件门电路和集成门电路
2、高低电平与正负逻辑
高电平为 1，低电平为 0称为正逻辑高电平为 0，低电平为 1称为负逻辑
2. 2 二极管和三极管的开关特性
二极管导通条件及导通时的特点 :
VVF 7.0 )(7.0 硅VVD
0DI二极管截止条件及截止时的特点 :
VVF 5.0
较大的反向漂移电流 ret一般为纳秒数量
级
出现大量的反向电流的原因：
在数字电路中，三极管是作为开关使用的。 三极管截止相当于开关断开；三极管饱和相当于开关闭合；因此我们最关心三极管截止和饱和时的情况。 一、开关特性
2.2.2 三极管的开关特性
图 2.2.6 双极型三极管的特性曲线
(a) 输入特性曲线 (b) 输出特性曲线
图 2.2.8 用图解法分析图 2.2.7 电路 (a) 电路图 (b) 作图方法
截止 .饱和条件 :
截止条件 :
饱和条件 :
)5.0(0 VVVV BEBE 或
BSB II
图 2.2.9 双极型三极管的开关等效电路 (a) 截止状态 (b) 饱和导通状态
图 2.3.1 二极管与门
2.3 最简单的与、或、非门电路
图 2.3.2 二极管或门
图 2.3.3 三极管非门（反相器）
2.4 TTL 门电路 TTL （ Transistor-Transistor-Logic)
目前，我们使用的 TTL 门电路和中、小规模集成电路以 74 / 54 系列为主，包括做实验时所使用的芯片，都是这一系列产品。 74 / 54 系列又根据功耗的大小，速度的快慢等分为几个子系列，如 74SXX 、 74LSXX 、 74ALSXX 、 74HXX 和74FXX 等等。 （一）、 TTL 门电路 我们以 TTL 与非门电路为例，分析一下 TTL 电路的特点，特别是输出级的结构，因为大多数 TTL 门电路的输出级都是这种结构。
图 2.4.1 TTL 反相器的典型电路
非门内部电路工作原理
A 为 0.2v
5v
3.4V
2.1v 1v1v
0.9v1.4v
0.7v0.3v
3.6v
0.5v
2 、推拉输出电路
推拉输出电路： 推拉输出因 T4 和 T5 你通我止，你止我通而得名。它也叫图腾柱（ Totem pole ）输出，有源上拉电路（ Active
pull-up ）。 本推拉输出电路由 T4 、 T5 、 D2 及 R4 组成，它的
特点是无论输出电平是高是低，输出阻抗始终较低，负载能力强。同时，电路转换速度快。 此电路相当于反相器电路有一个阻值可变的集电极电阻 RC ，三极管饱和时变大，有利于加大饱和程度，降低输出电压；三极管截止时变小，有利于三极管退出饱和，降低高电平输出阻抗。
二、 TTL 非门的主要外部特性 1 、电压传输特性 V0 随 Vi 变化的规律 ab 段：截止区 Vi<0.6v V0=VH
bc 段：线性区 VI =0.6~1.3 V0 随 VI 增加线性下降。
cd 段：转折区 VI>1.3v 以后 V0加速下降。
de 段：饱和区 VI 增大。
2.4.4 其它 TTL门
图 2.4.20 TTL 与非门电路
图 2.4.22 TTL 或非门电路
图 2.4.23 TTL 与或非门
图 2.4.24 TTL 异或门
图 2.4.25 推拉式输出级并联的情况二、 OC 门
图 2.4.26 集电极开路与非门的电路和图形符号
图 2.4.27 OC 门输出并联的接法及逻辑图
OC 门电路可以实现线与，高电压、大电流的驱动能力很强，但失去了推拉功耗低、输出速度快的优点。
图 2.4.31 三态输出门的电路图和图形符号
（ a ）控制端高电平有效 （ b ）控制端低电平有效
三、三态门
Enable: 控制端，又称使能端
• 三态输出门 三态：电路输出端可以处于三种状态：高电平、低电平和悬空态。 推拉输出的特点是 T4 、 T5 轮流导通，如果我们使 T4 、 T5 全都截止，则输出端处于悬空态，也称高阻态。
图 2.4.32 用三态输出门接成总线结构
图 2.4.33 用三态输出门实现数据的双向传输
2.6 CMOS 门电路 2.6.1 、 CMOS 反相器工作原理 CMOS 电路的结构特点是： 一个 N 沟道管和一个 P 沟道管配 对使用，即 N 、 P 互补（ Comp-
lementary ）。 P 管作负载管， N 管作输入
管， 两管栅极接在一起。 注意： P 沟的开启电压是负值 栅极电压要低于源极。 两管导通时的电阻较小为 RON
两管截止时的电阻很大为 ROFF
N 沟道增强型和 P 沟道增强型
(1) 当输入电压 VI 为低电平时， VI=0
T1 管导通， T2 管截止，输出电压 V0 为：
VDD
(2) 当输入电压 VI 为高电平
时， VI=VDD
T1 管截止， T2 管导通，输出电压 V0 为： 0v
与 TTL 反相器相比，输出高电平更高 (= VDD) ， 稳态时，且总有一个管子是截止的，工作电流极小，功耗极
低。
图 2.6.2 CMOS 反相器的电压传输特性
图 2.6.3 CMOS 反相器的电流传输特性
图 2.6.4 不同 VDD 下 CMOS 反相器的噪声容限
图 2.6.5 CMOS 反相器输入端噪声容限与 VDD 的关系
图 2.6.6 CMOS 反相器的输入保护电路 （ a ） CC4000 系列的输入保护电路 （ b ） 74HC 系列的输入保护电路
图 2.6.7 CMOS 反相器的输入特性 （ a ）图 2.6.6 (a) 电路的输入特性 （ b ）图 2.6.6 (b) 电路的输入特性
图 2.6.8 vO= VOL 时 CMOS 反相器的工作状态
图 2.6.9 CMOS 反相器的低电平输出特性
图 2.6.10 vO= VOH 时 CMOS 反相器的工作状态
图 2.6.11 CMOS 反相器的高电平输出特性
图 2.6.12 CMOS 反相器传输延迟时间的定义
图 2.6.13 VDD 和 CL 对传输延迟时间的影响
图 2.6.14 CMOS 反相器的交流噪声容限
图 2.6.15 CMOS 反相器的瞬时导通电流
图 2.6.16 CMOS 反相器对负载电容的充、放电电流
图 2.6.17 CMOS 反相器的静态漏电流
（ a ） vI= 0 （ b ） vI=VDD
图 2.6.18 CMOS 与非门
图 2.6.19 CMOS 或非门
图 2.6.20 带缓冲级的 CMOS 与非门电路
图 2.6.21 带缓冲级的 CMOS 或非门电路
图 2.6.22 漏极开路输出的与非门 CC40107
图 2.6.23 CMOS 传输门的电路结构和逻辑符号
图 2.6.24 CMOS 传输门中两个 MOS 管的工作状态
图 2.6.25 CMOS 双向模拟开关的电路结构和符号
图 2.6.26 CMOS 模拟开关接 负载电阻的情况
图 2.6.27 CMOS 模拟开关的电阻特性
图 2.6.28 CMOS 三态门电路结构之一
图 2.6.29 CMOS 三态门电路结构之二 （ a ）用或非门控制 （ b ）用与非门控制
图 2.6.30 CMOS 三态门电路结构之三
