디지털회로설계 _ 강의안 5 7. 가산기와 감산기 회로

목적

1. 가산기 회로 설계 및 실험 2. 감산기 회로 설계 및 실험3. BCD 가산기 회로 설계 및 실험

가산기 / 감산기

1) 반가산기 (Half Adder) 를 설계하라

(1) Task: 반가산기 (Half Adder) 설계

(2) 입출력 정의 입력 : A, B 출력 : S, C

(3) 블록도

반가산기(Half Adder)

A

B

C

S

입력 출력

A피가수

B가수

S합

C자리올림수

0 0 0 0

0 1 1 0

1 0 1 0

1 1 0 1

(4) 진리표

(5) 논리식

(6) 회로도

(7) 실험

(8) 실험결과 검토

S = AB + AB = A + B

C = A·B

2) 반감산기 (Half subtracter) 를 설계하라

(1) Task: 반감산기 (Half subtracter) 설계

(2) 입출력 정의 입력 : A, B 출력 : b (borrow), D (difference)

(3) 블록도

반감산기(Half subtracter)

A

B

b

D

입력 출력

A피감수

B감수

D차

b자리빌림수

0 0 0 0

0 1 1 1

1 0 1 0

1 1 0 0

(4) 진리표

(5) 논리식

(6) 회로도

(7) 실험

(8) 실험결과 검토

S = AB + AB = A + B

C = A·B

3) 전가산기 (Full Adder) 를 설계하라

(1) Task: 전가산기 (Full Adder) 설계

(2) 입출력 정의 입력 : An, Bn, Cn-1

출력 : Sn, Cn

(3) 블록도

입력 출력An Bn Cn-1 Sn Cn

0 0 0 0 0

0 0 1 1 0

0 1 0 1 0

0 1 1 0 1

1 0 0 1 0

1 0 1 0 1

1 1 0 0 1

1 1 1 1 1

(4) 진리표

(5) 논리식

S n = A n + B n + C n-1

C n = ( A n + B n ) C n-1 + An· Bn

(6) 회로도

(7) 실험

(8) 실험결과 검토

Sn

CnCn-1

AnBn

(9) 응용 – 4 비트 직렬 가산기

(9) 응용 – 4 비트 병렬 가산기

4) 전감산기 (Full subtracter) 를 설계하라

(1) Task: 전감산기 (Full subtracter) 설계

(2) 입출력 정의 입력 : An, Bn, bn-1

출력 : bn (borrow), Dn (difference)

(3) 블록도

입력 출력An Bn Bn-1 Dn bn

0 0 0 0 0

0 0 1 1 1

0 1 0 1 1

0 1 1 0 1

1 0 0 1 0

1 0 1 0 0

1 1 0 0 0

1 1 1 1 1

(4) 진리표

(5) 논리식

(6) 회로도

(7) 실험

(8) 실험결과 검토

Bn-1

AnBn Dn

bn

(9) 응용 – 4 비트 병렬 감산기

(9) 응용 – 1 의 보수를 이용한 4 비트 병렬 감산기

(9) 응용 – 2 의 보수를 이용한 4 비트 병렬 감산기

설계 방법에서 제시한 순서에 따라서 다음을 설계하라

설계 1: 반 가산기 회로를 설계하라

설계 2: 반 감산기 회로를 설계하라

설계 3: 전 가산기 회로를 설계하라

설계 4: 전 감산기 회로를 설계하라

실험 결과 및 고찰(#7 은 실험한 입 . 출력 타이밍도 작성 )

설계 Home Work