ЦИФРОВЫЕ ЦИФРОВЫЕ УСТРОЙСТВА УСТРОЙСТВА

И МИКРОПРОЦЕССОРЫИ МИКРОПРОЦЕССОРЫ

Федеральное агентство по образованию РФВладивостокский государственный университет экономики и сервиса

Для студентов направления «Радиотехника»

Номоконова Н.Н., профессор каф. электроники

Владивосток 2008

ТЕМА 1.ТЕМА 1. СПОСОБЫ ПРЕОБРАЗОВАНИЯ СПОСОБЫ ПРЕОБРАЗОВАНИЯ

ЦИФРОВОЙ ИНФОРМАЦИИЦИФРОВОЙ ИНФОРМАЦИИ

Цифровые устройства Цифровые устройства и цифровая информацияи цифровая информация

Цифровая обработка радиосигналовЦифровая обработка радиосигналов

Все физические процессы, в том числе и радиотехнические сиг налы, Все физические процессы, в том числе и радиотехнические сиг налы, являются непрерывными (аналоговыми). Часто на практике возникает являются непрерывными (аналоговыми). Часто на практике возникает необходимость преобразования таких сигналов к виду, пригодному для необходимость преобразования таких сигналов к виду, пригодному для обработки цифровыми устройствами.обработки цифровыми устройствами.

Преимущества цифровых методов обработки радиосигналов очевидны Преимущества цифровых методов обработки радиосигналов очевидны и заключаются в обеспечении высокой точности, стабильности параметров, и заключаются в обеспечении высокой точности, стабильности параметров, недостижимых при аналоговой обработке. Цифровые схемы проектируются на недостижимых при аналоговой обработке. Цифровые схемы проектируются на основе одного или нескольких типов логических элементов, что существенно основе одного или нескольких типов логических элементов, что существенно повышает технологичность их производства. В то же время аналоговые схемы повышает технологичность их производства. В то же время аналоговые схемы содержат элементы с разными номиналами и потому требуют настройки. содержат элементы с разными номиналами и потому требуют настройки. Стабильность цифровых устройств обеспечивается тем, что логические Стабильность цифровых устройств обеспечивается тем, что логические элементы имеют два устойчивых разграниченных состояния, которые элементы имеют два устойчивых разграниченных состояния, которые сохраняются даже при воздействии внешних дестабилизирующих факторов сохраняются даже при воздействии внешних дестабилизирующих факторов (например температурных). Обработка сигналов цифровыми методами позволяет (например температурных). Обработка сигналов цифровыми методами позволяет достичь прямоугольной формы одного из основных параметров фильтров достичь прямоугольной формы одного из основных параметров фильтров амплитудно-частотной характеристики.амплитудно-частотной характеристики.

Приведение аналогового сигнала Приведение аналогового сигнала uu ( (tt) к цифровому виду ) к цифровому виду nn ( (tt))

Любой непрерывный сигнал Любой непрерывный сигнал uu((tt) может быть представлен в циф ровом ) может быть представлен в циф ровом виде путем его дискретизации по времени и квантования по уровню, как показано виде путем его дискретизации по времени и квантования по уровню, как показано на рис. 1.1. При этом естественно возникает вопрос об обратном восстановлении на рис. 1.1. При этом естественно возникает вопрос об обратном восстановлении аналогового сигнала без потери информации.аналогового сигнала без потери информации.

Принцип выбора интервалов дискретизации Т, при которых не Принцип выбора интервалов дискретизации Т, при которых не происходит потери аналоговой информации, впервые обоснован происходит потери аналоговой информации, впервые обоснован В.А. Котельниковым в 1933 г. [6]. Однако потеря информации может произойти и В.А. Котельниковым в 1933 г. [6]. Однако потеря информации может произойти и при квантовании по амплитуде уже дискретизированного сигнала, т.к. число при квантовании по амплитуде уже дискретизированного сигнала, т.к. число уровней квантования N конечно. N выбирается исходя из требуемой точности уровней квантования N конечно. N выбирается исходя из требуемой точности восстановления аналогового сигнала (например, из соотношения сигнал/шум). восстановления аналогового сигнала (например, из соотношения сигнал/шум). Таким образом, сигнал дискретизированный по времени и квантованный по Таким образом, сигнал дискретизированный по времени и квантованный по уровню называется цифровым. уровню называется цифровым.

Устройства, осуществляющие дискретизацию и квантование Устройства, осуществляющие дискретизацию и квантование непрерывного сигнала, называются аналогоцифровыми преобразователями непрерывного сигнала, называются аналогоцифровыми преобразователями (АЦП). Для обратного преобразования используются цифро-аналоговые (АЦП). Для обратного преобразования используются цифро-аналоговые преобразователи (ЦАП).преобразователи (ЦАП).

Основные логические функцииОсновные логические функции

Математический аппарат, используемый при проектировании Математический аппарат, используемый при проектировании ЦУ, основан на алгебре-логике (булевой алгебре). Основными ЦУ, основан на алгебре-логике (булевой алгебре). Основными функциями булевой алгебры являются дизъюнкция, конъюнкция и функциями булевой алгебры являются дизъюнкция, конъюнкция и инверсия. Дадим их краткие определения. Дизъюнкция – это инверсия. Дадим их краткие определения. Дизъюнкция – это логическое сложение (обозначается знаком V и читается ИЛИ). логическое сложение (обозначается знаком V и читается ИЛИ). Конъюнкция – логическое умножение (обозначается знаком Конъюнкция – логическое умножение (обозначается знаком и и читается И). Инверсия – отрицание (обозначается чертой над читается И). Инверсия – отрицание (обозначается чертой над аргументом и читается НЕ).аргументом и читается НЕ).

Данные операции выполняются по вполне определенным Данные операции выполняются по вполне определенным правилам, а именно:правилам, а именно:

Логические тождестваЛогические тождества

Одна из часто употребляемых логических функций носит название Одна из часто употребляемых логических функций носит название суммирование по модулю 2 и обозначается знаком суммирование по модулю 2 и обозначается знаком и выполняется по и выполняется по следующим правилам:следующим правилам:

0 0 0 = 0 0 = 0 0 0 1 = 1 1 = 1 1 1 0 = 1 0 = 1 1 1 1 = 0 1 = 0Замечательной особенностью алгебры-логики является ограниченное Замечательной особенностью алгебры-логики является ограниченное

число возможных функций. Поскольку каждый аргумент может принимать лишь число возможных функций. Поскольку каждый аргумент может принимать лишь одно из двух значений (0 или 1), то число возможных комбинаций одно из двух значений (0 или 1), то число возможных комбинаций nn аргументов аргументов составит:составит:

Такому числу комбинаций будет соответствовать следующее число Такому числу комбинаций будет соответствовать следующее число логических функций:логических функций:

Например, когда число аргументов Например, когда число аргументов nn= 2, получим 16 различных = 2, получим 16 различных логических функций.логических функций.

В табл. 2.3 приведены все возможные логические функции двух В табл. 2.3 приведены все возможные логические функции двух аргументов. С помощью этих функций можно построить сколь угодно сложные аргументов. С помощью этих функций можно построить сколь угодно сложные функции многих аргументов, а на их основе – цифровые устройства от функции многих аргументов, а на их основе – цифровые устройства от логических элементов до микропроцессорных систем.логических элементов до микропроцессорных систем.

nnC 2

nnC

nF222

Логические функции двух аргументов

Простейшие логические элементыПростейшие логические элементы

Выполнение основных логических функций булевой алгебры Выполнение основных логических функций булевой алгебры осу ществляется логическими элементамиосу ществляется логическими элементами. . Для отображения Для отображения функционирования элементов составляются таблицы истинности, функционирования элементов составляются таблицы истинности, которые также приведены на рис. Таблицы отражают однозначную которые также приведены на рис. Таблицы отражают однозначную связь между состояниями входов и выходов элементов связь между состояниями входов и выходов элементов соответственно.соответственно.

Функционально полный наборФункционально полный набор

Из таблицы видно, что любую функцию можно выразить Из таблицы видно, что любую функцию можно выразить через три основные функции булевой алгебры. Это, в свою очередь, через три основные функции булевой алгебры. Это, в свою очередь, позволяет реализовать многовходовые элементы на основе позволяет реализовать многовходовые элементы на основе двухвходовых.двухвходовых.

Набор функций, достаточный для построения любой сколь Набор функций, достаточный для построения любой сколь угодно угодно ccложной функции, называется функционально-полной ложной функции, называется функционально-полной системой логических функций, а соответствующий набор элементов – системой логических функций, а соответствующий набор элементов – функционально-полным набором логических элементов (ФПН). ФПН функционально-полным набором логических элементов (ФПН). ФПН являются наборы, состоящие из конъюнктора, дизъюнктора и являются наборы, состоящие из конъюнктора, дизъюнктора и инвертора. Такой набор может состоять из двух элементов или даже инвертора. Такой набор может состоять из двух элементов или даже одного. Примерами могут служить представленные на рисодного. Примерами могут служить представленные на рис. . элементы элементы Пирса и Шеффера, последний из которых является базисным Пирса и Шеффера, последний из которых является базисным элементом цифровых интегральных микросхем, выполненных на элементом цифровых интегральных микросхем, выполненных на основе транзисторно-транзисторной логики (ТТЛ).основе транзисторно-транзисторной логики (ТТЛ).

ТЕМА 2. ТЕМА 2. ЦИФРОВЫЕ УСТРОЙСТВА ЦИФРОВЫЕ УСТРОЙСТВА

КОМБИНАЦИОННОГО ТИПАКОМБИНАЦИОННОГО ТИПА

Теоретические основы синтеза цифровых устройств. Теоретические основы синтеза цифровых устройств. Основы проектирования цифровых устройств. Влияние Основы проектирования цифровых устройств. Влияние задержек в логических элементах на функционирование ЦУ. задержек в логических элементах на функционирование ЦУ. Временные диаграммы.Временные диаграммы.

Основы синтеза цифровых устройств без памятиОсновы синтеза цифровых устройств без памятиЦифровые устройства, состояние выходов которых Цифровые устройства, состояние выходов которых

зависит только от состояний их входов в данный тактовый зависит только от состояний их входов в данный тактовый момент времени, носят название комбинационных цифровых момент времени, носят название комбинационных цифровых устройств (КЦУ).устройств (КЦУ).

Схемотехника КЦУ основана на совокупности логических Схемотехника КЦУ основана на совокупности логических элементов, составляющих функционально полный набор. элементов, составляющих функционально полный набор. Типичными КЦУ являются: кодопреобразователи (шифраторы и Типичными КЦУ являются: кодопреобразователи (шифраторы и дешифраторы), цифровые компараторы, мультиплексоры.дешифраторы), цифровые компараторы, мультиплексоры.

Состязания сигналовСостязания сигналовПроектирование КЦУ проводится на основе Проектирование КЦУ проводится на основе

математического аппарата булевой алгебры, а это означает, что математического аппарата булевой алгебры, а это означает, что такой важный параметр, как время (такой важный параметр, как время (tt) не учитывается. Таким ) не учитывается. Таким образом, не учитываются физические процессы, происходящие в образом, не учитываются физические процессы, происходящие в реальных схемах. В логических элементах имеются задержки реальных схемах. В логических элементах имеются задержки распространения сигналов, что приводит к нарушению распространения сигналов, что приводит к нарушению функциональной надежности устройств во время переходных функциональной надежности устройств во время переходных процессов. Задержками обусловлены «состязания» сигналов, процессов. Задержками обусловлены «состязания» сигналов, которые вызывают неустойчивую работу цифровых устройств. которые вызывают неустойчивую работу цифровых устройств. Таким образом, возникает техническое противоречие между Таким образом, возникает техническое противоречие между математическим моделированием устройств и их реальным математическим моделированием устройств и их реальным функционированием. Состязания сигналов подразделяются на функционированием. Состязания сигналов подразделяются на статические и динамические. Состязания называются статические и динамические. Состязания называются статическими, если для двух последовательных состояний входов статическими, если для двух последовательных состояний входов состояние выхода должно остаться неизменным.состояние выхода должно остаться неизменным.

Способы борьбы с состязаниями сигналовСпособы борьбы с состязаниями сигналов

Для разрешения этого противоречия применяются следующие Для разрешения этого противоречия применяются следующие способы:способы:

1.1. Подбор задержек элементов таким образом, чтобы задержки в Подбор задержек элементов таким образом, чтобы задержки в различных ветвях распространения сигнала стали бы равнымиразличных ветвях распространения сигнала стали бы равными

Для устранения эффекта состязаний в схеме по данному методу Для устранения эффекта состязаний в схеме по данному методу необходимо уравнять задержки в ветвях распространения сигнала. Для этого в необходимо уравнять задержки в ветвях распространения сигнала. Для этого в одну ветвь вводим повторитель, имеющий такую же задержку, как и остальные одну ветвь вводим повторитель, имеющий такую же задержку, как и остальные элементы. элементы.

2. Введение дополнительной синхронизации2. Введение дополнительной синхронизацииЭтот метод базируется на том, что сигнал на выходе устройства, в Этот метод базируется на том, что сигнал на выходе устройства, в

котором возникает эффект состязаний, через определенное время принимает котором возникает эффект состязаний, через определенное время принимает правильное значение. Следовательно, если передавать информацию правильное значение. Следовательно, если передавать информацию потребителю после завершения переходных процессов, то можно избежать потребителю после завершения переходных процессов, то можно избежать неприятных последствий эффекта состязаний. Для этого в устройство вводят неприятных последствий эффекта состязаний. Для этого в устройство вводят дополнительный логический элемент, который передает сигнал с выхода дополнительный логический элемент, который передает сигнал с выхода устройства, если сигнал синхронизации С= =1 равен единице, и имеет устройства, если сигнал синхронизации С= =1 равен единице, и имеет состояние «нуль», если С=0. состояние «нуль», если С=0.

Из приведенного анализа схемы следует, что через ЗТз.ср на ее Из приведенного анализа схемы следует, что через ЗТз.ср на ее выходе сигнал принимает правильное значение (переходные процессы выходе сигнал принимает правильное значение (переходные процессы завершились). Таким образом, необходимо, чтобы сигнал синхронизации (С=1) завершились). Таким образом, необходимо, чтобы сигнал синхронизации (С=1) появлялся не ранее, чем через 3появлялся не ранее, чем через 3TTср после изменения значений сигналов на ср после изменения значений сигналов на входах.входах.

Дополнительно введенный элемент DD5 обеспечивает связь между цифровым устройством, в котором возникает эффект состязаний, и потребителем информации.

3. Введение логической избыточности3. Введение логической избыточности

При переключении сигнала нвходе X1 в данной схеме состязания не возникают, поскольку дополнительно введенный элемент DD5 не изменяет своего состояния (0), что блокирует элемент DD4. Таким образом, удалось построить схему, свободную от состязаний, путем введения избыточности (дополнительно введен элемент DD5).

Устранение состязаний сигналов в цифровых устройствах требует внесения избыточности в схему, т. е. введение дополнительных элементов, и поэтому оно может быть рекомендовано только в том случае, когда состязания приводят к нежелательным последствиям.

Кодопреобразователи и Кодопреобразователи и компараторыкомпараторы

Цифровые кодопреобразователи. Применение. Условное графическоеЦифровые кодопреобразователи. Применение. Условное графическое обозначение устройств. Схемы. Таблицы истинностиобозначение устройств. Схемы. Таблицы истинности

В этой лекции рассматриваются кодопреобразователи комбинационного типа. По определению кодопреобразователь осуществляет перевод кода входного числа в иной код на выходе. Разработка таких связующих звеньев, как кодопреобразователи обусловлена тем, что:

– взаимосвязанные ЦУ могут работать в различных кодах;– ЦУ и оконечные устройства (например индикаторы) почти всегда

работают в различных кодах;– ЦУ и входные устройства (клавиатура) также используют раз

личные коды.В соответствии с этим кодопреобразователи подразделяются на

кодопреобразователи общего вида, дешифраторы и шифраторы.Далее будут рассмотрены схемы шифраторов и дешифраторов.

Шифраторы (Шифраторы (CDCD –  – codercoder))

Шифраторы – это кодопреобразователи, осуществляющие преобра Шифраторы – это кодопреобразователи, осуществляющие преобра зование входного кода «1 из зование входного кода «1 из mm» в двоичный или двоично-десятичный код. » в двоичный или двоично-десятичный код.

Наиболее часто шифраторы применяются для кодирования сигналов от Наиболее часто шифраторы применяются для кодирования сигналов от клавиатуры в устройствах с небольшим числом кнопок. Например, с помощью клавиатуры в устройствах с небольшим числом кнопок. Например, с помощью шифратора К155ИВ1 можно передать сигналы от восьми кнопок по трем линиямшифратора К155ИВ1 можно передать сигналы от восьми кнопок по трем линиям. .

ИС К155ИВ1 является не просто кодопреобразователем сигнала «1 из ИС К155ИВ1 является не просто кодопреобразователем сигнала «1 из 8» в двоичный код, а приоритетным шифратором: при несоот ветствии входных 8» в двоичный код, а приоритетным шифратором: при несоот ветствии входных сигналов указанному коду код на выходе соответствует нажатой кнопке с сигналов указанному коду код на выходе соответствует нажатой кнопке с максимальным номером.максимальным номером.

Дешифраторы (DC от слова decoder)Дешифраторы (DC от слова decoder)

Можно сказать (и это было действительно так в первые годы развития Можно сказать (и это было действительно так в первые годы развития цифровой микросхемотехники), что дешифраторы выполняют функцию, цифровой микросхемотехники), что дешифраторы выполняют функцию, обратную шифраторам: преобразуют входной двоичный код в код «1 из обратную шифраторам: преобразуют входной двоичный код в код «1 из mm». ».

ДешифраторыДешифраторы выполняют функции, обратные функциям выполняют функции, обратные функциям шифраторов, т. е. осуществляют преобразование входного числа, шифраторов, т. е. осуществляют преобразование входного числа, представленного в натуральном двоичном коде, в код «I из представленного в натуральном двоичном коде, в код «I из тт»».. Иными словами, Иными словами, дешифратор при наличии определенной комбинации на входах обеспечивает дешифратор при наличии определенной комбинации на входах обеспечивает появление логической единицы на одном из его выходов. появление логической единицы на одном из его выходов.

В дешифраторах часто используется синхронизация, разрешающая В дешифраторах часто используется синхронизация, разрешающая выработку выходных сигналов только в присутствии разрешающего сигнала выработку выходных сигналов только в присутствии разрешающего сигнала С=1.С=1.

Цифровые компараторыЦифровые компараторы

КомпараторыКомпараторы (устройства сравнения чисел) выполняют операцию (устройства сравнения чисел) выполняют операцию определения отношения между двумя числами. Основными отношениями определения отношения между двумя числами. Основными отношениями можно считать «равно» и «больше». Другие отношения могут быть определены можно считать «равно» и «больше». Другие отношения могут быть определены через основные. Устройства сравнения на равенство строятся на основе через основные. Устройства сравнения на равенство строятся на основе поразрядных операций над одноименными разрядами сравниваемых чисел.поразрядных операций над одноименными разрядами сравниваемых чисел.

Компараторы находят широкое применение в системах цифровой Компараторы находят широкое применение в системах цифровой обработки радиотехнических сигналов.обработки радиотехнических сигналов.

Обычно оказывается удобным иметь на выходе компара тора все три Обычно оказывается удобным иметь на выходе компара тора все три возможных признака сравнения возможных признака сравнения Ул=в, Ул<.в Ул=в, Ул<.в и и Ул>в-Ул>в- В этом случае В этом случае функционирование компаратора двухразрядных двоичных чисел (операндов) функционирование компаратора двухразрядных двоичных чисел (операндов) определяется по табл. определяется по табл.

Таблица истинности компаратора

На рисНа рис. . приведена схема компаратора СП1, имеющего 11 входов. приведена схема компаратора СП1, имеющего 11 входов. Четыре пары входов принимают для анализа два четырехразрядных числа Четыре пары входов принимают для анализа два четырехразрядных числа А и А и В.В. Три входа Три входа xxA>A>BB, хA<, хA<BB, , xAxA==BB необходимы для наращивания разряд ности необходимы для наращивания разряд ности компаратора. Компаратор имеет три выхода результатов сравнения компаратора. Компаратор имеет три выхода результатов сравнения yyA<A<BB, , yyA>A>BB, , yAyA==BB. Пять последних строк отображают режим наращивания . Пять последних строк отображают режим наращивания разрядности, которое может быть последовательным или параллельным. Так, с разрядности, которое может быть последовательным или параллельным. Так, с помощью двух компараторов СП1 можно сравнивать два восьмиразрядных помощью двух компараторов СП1 можно сравнивать два восьмиразрядных числа. числа.

Для реализации более сложных алгоритмов сравнения используют специализированные компараторы в интегральном исполнении.

Мультиплексоры (Мультиплексоры (MUXMUX от слова от слова multiplexormultiplexor))

МультиплексоромМультиплексором называется КЦА, осуществляющий передачу называется КЦА, осуществляющий передачу логического сигнала с одного из информационных входов на выход в логического сигнала с одного из информационных входов на выход в зависимости от комбинации сигналов на управляющих входах. Мультиплексоры зависимости от комбинации сигналов на управляющих входах. Мультиплексоры используются как многопозиционные переключатели для выборки цифровых используются как многопозиционные переключатели для выборки цифровых каналов или как логические схемы, реализующие любые функции трех каналов или как логические схемы, реализующие любые функции трех (четырехвходовой мультиплексор), четырех (восьмивходовой мультиплексор) и (четырехвходовой мультиплексор), четырех (восьмивходовой мультиплексор) и более переменных.более переменных.

Функционирование четырехвходового мультиплексора можно Функционирование четырехвходового мультиплексора можно представить таблицей истинности, в которой информационные входы представить таблицей истинности, в которой информационные входы обозначены буквами обозначены буквами ZZ,, а управляющие – а управляющие – aa. .

Данное устройство может быть построено, например, на Данное устройство может быть построено, например, на элементах Шеффера. С целью расширения функциональных возможностей элементах Шеффера. С целью расширения функциональных возможностей в мультиплексор вводится дополнительный управляющий вход в мультиплексор вводится дополнительный управляющий вход синхронизации.синхронизации.

ТЕМА 3.ТЕМА 3. ЦИФРОВЫЕ УСТРОЙСТВА ЦИФРОВЫЕ УСТРОЙСТВА

ПОСЛЕДОВАТЕЛЬНОСТНОГО ПОСЛЕДОВАТЕЛЬНОСТНОГО ТИПАТИПА

Триггеры Триггеры ..КлассификацияКлассификация В ЦУ последовательностного типа значения выходных сигналов в В ЦУ последовательностного типа значения выходных сигналов в

данный момент времени определяются значениями входных сигналов в этот же данный момент времени определяются значениями входных сигналов в этот же и в предшествующие моменты времени. Предыстория значений входных и в предшествующие моменты времени. Предыстория значений входных сигналов фиксируется во внутренних элементах памяти ЦУ.сигналов фиксируется во внутренних элементах памяти ЦУ.

Триггерами принято называть цифровые последовательностные устройства, Триггерами принято называть цифровые последовательностные устройства, которые могут находиться в одном из двух устойчивых состояний и переходить из одного которые могут находиться в одном из двух устойчивых состояний и переходить из одного состояния в другое под воздействием входных сигналов. Состояние триггера определяется состояния в другое под воздействием входных сигналов. Состояние триггера определяется сигналом на выходе сигналом на выходе QQ. Часто триггеры имеют дополнительный инверсный выход . Часто триггеры имеют дополнительный инверсный выход QQ. Входы . Входы триггеров подразделяются на информационные и управляющие.триггеров подразделяются на информационные и управляющие.

Триггеры отличаются друг от друга выполняемыми функциями, схемой Триггеры отличаются друг от друга выполняемыми функциями, схемой построения, способом управления и т.д. Эти признаки явля ются основой для их построения, способом управления и т.д. Эти признаки явля ются основой для их классификации.классификации.

Классификация триггеров по виду выполняемой логической функции является Классификация триггеров по виду выполняемой логической функции является наиболее важной, поскольку она позволяет определить пригодность данного триггера для наиболее важной, поскольку она позволяет определить пригодность данного триггера для выполнения тех или иных операций.выполнения тех или иных операций.

Несмотря на потенциальное многообразие видов триггеров, на практике Несмотря на потенциальное многообразие видов триггеров, на практике применяются четыре основных типа:применяются четыре основных типа:

– – RSRS-триггер – триггер с раздельной установкой состояний;-триггер – триггер с раздельной установкой состояний;– – информационный информационный DD-триггер;-триггер;– – счетный Т-триггер;счетный Т-триггер;– – универсальный JK-триггер.универсальный JK-триггер.

По способу записи информации триггеры можно разделить на По способу записи информации триггеры можно разделить на синхронные, асинхронные и универсальные. Состояние выходов синхронных синхронные, асинхронные и универсальные. Состояние выходов синхронных триггеров изменяется лишь в момент прихода разрешающего сигнала на триггеров изменяется лишь в момент прихода разрешающего сигнала на вспомогательный вход синхронизации (или тактирующий вход), при вспомогательный вход синхронизации (или тактирующий вход), при необходимом сочетании сигналов на информационных входах. Асинхронные необходимом сочетании сигналов на информационных входах. Асинхронные триггеры не имеют тактирующего входа, и их состояние меняется в триггеры не имеют тактирующего входа, и их состояние меняется в момент изменения информационных входных сигналов. В универсальных момент изменения информационных входных сигналов. В универсальных триггерах имеются как асинхронные, так и тактирующие входы. триггерах имеются как асинхронные, так и тактирующие входы.

Кроме того, триггеры можно разделить на устройства с Кроме того, триггеры можно разделить на устройства с потенциальным и динамическим управлением. В триггере с потенциальным потенциальным и динамическим управлением. В триггере с потенциальным управлением активным (управляющим, единичным) сигналом считается управлением активным (управляющим, единичным) сигналом считается постоянный входной сигнал. В триггере с динамическим управлением активным постоянный входной сигнал. В триггере с динамическим управлением активным считается не уровень, а перепад управляющего сигнала. Существуют триггеры считается не уровень, а перепад управляющего сигнала. Существуют триггеры управляемые как положительным, так и отрицательным перепадом входного управляемые как положительным, так и отрицательным перепадом входного сигналасигнала..

Подбор типа триггера для использования в качестве функцио Подбор типа триггера для использования в качестве функцио нального элемента схемы не обходится без определения его парамет нального элемента схемы не обходится без определения его парамет ров. Основные параметры триггеров в интегральном исполнении ров. Основные параметры триггеров в интегральном исполнении приводятся в справочниках и как паспортные данные. К ним приводятся в справочниках и как паспортные данные. К ним относятся:относятся:

– – нагрузочная способность (нагрузочная способность (NN) определяется числом ) определяется числом элементов, которые можно подключить к выходу триггера без ущерба элементов, которые можно подключить к выходу триггера без ущерба функционированию; функционированию;

– – задержка переключения триггера Тз.тр (временной задержка переключения триггера Тз.тр (временной интервал между моментами поступления сигнала на вход и реакцией интервал между моментами поступления сигнала на вход и реакцией на выходе на этот сигнал);на выходе на этот сигнал);

– – разрешающее время триггера Т тр (минимальный интервал разрешающее время триггера Т тр (минимальный интервал вре мени между входными сигналами, при котором не нарушается вре мени между входными сигналами, при котором не нарушается нормальное функционирование триггера);нормальное функционирование триггера);

– – максимальная частота переключения триггера максимальная частота переключения триггера FmaxFmax = = 1/T1/Tmaxmax

Основные параметры триггеровОсновные параметры триггеров

Взаимозаменяемость триггеровНа практике часто встречаются ситуации, когда необходим триггер

одного типа, а в наличии имеются другие, тогда, изменяя варианты подключения выходов триггера к его входам, можно получить желаемый результат. Например, если D-триггер имеет синхронизирующий вход с динамическим управлением и инверсный выход, на его основе можно реализовать Т-триггер. На базе универсального JK-триггера можно построить триггер любого типа.

Схемы триггеровСхемы триггеров.. Триггер с установочными Триггер с установочными входами – входами – RSRS-триггер -триггер

((SETSET – устанавливать,  – устанавливать, RESETRESET –  – восстанавливать)восстанавливать)

ТриггеромТриггером RSRS типа называют триггер, имеющий два типа называют триггер, имеющий два информационных входа информационных входа RR и и SS. При S=1, . При S=1, RR=0=0 на выходе на выходе триггера появляется «1» (триггера появляется «1» (QQ=1), при =1), при SS=0, =0, RR=1 состояние «0» =1 состояние «0» ((QQ=0), а при =0), а при SS=0, =0, RR=0=0 сохраняется предыдущее состояние. сохраняется предыдущее состояние. Данный тип триггеров может быть как синхронным, так и Данный тип триггеров может быть как синхронным, так и асинхронным. Управление записью информации асинхронным. Управление записью информации осуществляется как статическим способом, так и динамическим. осуществляется как статическим способом, так и динамическим. Самым простым является асинхронный Самым простым является асинхронный RSRS-триггер, который -триггер, который является элементарной ячейкой для построения других типов является элементарной ячейкой для построения других типов триггеров и называется конъюнктивной бистабильной ячейкой триггеров и называется конъюнктивной бистабильной ячейкой (КБЯ).(КБЯ).

Асинхронный Асинхронный RSRS-триггер -триггер со статическим способом управления со статическим способом управления

записьюзаписьюФункционирование асинхронного Функционирование асинхронного RSRS-триггера-триггера

У асинхронного триггера нет входа синхронизации. Выше приведена таблица функционирования триггера, в которой Rn, Sn  – это сигналы на входах в данный тактовый момент времени, состояние на выходе в это же время – Qn, а Qn+1 – состояние, в которое он переключится под воздействием сигналов на информационных входах.

При Sn=1 и Rn=0 триггер переходит в состояние «1», либо изменяя свое предыдущее состояние из «1» в «0», либо сохраняя его, если до этого он находился в состоянии «1» (Qn=1). Следует вывод, что вход S – вход установки триггера в «1».

Вход R – вход, установки триггера в «0», т.к. при подаче сигналов Rn=1, Sn=0 триггер в любом случае принимает состояние «0». При комбинации сигналов на информационных входах триггера Rn=Sn=1 его функционирование не определено и поэтому такая ситуация на входах запрещена. Хранение предыдущего состояния осуществляется, когда выполняется равенство Rn и Sn =0.

Асинхронный RS–триггер может быть реализован на элементах Пирса Асинхронный RS–триггер может быть реализован на элементах Пирса (КМОП технология) или Шеффера (ТТЛ технология).(КМОП технология) или Шеффера (ТТЛ технология).

Асинхронный RS-триггер на элементах Пирса состоит из двух Асинхронный RS-триггер на элементах Пирса состоит из двух логических элементов логических элементов DDDD11 и и DDDD22. Именно такой триггер носит название КБЯ.. Именно такой триггер носит название КБЯ.

Параметры асинхронного RS-триггера

Наиважнейшим параметром любой цифровой схемы является быстродействие. Для его определения проведем анализ функционирования RS-триггера КМОП технологии, используя временные диаграммы. Знаком ~ – «тильда» обозначена задержка появления сигналов на выходе триггера.

Пример. Пусть до момента t1 на входах действуют сигналы, равные нулю (R=S=0). Тогда состояние триггера определяется предыдущими сигналами на его входах. Допустим предыдущее состояние равно 1, тогда на выходе Q состояние «0». Пусть через некоторое время на вход R поступил сигнал «1», а на входе S по-прежнему действует «0». В триг гере начнутся переходные процессы, и через Тз.ср (среднее время задержки логических элементов DD1 и DD2) на выходе Q появится сигнал «0». Поступив на вход элемента DD2, этот сигнал вызовет его переключение. Еще через Tз.ср на его выходе появится сигнал «1». На этом процесс переключения триггера завершится.

Аналогично происходит переключение триггера в «1», когда в момент времени t2, на его информационные входы поданы сигналы R=0, S=1. В момент t3 на входы триггера подана запрещенная комбинация (R=S=1). В этом случае оба логических элемента DD1 и DD2 перейдут либо в состояние «0», либо «1». Появилась неопределенность в работе триггера, поэтому такое сочетание сигналов на информационных входах данного триггера запрещена.

Проведенный анализ позволяет установить параметры Проведенный анализ позволяет установить параметры быстродействия асинхронного быстродействия асинхронного RSRS-триггера на элементах Пирса-триггера на элементах Пирса

Анализ схемы Анализ схемы RRS-триггера на двух элементах Шеффера студенты S-триггера на двух элементах Шеффера студенты проводят самостоятельно. Следует обратить внимание на то, что входы такого проводят самостоятельно. Следует обратить внимание на то, что входы такого триггера являются инвертированными.триггера являются инвертированными.

Здесь лишь приведем его схему, таблицу функционирования и Здесь лишь приведем его схему, таблицу функционирования и параметры быстродействия.параметры быстродействия.

..... 2,2 срзтрсрзтрз ТТТT

Запрещенной в этом случае является комбинация сигналов на входах Запрещенной в этом случае является комбинация сигналов на входах RR==SS=0 и установка в соответствующее состояние произво дится не сигналом «I», =0 и установка в соответствующее состояние произво дится не сигналом «I», как это было в RS-триггере на элементах Пирса, а сигна лом «0». Такой триггер как это было в RS-триггере на элементах Пирса, а сигна лом «0». Такой триггер носит название конъюнктивной бистабильной ячейки (КБЯ) и является, как и носит название конъюнктивной бистабильной ячейки (КБЯ) и является, как и RSRS--триггер, на элементах Пирса основой для построения сложных устройств.триггер, на элементах Пирса основой для построения сложных устройств.

Функционирование Функционирование RSRS-триггера с инвертированным входами-триггера с инвертированным входами

Параметры быстродействия такие, как у асинхронного Параметры быстродействия такие, как у асинхронного RSRS триггера на триггера на элементах Пирса.элементах Пирса.

..... 2,2 срзтрсрзтрз ТТТT

Синхронный Синхронный RSRS-триггер-триггер

Синхронный Синхронный RSRS-триггер отличается от асинхронного тем, что -триггер отличается от асинхронного тем, что информация в него записываются только тогда, когда есть разрешающий сигнал информация в него записываются только тогда, когда есть разрешающий сигнал на тактовом входе на тактовом входе С. С. На практике в качестве разрешающего может быть сигнал На практике в качестве разрешающего может быть сигнал «0», «1» или перепады (положительный 0«0», «1» или перепады (положительный 01 или отрицательный 11 или отрицательный 10). При 0). При запрещающем сигнале на информационном входе триггер осуществляет запрещающем сигнале на информационном входе триггер осуществляет хранение информации.хранение информации.

Функциональная схема синхронного RS-триггера

Для синхронного RS-триггера запрещенной является ком бинация сигналов R=S=1, если на тактирующем входе присутствует разрешающий сигнал.

Договоримся обозначать разрешающий сигнал на тактовом входе «0» только в том случае, когда он действительно является таковым согласно паспортным данным. Все остальные варианты будем обозначать в таблицах «1».

Анализ работы синхронного Анализ работы синхронного RSRS-триггера на элементах Шеффера, для -триггера на элементах Шеффера, для чего поочередно подадим на входы сигналы в такой последовательности как чего поочередно подадим на входы сигналы в такой последовательности как указано на рис. При указано на рис. При СС=0 никакие сигналы на информационных входах не =0 никакие сигналы на информационных входах не изменяют состояние триггера.изменяют состояние триггера.

Если Если СС=1 является разрешающим, то триггер начнет переключаться =1 является разрешающим, то триггер начнет переключаться согласно комбинации сигналов на его информационных входах согласно комбинации сигналов на его информационных входах RR и и SS Заметим, Заметим, что при что при СС=1 элементы Шеффера =1 элементы Шеффера DDDD11 и и DDDD2 2 вырождаются в инверторы сигналов вырождаются в инверторы сигналов SS и и RR, а весь триггер – в асинхронный , а весь триггер – в асинхронный RSRS-триггер. Из проведенного анализа -триггер. Из проведенного анализа следует, что длительность переходных процессов в триггере составляет 3 Тз ср, следует, что длительность переходных процессов в триггере составляет 3 Тз ср, а задержка переключения и разрешающее время триггераа задержка переключения и разрешающее время триггера

.... 3,3 ñðçòðñðçòðç ÒÒÒÒ

Триггер задержки – D (от английского слова Триггер задержки – D (от английского слова delaydelay))

Триггером задержки называется Триггером задержки называется триггер, состояние которого в триггер, состояние которого в последующий тактовый момент равно последующий тактовый момент равно сигналу, действующему в настоящий сигналу, действующему в настоящий момент на информационном входе момент на информационном входе DD..

Асинхронный Асинхронный DD-триггер-триггерИз таблицы функционирования видно, что функцию такого Из таблицы функционирования видно, что функцию такого

триггера выполняет повторитель и информацию не хранит, поэтому в триггера выполняет повторитель и информацию не хранит, поэтому в цифровой технике практически не используется.цифровой технике практически не используется.

Функционирование асинхронного Функционирование асинхронного DD-триггера-триггера

Синхронный D-триггерСинхронный D-триггерДанный триггер широко используется при построении Данный триггер широко используется при построении

различных цифровых устройств, например ячеек памяти. Ниже различных цифровых устройств, например ячеек памяти. Ниже приведены таблица функционирования и характеристическая приведены таблица функционирования и характеристическая таблица.таблица.

Функционирование синхронного Функционирование синхронного DD-триггера-триггера

Характеристическая таблица Характеристическая таблица DD-триггера-триггера

Характеристическое уравнение синхронного D-Характеристическое уравнение синхронного D-триггера.триггера.

D-триггер с динамическим способом D-триггер с динамическим способом управленияуправления

Пусть разрешающим сигналом по тактовому входу будет «1». При Пусть разрешающим сигналом по тактовому входу будет «1». При С С = = 1 D-триггер со статическим способом управления переходит в режим 1 D-триггер со статическим способом управления переходит в режим асинхронной работы, поэтому чаще используют асинхронной работы, поэтому чаще используют DD-триггеры с динамическим -триггеры с динамическим способом управления.способом управления.

Рассмотрим работу триггера с использованием временных диаграммРассмотрим работу триггера с использованием временных диаграмм..Пусть на входах присутствуют сигналы «1» (Пусть на входах присутствуют сигналы «1» (RR==SS=1). До момента =1). До момента tt22

СС=0 и триггер находится в режиме хранения информации. Сигналы =0 и триггер находится в режиме хранения информации. Сигналы х2 х2 и и х3,х3, влияющие на работу выходной КБЯ, при изменении сигнала на влияющие на работу выходной КБЯ, при изменении сигнала на информационном входе информационном входе DD в момент времени в момент времени tt==tt1 не изменяют своего значения 1 не изменяют своего значения и остаются равными «1». и остаются равными «1».

По диаграммам определяем параметры По диаграммам определяем параметры DD-триггера. Задержка -триггера. Задержка переключения триггера равна: Тз.тр=ЗТз.ср. Для на хождения разрешающего переключения триггера равна: Тз.тр=ЗТз.ср. Для на хождения разрешающего времени триггера (Ттр) необходимо организовать режим повторяющегося времени триггера (Ттр) необходимо организовать режим повторяющегося переключения триггера. Видно, что период поступления сигналов на вход переключения триггера. Видно, что период поступления сигналов на вход синхронизации складывается из двух частей: То (когда на тактовом входе синхронизации складывается из двух частей: То (когда на тактовом входе низкий потенциал) и низкий потенциал) и TT1 (когда – высокий). Для нахождения Ттр необходимо 1 (когда – высокий). Для нахождения Ттр необходимо найти минимально возможные длительности Т0 и найти минимально возможные длительности Т0 и TT1 и тогда 1 и тогда

min1min0 TТТтр

Минимальные длительности Минимальные длительности TT00minmin и и TT11minmin определяются пере ходными определяются пере ходными процессами. При разрешающем сигнале на входе процессами. При разрешающем сигнале на входе СС=1 в триггере происходит =1 в триггере происходит процесс переключения, который занимает интервал времени не более чем 3 Тз.ср. процесс переключения, который занимает интервал времени не более чем 3 Тз.ср. Отсюда Отсюда

трзсрз ТTT ..min1 3

При При СС=0 в триггере происходит процесс изменения состояний в управляющих =0 в триггере происходит процесс изменения состояний в управляющих КБЯ, который может длиться максимально ЗТз.тр.КБЯ, который может длиться максимально ЗТз.тр. min1.min0 3 ТТТ срз

Разрешающее время триггера:Разрешающее время триггера:..

..min1min0 2

1,26

трзтрсрзсрзтр ТFТТТТТ

Счетный триггер и Счетный триггер и JKJK-триггер-триггер..Счетный триггер Счетный триггер

(от английского слова (от английского слова toppletopple –  – кувыркаться)кувыркаться)

Счетным триггеромСчетным триггером называется триггер, имеющий один называется триггер, имеющий один информационный вход информационный вход Т,Т, при подаче сигнала на который триггер при подаче сигнала на который триггер меняет свое состояние на противоположное. Счетный триггер находит меняет свое состояние на противоположное. Счетный триггер находит широкое применение в микропроцессорной технике (например счетчик широкое применение в микропроцессорной технике (например счетчик команд в микропроцессоре).команд в микропроцессоре).

Асинхронный Т-триггерАсинхронный Т-триггерНа практике в основном используются двухступенчатые триггеры, На практике в основном используются двухступенчатые триггеры,

построенные по схеме основной – вспомогательный.построенные по схеме основной – вспомогательный.

Первый триггер называется основным, второй – вспомогательным. Первый триггер называется основным, второй – вспомогательным. Выходы вспомогательного триггера являются выходами всего Т-триггера. Выходы вспомогательного триггера являются выходами всего Т-триггера. Проанализируем работу триггера по временной диаграмме. При Проанализируем работу триггера по временной диаграмме. При tt<.<.tt11 ( (ТТ = 0) в = 0) в триггере выполняются два условия:триггере выполняются два условия:

1) разрешена перезапись информации из основного триггер1) разрешена перезапись информации из основного триггерaa вo вo вспомогательный, так как сигнал на тактовом входе вспомогательного триггера вспомогательный, так как сигнал на тактовом входе вспомогательного триггера ((СвСв) равен единице: ) равен единице: Св=Т=Св=Т=ll, при этом на входах , при этом на входах RRвв и и SSвв действуют сигналы с действуют сигналы с выходов основного триггера выходов основного триггера РР и и РР;;

2) запрещена запись информации в основной триггер, т.к. 2) запрещена запись информации в основной триггер, т.к. TT = = СоСо = 0. = 0.В следующий момент времени В следующий момент времени ((tt>>tt1)1) на входе на входе ТТ действует сигнал «1», действует сигнал «1»,

и выполняются два других условия:и выполняются два других условия:1) осуществляется запись новой информации в основной триггер, 1) осуществляется запись новой информации в основной триггер,

поскольку поскольку СоСо==ТТ=1. В основной триггер при Т=1 запишется информация, =1. В основной триггер при Т=1 запишется информация, инверсная по отношению к выходному сигналу. Через время, равное времени инверсная по отношению к выходному сигналу. Через время, равное времени задержки переключения основного триггера, новый сигнал появится на его задержки переключения основного триггера, новый сигнал появится на его выходах;выходах;

2) перезапись информации из основного триггера во вспомогательный 2) перезапись информации из основного триггера во вспомогательный запрещена, так как запрещена, так как Св=Т=0.Св=Т=0.

Таким образом, переключение триггера происходит в два этапа – Таким образом, переключение триггера происходит в два этапа – сначала (при сначала (при ТТ = 1) происходит запись в основной триггер, а затем (при = 1) происходит запись в основной триггер, а затем (при ТТ = 0)  = 0) новая информация переписывается во вспомогательный триггер и появляется новая информация переписывается во вспомогательный триггер и появляется на выходе устройства. Сигналом, вызывающим переключение триггера, на выходе устройства. Сигналом, вызывающим переключение триггера, является составной сигнал (высокое напряжение на первом этапе и низкое на является составной сигнал (высокое напряжение на первом этапе и низкое на втором), т.е. это триггер с динамическим способом управления по отрица втором), т.е. это триггер с динамическим способом управления по отрица тельному перепаду.тельному перепаду.

Определим параметры быстродействия триггера. Под задержкой Определим параметры быстродействия триггера. Под задержкой переключения данного двухступенчатого триггера понимается интервал переключения данного двухступенчатого триггера понимается интервал времени между моментом подачи отрицательного перепада на вход и моментом времени между моментом подачи отрицательного перепада на вход и моментом появления сигнала на выходе. Для двухступенчатого триггера задержка появления сигнала на выходе. Для двухступенчатого триггера задержка переключения вызвана длительностью перезаписи информации из основного переключения вызвана длительностью перезаписи информации из основного триггера во вспомогательный:триггера во вспомогательный: .. звтрз ТТ

Разрешающее время определится из выражения:Разрешающее время определится из выражения:

0min1min0 ззвтр ТТТТТ Из временных диаграмм видно, что Т-триггер умножает период Твх Из временных диаграмм видно, что Т-триггер умножает период Твх

или делит частоту или делит частоту FFвх следования входных сигналов на два:вх следования входных сигналов на два:

.1

2

1

2

1;2

вх

вх

выхвыхвхвых Т

F

ТFТТ

При При СС==ТТ=1 происходит запись инвертированного сигнала с выхода =1 происходит запись инвертированного сигнала с выхода QQ в основной триггер (один из сигналов в основной триггер (один из сигналов RRоо или или SoSo становится равным нулю) становится равным нулю) и запрещается перезапись информации из основного во вспомогательный и запрещается перезапись информации из основного во вспомогательный триггер, так как сигнал «0» с выхода триггер, так как сигнал «0» с выхода RRоо или или SoSo,,,, поступая на элементы поступая на элементы DD5 DD5 и и DD6,DD6, вызывает их переключение в состояние «I» независимо от сигнала вызывает их переключение в состояние «I» независимо от сигнала РР. . Сигналы Сигналы RRвв = = SSвв = 1 не изменяют состояния триггера с инвертированными = 1 не изменяют состояния триггера с инвертированными входами (он реализует режим хранения информации).входами (он реализует режим хранения информации).

Из временных диаграмм можно определить параметры Из временных диаграмм можно определить параметры быстродействия триггерабыстродействия триггера

сргсрззвзстрсргзвтрз ТТТТТТТТ .... 43,4

Как видно из схемы, данный триггер является универсальным, т. е. при Как видно из схемы, данный триггер является универсальным, т. е. при СС=1 триггер превращается в асинхронный двухступенчатый Т-триггер. На рис. =1 триггер превращается в асинхронный двухступенчатый Т-триггер. На рис. отображена работа триггера в синхронном и асинхронном режимах. отображена работа триггера в синхронном и асинхронном режимах.

Отметим, что при работе в синхронном режиме сигналом на Отметим, что при работе в синхронном режиме сигналом на информационном входе триггер управляется статически, т.е. наличие информационном входе триггер управляется статически, т.е. наличие высокого напряжения на входе Т воспринимается триггером как единица в высокого напряжения на входе Т воспринимается триггером как единица в течение всего времени его действия, а по входу течение всего времени его действия, а по входу СС разрешающим сигналом разрешающим сигналом будет составной сигнал с отрицательным перепадом, т. е. управление по будет составной сигнал с отрицательным перепадом, т. е. управление по тактовому входу динамическое. При работе в асинхронном режиме (С=1) тактовому входу динамическое. При работе в асинхронном режиме (С=1) триггер воспринимает сигнал на информационном входе не в течение всего триггер воспринимает сигнал на информационном входе не в течение всего времени, а только при совершении им перехода 1времени, а только при совершении им перехода 10.0.

JK-триггер (jark – внезапное включение JK-триггер (jark – внезапное включение и kill – внезапное отключение)и kill – внезапное отключение)

Триггером Триггером JKJK типа называется триггер с двумя типа называется триггер с двумя информа ционными входами J и информа ционными входами J и К.,К., который при J = K =1 который при J = K =1 осуществляет инверсию предыдущего состояния, а в осуществляет инверсию предыдущего состояния, а в остальных вариантах функционирует как остальных вариантах функционирует как RSRS-триггер, причем -триггер, причем входу J соответствует вход входу J соответствует вход SS,, входу входу К – К – вход вход RR..

Асинхронный JK-триггерАсинхронный JK-триггер

Функционирование асинхронного Функционирование асинхронного JKJK-триггера-триггера

Характеристическая таблица Характеристическая таблица JKJK-триггера-триггера

JK-триггер осуществляет при одной из комбинаций JK-триггер осуществляет при одной из комбинаций входных аргументов инверсию своего предыдущего состояния и входных аргументов инверсию своего предыдущего состояния и поэтому его реализация со статическим способом управления поэтому его реализация со статическим способом управления практически не используется.практически не используется.

Данный триггер управляется отрицательным перепадом Данный триггер управляется отрицательным перепадом (1(10). Так, например, чтобы установить триггер в состояние 0). Так, например, чтобы установить триггер в состояние «1», необходимо на вход «1», необходимо на вход JJ подать единицу ( подать единицу (KK=0) (при этом =0) (при этом происходит запись в основной триггер) и затем – сигнал «0» происходит запись в основной триггер) и затем – сигнал «0» (сигнал «1» переписывается из основного триггера во вспо (сигнал «1» переписывается из основного триггера во вспо могательный). Таким образом, под сигналом «1» на входах могательный). Таким образом, под сигналом «1» на входах JJ и и KK двухступенчатого триггера необходимо понимать сигнал вида двухступенчатого триггера необходимо понимать сигнал вида 110, что означает отрицательный перепад напряжения.0, что означает отрицательный перепад напряжения.

Параметры быстродействия асинхронного Параметры быстродействия асинхронного двухступенчато го триггера совпадают с соответствующими двухступенчато го триггера совпадают с соответствующими параметрами параметрами Т-Т-триггера.триггера.

СчетчикиСчетчики.. Определение, основные характеристики Определение, основные характеристики

и классификация счетчикови классификация счетчиков

СчетчикомСчетчиком называется цифровой автомат называется цифровой автомат последовательностного типа, осуществляющий счет и хранение последовательностного типа, осуществляющий счет и хранение числа подсчитанных сигналов. Счетчики находят весьма широкое числа подсчитанных сигналов. Счетчики находят весьма широкое применение в радиотехнических системах и микропроцессорной применение в радиотехнических системах и микропроцессорной технике для построения устройств синхронизации, осреднения, технике для построения устройств синхронизации, осреднения, накопления и т. д. Кроме этого, счетчики используются в качестве накопления и т. д. Кроме этого, счетчики используются в качестве делителей частоты следования импульсных последовательностей.делителей частоты следования импульсных последовательностей.

Одним из основных параметров счетчика является модуль счета Одним из основных параметров счетчика является модуль счета ((MMсчсч)). . Модуль счета Модуль счета Мсч – Мсч – это число, характеризующее количество различных это число, характеризующее количество различных состояний счетчика. После поступления Мсостояний счетчика. После поступления Мсчсч счетных сигналов счетчик счетных сигналов счетчик возвращается в исходное состояние.возвращается в исходное состояние.

Параметры счетчиковПараметры счетчиков

счсч TF

1

Быстродействие счетчиковБыстродействие счетчиков характеризуется двумя пара характеризуется двумя пара метрами: метрами: ТсчТсч – разрешающее время счетчика и  – разрешающее время счетчика и ТустТуст – время  – время установления кода счетчика. установления кода счетчика.

Разрешающее время счетчикаРазрешающее время счетчика Тсч Тсч – это минимальный период  – это минимальный период поступления счетных сигна лов, при котором не происходит ошибок в счете. поступления счетных сигна лов, при котором не происходит ошибок в счете. Разрешающее время определяет максимальную рабочую частоту Разрешающее время определяет максимальную рабочую частоту счетчика.счетчика.

Время установления кода счетчикаВремя установления кода счетчика ТустТуст – это интервал  – это интервал времени между поступлением счетного сигнала на вход счетчика и времени между поступлением счетного сигнала на вход счетчика и установлением соответствующей кодовой комбинации на выходах установлением соответствующей кодовой комбинации на выходах счетчика. Поскольку при работе счетчика этот интервал зависит от счетчика. Поскольку при работе счетчика этот интервал зависит от конкретной кодовой комбинации (от того, какие триггеры переключаются), конкретной кодовой комбинации (от того, какие триггеры переключаются), за за ТустТуст принимается максимальный интервал времени, который имеет принимается максимальный интервал времени, который имеет место при работе счетчика на всех возможных кодовых комбинациях. место при работе счетчика на всех возможных кодовых комбинациях.

Классификация счетчиковКлассификация счетчиков

По схемным решениям счетчики отличаются назначением, типом и По схемным решениям счетчики отличаются назначением, типом и количеством используемых триггеров, организацией связей между ними, количеством используемых триггеров, организацией связей между ними, порядком смены состоя ний и другими особенностями структуры и режимов порядком смены состоя ний и другими особенностями структуры и режимов работы. В соответствии с этими признаками производится классификация работы. В соответствии с этими признаками производится классификация счетчиков.счетчиков.

Классификация счетчиков по модулю счетаКлассификация счетчиков по модулю счета.. Критерием, по Критерием, по которому различаются счетчики, является модуль счета. Счетчик двоичный которому различаются счетчики, является модуль счета. Счетчик двоичный (Ксч=2(Ксч=2mm)) считает все возможные числа, которые могут быть представлены считает все возможные числа, которые могут быть представлены mm--разрядным двоичным кодом. Недвоичные счетчики разрядным двоичным кодом. Недвоичные счетчики (Ксч(Ксч22mm).). Отдельную группу Отдельную группу недвоичных счетчиков составляют двоично-десятичные счетчики (недвоичных счетчиков составляют двоично-десятичные счетчики (KсчKсч=10=10mm).).

В суммирующих счетчикахВ суммирующих счетчиках число на выходе увеличивается при число на выходе увеличивается при поступлении счетных сигналов, т. е. осуществляется суммирование счетных поступлении счетных сигналов, т. е. осуществляется суммирование счетных сигналов. сигналов. В вычитающих счетчикахВ вычитающих счетчиках число на выходе уменьшается после число на выходе уменьшается после каждого поступающего счетного сигнала каждого поступающего счетного сигнала Реверсивные счетчикиРеверсивные счетчики являются являются устройствами, сочетающими в себе свойства двух описанных типов устройствами, сочетающими в себе свойства двух описанных типов счетчиков.счетчиков.

Классификация счетчиков по способу переключения разрядов.Классификация счетчиков по способу переключения разрядов. В В зависимости от соединений триггеров между собой и с входом счетчика его зависимости от соединений триггеров между собой и с входом счетчика его функционирование будет различным. Если при поступлении счетного сигнала функционирование будет различным. Если при поступлении счетного сигнала триггеры всех разрядов счетчика переключаются одновременно (или триггеры всех разрядов счетчика переключаются одновременно (или параллельно), то такой счетчик является счетчиком с параллельно), то такой счетчик является счетчиком с синхронным синхронным (параллельным) способом переключения разрядов.(параллельным) способом переключения разрядов.

Асинхронные счетчики могут быть Асинхронные счетчики могут быть последовательными,последовательными, т. е. такими, у т. е. такими, у которых триггер последующего разряда переключается сигналом с которых триггер последующего разряда переключается сигналом с предыдущего.предыдущего.

Счетчики с Счетчики с комбинированнымкомбинированным способом переключения разрядов сочетают способом переключения разрядов сочетают в себе какие-либо перечисленные способы, например, группы триггеров в себе какие-либо перечисленные способы, например, группы триггеров между собой связаны последовательно, а переключаются синхронно.между собой связаны последовательно, а переключаются синхронно.

Синхронные двоичные счетчикиСинхронные двоичные счетчики

Количество разрядов счетчика Количество разрядов счетчика mm в общем случае зависит от кода и в общем случае зависит от кода и может быть определено формулойможет быть определено формулой

..

Скобки означают, что значение логарифма округляется до большего Скобки означают, что значение логарифма округляется до большего ближайшего целого числа. Для двоичных счетчиковближайшего целого числа. Для двоичных счетчиков

..

Рассмотрим пример.Рассмотрим пример.Синхронный двоичный суммирующий счетчик, работаю щий в коде 4–Синхронный двоичный суммирующий счетчик, работаю щий в коде 4–

2–1 с модулем счета, равным 8. В данном случае2–1 с модулем счета, равным 8. В данном случае

[log] 2 счKm

счKm 2log

38log2 m

Схема синхронного двоичного счетчикаСхема синхронного двоичного счетчикаУравнения входов младшего разряда имеют максимально простой вид Уравнения входов младшего разряда имеют максимально простой вид

((JJо = о = KKо =1) и поэтому для их реализации достаточно подключить все входы о =1) и поэтому для их реализации достаточно подключить все входы JJо о и и КоКо триггера к генератору единицы. Входы триггера к генератору единицы. Входы JJ1 и 1 и KK1 триггера первого разряда 1 триггера первого разряда могут быть подключены двумя способами: соединением всех входов с выходом могут быть подключены двумя способами: соединением всех входов с выходом триггера младшего разряда или соединением одного входа триггера младшего разряда или соединением одного входа jj1 и одного входа 1 и одного входа К1 к выходу К1 к выходу QQ0 младшего разряда и подключением всех оставшихся входов к 0 младшего разряда и подключением всех оставшихся входов к генератору единицы.генератору единицы.

Аналогично производится соединение информационных входов триггера Аналогично производится соединение информационных входов триггера старшего разряда.старшего разряда.

Проведем анализ функционирования по временным диаграммам. Проведем анализ функционирования по временным диаграммам. Пусть на вход Пусть на вход ТсТс постоянно поступают счетные сигналы в виде колебаний с постоянно поступают счетные сигналы в виде колебаний с периодом периодом ТТnn. Будем считать, что счетчик построен на двухступенчатых . Будем считать, что счетчик построен на двухступенчатых JKJK--триггерах. При сигнале на входе триггерах. При сигнале на входе ТсТс, равном 1 (, равном 1 (tttt11), в основной триггер ), в основной триггер двухступенчатого триггера младшего разряда будет произведена запись двухступенчатого триггера младшего разряда будет произведена запись информации (информации (С0С0= = ТсТс= 1, = 1, JJ00==KK00=1), в данном случае будет записана 1. При =1), в данном случае будет записана 1. При ТсТс=1 (=1 (tttt11) произойдет перезапись этой информации из основного триггера во ) произойдет перезапись этой информации из основного триггера во вспомогательный, и она появится на выходе триггера младшего разряда вспомогательный, и она появится на выходе триггера младшего разряда через время записи информации во вспомогательный триггер через время записи информации во вспомогательный триггер ТзвТзв или через или через время задержки переключения триггера время задержки переключения триггера Тз.трТз.тр. состояния основных триггеров . состояния основных триггеров первого и второго разрядов в этом такте не изменятся, поскольку на их первого и второго разрядов в этом такте не изменятся, поскольку на их информационных входах действует сигнал 0 (информационных входах действует сигнал 0 (JJ11==KK11==JJ22==KK22=0), а триггер при =0), а триггер при этих сигналах сохраняет предыдущее состояние. этих сигналах сохраняет предыдущее состояние.

Таким образом, в момент времени Таким образом, в момент времени tt11 на счетном входе на счетном входе ТсТс появился появился разрешающий перепад (счетный сигнал), и через время разрешающий перепад (счетный сигнал), и через время Тз.трТз.тр==ТзвТзв в счетчике в счетчике будет зафиксирован код нового числа 001. При подаче сигнала будет зафиксирован код нового числа 001. При подаче сигнала ТсТс=1 в =1 в следующем такте в основной триггер младшего разряда запишется 0 следующем такте в основной триггер младшего разряда запишется 0 ((JJоо==KKоо=1, =1, QoQo==ll), в триггер первого разряда – 1 (), в триггер первого разряда – 1 (JJ1=1=KK11 = = QoQo =1). В момент =1). В момент tt==tt22 сигнал на счетном входе становится равным нулю, происходит перезапись сигнал на счетном входе становится равным нулю, происходит перезапись этой новой информации из основных триггеров во вспомогательные и через этой новой информации из основных триггеров во вспомогательные и через Тзв=ТзлрТзв=Тзлр на выходах счетчика установится код 010. на выходах счетчика установится код 010.

Отсюда время установления кода синхронного счетчика не зависит от числа его Отсюда время установления кода синхронного счетчика не зависит от числа его разрядов и полностью определяется задержкой переключения триггераразрядов и полностью определяется задержкой переключения триггера

çâòðçóñò ÒÒÒ .

Для определения разрешающего времени счетчика Для определения разрешающего времени счетчика ТсчТсч не обходимо найти не обходимо найти минимально возможные части периода входного колебания минимально возможные части периода входного колебания TominTomin и и TT11minmin, как , как это мы делали при анализе быстродействия триггеровэто мы делали при анализе быстродействия триггеров

min1min0 TÒÒñ÷ Минимально возможное время действия сигнала Минимально возможное время действия сигнала Тс= 0Тс= 0 ( (TominTomin) определяется ) определяется длительностью переходных процессов, происходящих в счетчике. При длительностью переходных процессов, происходящих в счетчике. При ТсТс=0 в =0 в каждом триггера происходит перезапись информации из основного во каждом триггера происходит перезапись информации из основного во вспомогательный триггер. Таким образом,вспомогательный триггер. Таким образом,

звТT min0

При При ТсТс=1 происходит запись информации в основные триггеры =1 происходит запись информации в основные триггеры двухступенчатых триггеров всех разрядов. Чтобы этот процесс завершился, двухступенчатых триггеров всех разрядов. Чтобы этот процесс завершился, необходимо иметь сигнал на входах необходимо иметь сигнал на входах С С триггеров, не менее триггеров, не менее Тзо,Тзо,,, т. е. т. е. 0min1 зTТ

.11

,0min1min0

nhтрсч

сч

трззвсч

FТТ

F

ТТТТТТ

Реверсивные и асинхронные счетчикиРеверсивные и асинхронные счетчики. . Синхронный двоичный реверсивный Синхронный двоичный реверсивный

счетчиксчетчик

Реверсивный счетчик сочетает в себе свойства суммирующего и Реверсивный счетчик сочетает в себе свойства суммирующего и вычитающего счетчиков. Реверсивные счетчики строятся двумя способами. В вычитающего счетчиков. Реверсивные счетчики строятся двумя способами. В первом случае счетчик имеет один счетный и один управляющий входы, причем в первом случае счетчик имеет один счетный и один управляющий входы, причем в зависимости от сигнала на управляющем входе счетчик работает либо в режиме зависимости от сигнала на управляющем входе счетчик работает либо в режиме суммирования, либо в режиме вычитания. Во втором случае счетчик имеет два суммирования, либо в режиме вычитания. Во втором случае счетчик имеет два счетных входа, при подаче счетных сигналов на один из входов они суммируются, счетных входа, при подаче счетных сигналов на один из входов они суммируются, при подаче на другой – вычитаются.при подаче на другой – вычитаются.

Минимально возможная длительность Минимально возможная длительность Т0Т0minmin определяется процессом определяется процессом перезаписи информации из основного во вспомогательный триггер перезаписи информации из основного во вспомогательный триггер Тзв.Тзв. TT11minmin определяется временем задержки распространения сигнала через дополнительно определяется временем задержки распространения сигнала через дополнительно введенные логические элементы введенные логические элементы Гз.срГз.ср и временем записи информации в и временем записи информации в основной триггер каждого из разрядов: основной триггер каждого из разрядов: TT11minmin= = TTз.срз.ср++TTзозо. Отсюда разрешающее . Отсюда разрешающее время и максимальная рабочая частота счетчикавремя и максимальная рабочая частота счетчика

.11

,

.

.0.

срзтрсчсч

срзтрзсрззвсч

ТТТF

ТТТТТТ

Схемы и временные диаграммы сигналов счетчика при его работе в Схемы и временные диаграммы сигналов счетчика при его работе в режиме вычитания (режиме вычитания (РР=1) приведены на рис.=1) приведены на рис.

Асинхронные счетчикиАсинхронные счетчики

Интересны асинхронные счетчики в упрощенном исполнении. Интересны асинхронные счетчики в упрощенном исполнении. Упрощение схемы асинхронного счетчика достигается тем, что разрешающий Упрощение схемы асинхронного счетчика достигается тем, что разрешающий сигнал поступает на тактовые входы сигнал поступает на тактовые входы СС триггеров не в каждом такте, триггеров не в каждом такте, как как в в синхронных счетчиках, а по возможности только в те такты, когда триггер синхронных счетчиках, а по возможности только в те такты, когда триггер должен изменить свое состояние. В остальные такты работы разрешающий должен изменить свое состояние. В остальные такты работы разрешающий сигнал стремятся не подавать, и это позволяет иметь произвольные сигналы на сигнал стремятся не подавать, и это позволяет иметь произвольные сигналы на информационных входах триггеров.информационных входах триггеров.

Асинхронный суммирующий двоичный счетчикАсинхронный суммирующий двоичный счетчик

Анализ работы счетчика проведем с использованием Анализ работы счетчика проведем с использованием временных диаграмм.временных диаграмм.

При При TсTс=1 происходит запись информации в основной триггер двухступенчатого =1 происходит запись информации в основной триггер двухступенчатого триггера младшего разряда. Так как сигнал на его информационных входах всегда равен триггера младшего разряда. Так как сигнал на его информационных входах всегда равен единице, то в него записывается двоичный сигнал, противоположный сигналу на выходе единице, то в него записывается двоичный сигнал, противоположный сигналу на выходе триггера триггера QQ00. Как только сигнал на счетном входе становится равным нулю, начинается . Как только сигнал на счетном входе становится равным нулю, начинается процесс перезаписи информации из основного триггера во вспо могательный, и через процесс перезаписи информации из основного триггера во вспо могательный, и через время время TTзв=зв=TTз.трз.тр на выходах счетчика зафиксируются сигналы на выходах счетчика зафиксируются сигналы QQ00 = = ll, , QQ1 =1 =QQ2 =02 =0. Как . Как видно, при этом переключении новый код (001) счетчика установился через время видно, при этом переключении новый код (001) счетчика установился через время TTз.трз.тр. . Однако это не будет временем установления счетчика в целом. Для его определения Однако это не будет временем установления счетчика в целом. Для его определения необходимо рассмотреть все возможные переключения и выбрать наибольшее. При необходимо рассмотреть все возможные переключения и выбрать наибольшее. При переключении старшего разряда, для которого тактирующим сигналом является выходной переключении старшего разряда, для которого тактирующим сигналом является выходной сигнал первого разряда сигнал первого разряда QQ11, время установления кода утраивается (, время установления кода утраивается (ЗЗTTз.трз.тр), это время – ), это время – наибольшее время переключения, оно и является временем уста новления кода счетчиканаибольшее время переключения, оно и является временем уста новления кода счетчика

.33 . çâòðçóñò ÒÒÒ Время установления кода асинхронного счетчика превышает время установления Время установления кода асинхронного счетчика превышает время установления синхронного счетчика (синхронного счетчика (TyстTyст==TTз.трз.тр). Это является недостатком всех асинхронных ). Это является недостатком всех асинхронных счетчиков. Что касается разрешающего времени асинхронного счетчика, то, как видно из счетчиков. Что касается разрешающего времени асинхронного счетчика, то, как видно из временных диаграмм, в наихудших условиях находится триггер первого разряда, временных диаграмм, в наихудших условиях находится триггер первого разряда, поскольку период поступления сигналов на его вход наименьший. Для его нормальной поскольку период поступления сигналов на его вход наименьший. Для его нормальной работы необходимо иметь работы необходимо иметь

.11

;min1min0

тртрсчсч

трзозвсч

FТТF

ТТTTТТ

РегистрыРегистры..Назначение и классификация регистровНазначение и классификация регистров

Регистрами называются цифровые устройства, осуществляющие Регистрами называются цифровые устройства, осуществляющие кратковременное хранение и преобразование многоразрядных двоичных чисел, кратковременное хранение и преобразование многоразрядных двоичных чисел, т.е. они являются оперативными запоминающими устройствами (ОЗУ).т.е. они являются оперативными запоминающими устройствами (ОЗУ).

В качестве запоминающих элементов в регистрах используются В качестве запоминающих элементов в регистрах используются триггеры. Число триггеров, предназначенных для хранения многоразрядного триггеры. Число триггеров, предназначенных для хранения многоразрядного числа, равно количеству разрядов в этом числе. В регистрах используются в числа, равно количеству разрядов в этом числе. В регистрах используются в качестве вспомогательных элементов комбинационные схемы для качестве вспомогательных элементов комбинационные схемы для осуществления: ввода и вывода из регистра хранимого числа; преобразование осуществления: ввода и вывода из регистра хранимого числа; преобразование кода числа, хранящегося в регистре; сдвига числа в сторону старших или кода числа, хранящегося в регистре; сдвига числа в сторону старших или младших разрядов на определенное число разрядов; преобразования младших разрядов на определенное число разрядов; преобразования последовательного кода числа в параллельный и наоборот и др. последовательного кода числа в параллельный и наоборот и др.

Регистры классифицируются по способу ввода информации в регистр Регистры классифицируются по способу ввода информации в регистр и ее вывод.и ее вывод.

Ввод и вывод информации (двоичных чисел) в Ввод и вывод информации (двоичных чисел) в параллельных параллельных регистрах регистрах (регистрах памяти) осуществляется одновременно во всех разрядах (регистрах памяти) осуществляется одновременно во всех разрядах (в параллельном коде). При этом время ввода (вывода) информации равно (в параллельном коде). При этом время ввода (вывода) информации равно времени ввода (вывода) одного разряда.времени ввода (вывода) одного разряда.

Ввод и вывод информации в последовательных регистрах (регистрах Ввод и вывод информации в последовательных регистрах (регистрах сдвига) осуществляется последовательно разряд за разрядом (в сдвига) осуществляется последовательно разряд за разрядом (в последовательном коде). Время ввода (вывода) последовательном коде). Время ввода (вывода) mm-разрядного двоичного числа -разрядного двоичного числа в регистрах сдвига равно тТСД, где Тся – период следования тактирующих в регистрах сдвига равно тТСД, где Тся – период следования тактирующих сигналов, осуществляющих ввод (вывод) информации. В сигналов, осуществляющих ввод (вывод) информации. В комбинированных комбинированных регистрахрегистрах ввод числа может осуществляться в параллельном коде, а вывод – в ввод числа может осуществляться в параллельном коде, а вывод – в последовательном или наоборот.последовательном или наоборот.

Параллельные регистрыПараллельные регистры. Параллельные регистры осуществляют . Параллельные регистры осуществляют не только хранение двоичных чисел, но и осуществляют преобразование не только хранение двоичных чисел, но и осуществляют преобразование поразрядно двоичные числа. поразрядно двоичные числа.

Примером параллельных регистров могут служить регистры памяти, Примером параллельных регистров могут служить регистры памяти, например на например на DD-триггерах.-триггерах.

Регистры

Последовательные (регистры сдвига)

Комбинирован-ные

Параллельные (регистры памяти)

Регистр памяти на Регистр памяти на DD-триггерах-триггерахСхема регистра памяти на Схема регистра памяти на DD-триггерах не имеет элементов ввода -триггерах не имеет элементов ввода

информации (вводимое число подается непосредственно на входы триггеров). информации (вводимое число подается непосредственно на входы триггеров). Кроме этого, использование Кроме этого, использование DD-триггеров позволяет записывать число, -триггеров позволяет записывать число, представленное только в прямом коде, что упрощает сопряжение регистра с представленное только в прямом коде, что упрощает сопряжение регистра с источником записываемой информации. Таким образом, использование источником записываемой информации. Таким образом, использование DD--триггеров для построения регистров памяти оказывается предпочтительным.триггеров для построения регистров памяти оказывается предпочтительным.

Регистры сдвигаРегистры сдвигаРегистры сдвига, в свою очередь, можно классифицировать. Регистры Регистры сдвига, в свою очередь, можно классифицировать. Регистры

сдвига (последовательные регистры), помимо запоминания многоразрядных сдвига (последовательные регистры), помимо запоминания многоразрядных двоичных чисел, обеспечивают сдвиг хранимого числа на любое число двоичных чисел, обеспечивают сдвиг хранимого числа на любое число разрядов.разрядов.

Сдвиг кода числа осуществляется с помощью сдвигающих сигналов Сдвиг кода числа осуществляется с помощью сдвигающих сигналов Тсл, Тсл, которые перемещают все разряды кода числа от младших разрядов к которые перемещают все разряды кода числа от младших разрядов к старшим (влево) или наоборот (вправо), последовательно переводя каждый старшим (влево) или наоборот (вправо), последовательно переводя каждый триггер регистра в состояние, соответствующее разряду кода на входе данного триггер регистра в состояние, соответствующее разряду кода на входе данного триггера в момент поступления очередного сигнала триггера в момент поступления очередного сигнала Тсл. Тсл. Регистры сдвига могут Регистры сдвига могут быть классифицированы по критерию направления сдвига кодов быть классифицированы по критерию направления сдвига кодов многоразрядных чисел. Регистры, сдвигающие информацию в сторону старших многоразрядных чисел. Регистры, сдвигающие информацию в сторону старших или младших разрядов, обеспечивают сдвиг только в одну сторону. или младших разрядов, обеспечивают сдвиг только в одну сторону. Реверсивные регистры сдвига могут осуществлять сдвиг в любую сторону в Реверсивные регистры сдвига могут осуществлять сдвиг в любую сторону в зависимости от специального управляющего сигнала, задающего это зависимости от специального управляющего сигнала, задающего это направление.направление.

Пример регистра сдвига в сторону младших разрядов показан на рис.Пример регистра сдвига в сторону младших разрядов показан на рис. с использованием с использованием DD-триггеров. Разрешающим сигналом является -триггеров. Разрешающим сигналом является положительный перепад напряжения на входе положительный перепад напряжения на входе СС..

ЛАБОРАТОРНАЯ РАБОТА № 1ЛАБОРАТОРНАЯ РАБОТА № 1Монтаж и исследование полного трехвходового Монтаж и исследование полного трехвходового

дешифратора. Исследование дешифратора-дешифратора. Исследование дешифратора-демультиплексора.демультиплексора.

Дешифратором называется логическая схема, преобразующая Дешифратором называется логическая схема, преобразующая поступающийпоступающий на ее входы код числа в другой код [1]. на ее входы код числа в другой код [1].

Работа дешифратора на три входа (Работа дешифратора на три входа (NN) имеет К = 2) имеет К = 2NN = 8 выходов и = 8 выходов и описывается таблицами состояний (табл. 1.1 и 1.2).описывается таблицами состояний (табл. 1.1 и 1.2).

Таблица состояний дешифратора 3-8 Таблица состояний дешифратора 3-8 (соответствует дешифратору с прямыми выходами)(соответствует дешифратору с прямыми выходами)

Таблица состоянийТаблица состояний (соответствует дешифратору с инверсными выходами)(соответствует дешифратору с инверсными выходами)

&1

1

1

X0

X1

X2

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

&

&

&

&

&

&

&

Функциональная схема Функциональная схема полного полного

одноступенчатого одноступенчатого дешифратора надешифратора на 3 входа.3 входа.

1

1

1

X0

X1

X2

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

&

&

&

&

1-я ступень 2-я ступень

&

&

&

&

&

&

&

&

Функциональная Функциональная схема полного схема полного

двухступенчатого двухступенчатого дешифратора на 3 дешифратора на 3

входа.входа.

1

1

1 155ЛН1

1

1

1

1

1

1

1

1&

&

&

&

&

&

&

&

SA1

HL

SA2

SA3 3

2

1

3

21

4

5 6

12

1334

9101112

5

133459

101112

139

1011

DD7-1

DD7-2

DD7-3

DD8-1

DD8-2

DD8-3

DD9-1

DD9-2

12

6

8

12

6

8

12

6

9 8

10

12

2

4

6

8

1011

9

5

3

1

13

11

1

2

3

4

5

6

7

8

HL

HL

HL

HL

HL

HL

HL

A1

A2

A3

A4

A5

A6

A7

A8

DD5-1

DD5-2

DD5-3

DD5-4

DD5-5

DD5-6

Блок переключателейБлок индикации

+5В

155ЛA4

155ЛA1

DD6-1

DD6-2

DD6-3

DD6-4

DD6-5

Схема для Схема для исследованияисследования полного одноступенчатого полного одноступенчатого дешифратора на 3 входа дешифратора на 3 входа

&

&

&

&

&

&

&

&

1

1

1

&

155ЛН1

1

1

1

1

1

1

1

1

SA1

HL

SA2

SA3 3

2

1

9 8

10

12

2

4

6

8

1011

9

5

3

1

13

11

1

2

3

4

5

6

7

8

HL

HL

HL

HL

HL

HL

HL

A1

A2

A3

A4

A5

A6

A7

A8

DD5-4

DD5-5

DD5-6

Блок индикации

+5В

DD2-1

DD2-1

DD2-1

DD4-1DD5-1

DD4-3DD5-2

&

&

&12

45

910

1213

12

45

910

1213

3

6

8

11

3

6

8

11

12

45

910

1213

3

6

8

11

1 2

3 4

6 6

DD5-3

DD4-2

DD4-4

155ЛА3155ЛИ1

155ЛН1

DD6-1

DD6-2

DD6-3

DD6-4

DD6-5

DD2-1

DD2-2

DD2-3

DD2-4

DD3-1

DD3-2

DD3-3

DD3-4

Блок переключателей

Схема для исследования полного двухступенчатого дешифратора Схема для исследования полного двухступенчатого дешифратора на 3 входана 3 входа

Исследуем работу такого дешифратора, построенного на микросхеме К155ИД4, Исследуем работу такого дешифратора, построенного на микросхеме К155ИД4, имеющей следующее графическое представление:имеющей следующее графическое представление:

DC

A1A2

A3

B0

B1

B2

B3

A01

DB

EB

DA

EA

2

К555ИД4

13

3

15

14

1

2

9

10

11

12

7

6

5

4

Таблица работы дешифратора “В” Таблица работы дешифратора “В” 2 на 42 на 4 и демультиплексора и демультиплексора 2 на 42 на 4 с с

инвертированием информации по инвертированием информации по выходу выходу DBDB

Таблица работы дешифратора “А” Таблица работы дешифратора “А” 2 на 42 на 4 и и демультиплексора демультиплексора 2 на 42 на 4 с инвертированием с инвертированием

информации по выходу информации по выходу DADA

ЛАБОРАТОРНАЯ РАБОТА №2ЛАБОРАТОРНАЯ РАБОТА №2

Исследование Исследование RSRS-триггера-триггера

&

&

1

2

3

4

5 6

X1

X2

Y1

Y2

Таблица истинностиТаблица истинности

Функциональная схема Функциональная схема RSRS-триггера -триггера

S

R T

Схема Схема RSRS-триггера-триггера

Входы Входы RR и и SS называются установочными, а выходы – прямым и инверсным. называются установочными, а выходы – прямым и инверсным. Состояние триггера определяется по его прямому выходу. Таким образом, если на Состояние триггера определяется по его прямому выходу. Таким образом, если на вход вход RR (рис.3.2) поступит лог."0", то триггер устано вится в "0". Если на вход (рис.3.2) поступит лог."0", то триггер устано вится в "0". Если на вход S S поступит лог. "0", то триггер установится в "1".поступит лог. "0", то триггер установится в "1".

&

&

&

&

1

2

3

4

5 5

9

8

10

11

12

13

C

Функциональная схема синхронного Функциональная схема синхронного RSRS-триггера-триггера

ЛАБОРАТОРНАЯ РАБОТА № ЛАБОРАТОРНАЯ РАБОТА № 33

Исследование работы комбинированного Исследование работы комбинированного RSRS- и - и DD-триггера.-триггера. Исследование работы комбинированного Исследование работы комбинированного RSRS- и - и JKJK-триггера.-триггера.

D

C

T Y

Графическое изображение Графическое изображение DD-триггера -триггера

Таблица истинности Таблица истинности DD-триггера-триггера

D

C

Y

t2

t3

t1 t

t

t

Временная диаграмма Временная диаграмма

J

C

K

Y

Y

T

Графическое изображение Графическое изображение JKJK-триггера -триггера

Таблица истинности для Таблица истинности для JKJK-триггера-триггера

J

C

K

t2

t3

t1 t

t

t

t

Y

Временная диаграмма Временная диаграмма

4-х-разрядный реверсивный счетчик, выполненный на 4-х-разрядный реверсивный счетчик, выполненный на одной ИС К155ИЕ7 средней степени интеграции одной ИС К155ИЕ7 средней степени интеграции

Счет

ЛОГ. "1" ЛОГ. "1"

ЛОГ. "0"

D0

D1

D2

D3

C

4

1

2

8

CT2

1

R

+

-

DD23

1 CR

BR155ИЕ7

3

2

6

7

12

13

15

1

10

9

11

5

4

14

Условное обозначение Условное обозначение ИС К155ИЕ7 ИС К155ИЕ7

запись

ЛОГ. "1" ЛОГ. "1"

ЛОГ. "0"перепись

0уст"0"

13предв.зап.

числа 131514 0 1 2 1 0 15 14 13

прямой счет обратный счет

BR

CR

8

4

2

1

-1

+1

D8

D4

D2

D1

C

R

Временная диаграмма Временная диаграмма

D0

D1

D2

D3

C

4

1

2

8

CT2

1

R

+

-

DD23

1 CR

BR155ИЕ7

SA10

SA9

SA8

SA7

SB1

SB2

SB3

SB4

HLB1

HLB2

HLB3

HLB4

HLB5

HLB6

1

2

3

4

6

5

8

7

1

2

3

4

5

6

3

2

6

7

12

13

15

1

10

9

11

5

4

14

1

2

3

4

5

6

7

8

1

2

3

4

5

6

1

2

3

4

5

6

1P

2P

3P

4P

СБР

ЗАП

+1

-1

Блок переключателей

Формиров. сигналов без дребезга

Блок индикации

Схема исследования ИС К155ИЕ7 Схема исследования ИС К155ИЕ7