微型计算机原理及其应用 —— 第五章：存储器及其接口

1

微型计算机原理及其应用——第五章：存储器及其接口

合肥工业大学计算机与信息学院

2

第五章：存储器及其接口1. 概述2. 只读存储器 ROM3. 随机存储器 RAM4. 存储器芯片的扩展及其与系统总线的连接5. 典型的半导体芯片举例

3


4

第五章：存储器及其接口——概述存储器是计算机 ( 包括微机 ) 硬件系统的重要组成部分，有了存

储器，计算机才具有“记忆”功能，才能把程序及数据的代码保存起来，才能使计算机系统脱离人的干预，而自动完成信息处理的功能。

5

第五章：存储器及其接口——概述

6

第五章：存储器及其接口——概述存储器的分类按存储介质分类——磁芯存储器、半导体存储器、光电存储器、磁膜、

磁泡和其它磁表面存储器以及光盘存储器等。按存取方式分类——随机存储器 ( 内存和硬盘 ) 、顺序存储器 ( 磁带 ) 。

按存储器的读写功能分类——只读存储器 (ROM) 、随机存储器(RAM) 。

按信息的可保存性分类——非永久记忆的存储器、永久性记忆的存储器。

按在计算机系统中的作用分类——主存储器、辅助存储器、缓冲存储器、控制存储器等。

7

第五章：存储器及其接口——概述存储器的性能指标存储器系统的三项主要性能指标是【容量】、【速度】和【可靠性】。存储容量：是存储器系统的首要性能指标，因为存储容量越大，则系

统能够保存的信息量就越多，相应计算机系统的功能就越强；存取速度：直接决定了整个微机系统的运行速度，因此，存取速度也

是存储器系统的重要的性能指标；存储器可靠性：也是存储器系统的重要性能指标。通常用平均故障间

隔时间来衡量。为了在存储器系统中兼顾以上三个方面的指标，目前在计算机系

统中通常采用三级存储器结构，即使用高速缓冲存储器、主存储器和辅助存储器，由这三者构成一个统一的存储系统。从整体看，其速度接近高速缓存的速度，其容量接近辅存的容量，而其成本则接近廉价慢速的辅存平均价格。

8

第五章：存储器及其接口——概述微机系统存储体结构

9

第五章：存储器及其接口——概述存储器的分类

10

第五章：存储器及其接口——概述半导体存储器什么叫半导体？

导电性能介于导体与绝缘体之间的材料，叫做半导体．例如：锗、硅、砷化镓等．半导体在科学技术，工农业生产和生活中有着广泛的应用．（例如：

电视、半导体收音机、电子计算机等）

半导体的一些电学特性： ①压敏性：有的半导体在受到压力后电阻发生较大的变化．用途：制成压敏元件，接入电路，测出电流变化，以确定压力的变化． ②热敏性：有的半导体在受热后电阻随温度升高而迅速减小．用途：制成热敏电阻，用来测量很小范围内的温度变化．

11

第五章：存储器及其接口——概述半导体存储器的分类

半导体存储器

RAM

ROM

SRAM

DRAM

掩膜 ROM

PROM

EPROM

EEPROM

Flash ROM

12


13

第五章：存储器及其接口——只读存储器 ROM 只读存储器 (Read Only Memory,ROM) ：内容只可读出不可写

入，最大优点是所存信息可长期保存，断电时， ROM 中的信息不会消失。主要用于存放固定的程序和数据，通常用它存放引导装入程序。

半导体存储器

RAM

ROM

SRAM

DRAM

掩膜 ROM

PROM

EPROM

EEPROM

Flash ROM

14

第五章：存储器及其接口——只读存储器 ROM

掩膜 ROM 在出厂前由芯片厂家将程

序写到 rom里，以后永远不能修改。

如图是一个简单的 4×4位的 MOS ROM 存储阵列，两位地址输入，经译码后，输出四条字选择线，每条字选择线选中一个字，此时位线的输出即为这个字的每一位。此时，若有管子与其相连（如位线 1和位线 4 ），则相应的 MOS管就导通，输出低电平，表示逻辑“ 0” ；否则（如位线 2和位线 3 ）输出高电平，表示逻辑“ 1”。(0110、 0101、 1010、0000)

15


可编程的 ROM(Programmable-ROM， PROM)

掩模 ROM 的存储单元在生产完成之后，其所保存的信息就已经固定下来了，这给使用者带来了不便。为了解决这个矛盾，设计制造了一种可由用户通过简易设备写入信息的 ROM 器件，即可编程的 ROM ，又称为 PROM 。

PROM 的类型有多种，如二极管破坏型 PROM 存储器，在出厂时，存储体中每条字线和位线的交叉处都是两个反向串联的二极管的PN 结，字线与位线之间不导通，此时，意味着该存储器中所有的存储内容均为“ 1” 。如果用户需要写入程序，则要通过专门的 PROM 写入电路，产生足够大的电流把要写入“ 1” 的那个存储位上的二极管击穿，造成这个 PN 结短路，只剩下顺向的二极管跨连字线和位线，这时，此位就意味着写入了“ 1” 。读出的操作同掩模 ROM 。

除此之外，还有一种熔丝式 PROM ，用户编程时，靠专用写入电路产生脉冲电流，来烧断指定的熔丝，以达到写入“ 1” 的目的。

对 PROM 来讲，这个写入的过程称之为固化程序。由于击穿的二极管不能再正常工作，烧断后的熔丝不能再接上，所以这种 ROM 器件只能固化一次程序，数据写入后，就不能再改变了。

16


可擦除可编程 ROM(Erasable Programmable ROM,EPROM)

EPROM 芯片有一个很明显的特征，在其正面的陶瓷封装上，开有一个玻璃窗口，透过该窗口，可以看到其内部的集成电路，紫外线透过该孔照射内部芯片就可以擦除其内的数据，完成芯片擦除的操作要用到 EPROM擦除器。一般擦除信息需用紫外线照射 l5~20 分钟。

17


电可擦除可编程 ROM (Electronic Erasible Programmable ROM, EEPROM)

EEPROM 内资料的写入要用专用的编程器，并且往芯片中写内容时必须要加一定的编程电压 (12—24V ，随不同的芯片型号而定 ) 。 EEPROM 在写入数据时，仍要利用一定的编程电压，此时，只需用厂商提供的专用刷新程序就可以轻而易举地改写内容，所以，它属于双电压芯片。借助于 EPROM 芯片的双电压特性，可以使 BIOS 具有良好的防毒功能，在升级时，把跳线开关打至“ ON” 的位置，即给芯片加上相应的编程电压，就可以方便地升级；平时使用时，则把跳线开关打至“ OFF” 的位置，防止病毒对 BIOS 芯片的非法修改。

18


快擦型存储器 (Flash Memory) 快擦型存储器是不用电池供电的、高速耐用的非易失性半导体存储

器，它以性能好、功耗低、体积小、重量轻等特点活跃于便携机存储器市场。

快擦型存储器具有 EEPROM 的特点，可在计算机内进行擦除和编程，它的读取时间与 DRAM 相似，而写时间与磁盘驱动器相当。快擦型存储器有 5V或 12V两种供电方式。对于便携机来讲，用 5V 电源更为合适。快擦型存储器操作简便，编程、擦除、校验等工作均已编成程序，可由配有快擦型存储器系统的中央处理机予以控制。

快擦型存储器可替代 EEPROM ，在某些应用场合还可取代SRAM ，尤其是对于需要配备电池后援的 SRAM 系统，使用快擦型存储器后可省去电池。快擦型存储器的非易失性和快速读取的特点，能满足固态盘驱动器的要求，同时，可替代便携机中的 ROM ，以便随时写入最新版本的操作系统。快擦型存储器还可应用于激光打印机、条形码阅读器、各种仪器设备以及计算机的外部设备中。

19


20

第五章：存储器及其接口——随机存储器 RAM 随机存储器 (Random Access Memory,RAM) ：在微机系统的

工作过程中，可以随机地对其中的各个存储单元进行读／写操作。

半导体存储器

RAM

ROM

SRAM

DRAM

掩膜 ROM

PROM

EPROM

EEPROM

Flash ROM

21

第五章：存储器及其接口——随机存储器 RAM

静态随机存储器 (Static RAM,SRAM) SRAM 其存储电路是以双稳态触发器为基础，只要不掉电，信

息永不会丢失，不需要刷新电路。 SRAM 的主要性能是：存取速度快、功耗较大、容量较小。它一般适用于构成高速缓冲存储器（ Cache ）。

VC C (+ 5V)

T 3

T 2T 1

T 4

VC C

T 3

T 1

T 4

T 2

X地址译码线

A B

D 0 D 0

T 5 T 6

T 7 T 8

( I /O ) I /O接Y地址译码器

A B

22

第五章：存储器及其接口——随机存储器 RAM

动态随机存储器 (Dynamic RAM,DRAM) DRAM 是依靠电容来存储信息，电路简单集成度高，但电容漏电，信息会丢失，故需要专用电路定期进行刷新。 DRAM 的主要性能是：容量大、功耗较小、速度较慢。它被广泛地用作内存贮器的芯片。

23


24

第五章：存储器及其接口——存储器芯片的扩展与连接存储器的系统结构一般情况下，一个存储器系统由以下几部分组成。1. 基本存储单元：一个基本存储单元可以存放一位二进制信息，其内部具

有两个稳定的且相互对立的状态，并能够在外部对其状态进行识别和改变。不同类型的基本存储单元，决定了由其所组成的存储器件的类型不同。

2. 存储体：一个基本存储单元只能保存一位二进制信息，若要存放M×N个二进制信息，就需要用 M×N 个基本存储单元，它们按一定的规则排列起来，由这些基本存储单元所构成的阵列称为存储体或存储矩阵。

3. 地址译码器：由于存储器系统是由许多存储单元构成的，每个存储单元一般存放 8 位二进制信息，为了加以区分，我们必须首先为这些存储单元编号，即分配给这些存储单元不同的地址。地址译码器的作用就是用来接受 CPU送来的地址信号并对它进行译码，选择与此地址码相对应的存储单元，以便对该单元进行读 /写操作。存储器地址译码有两种方式，通常称为单译码与双译码。单译码：单译码方式又称字结构，适用于小容量存储器。双译码：双译码结构中，将地址译码器分成两部分，即行译码器 ( 又叫X 译码器 ) 和列译码器 ( 又叫 Y 译码器 ) 。 X 译码器输出行地址选择信号， Y 译码器输出列地址选择信号，行列选择线交叉处即为所选中的单元。

25

第五章：存储器及其接口——存储器芯片的扩展与连接存储器的系统结构4. 片选与读 /写控制电路：片选信号用以实现芯片的选择。对于一

个芯片来讲，只有当片选信号有效时，才能对其进行读 /写操作。片选信号一般由地址译码器的输出及一些控制信号来形成，而读 /写控制电路则用来控制对芯片的读 /写操作。

5. I/O 电路： I/O 电路位于系统数据总线与被选中的存储单元之间，用来控制信息的读出与写入，必要时，还可包含对 I/O 信号的驱动及放大处理功能。

6. 集电极开路或三态输出缓冲器：为了扩充存储器系统的容量，常常需要将几片 RAM 芯片的数据线并联使用或与双向的数据线相连，这就要用到集电极开路或三态输出缓冲器。

7. 其它外围电路：对不同类型的存储器系统，有时，还专门需要一些特殊的外围电路，如动态 RAM 中的预充电及刷新操作控制电路等，这也是存储器系统的重要组成部分。

26

第五章：存储器及其接口——存储器芯片的扩展与连接存储器的系统结构

CPU

时序 / 控制

控制信号

存储体MB

读写驱动

器MDR

地址译码

器MAR

N位

数据

总线

M位

地址

总线

27

第五章：存储器及其接口——存储器芯片的扩展与连接存储器的系统结构

32×32=1024

存储单元

驱

动

器

X

译

码

器

地址反向器

I/O 电路

Y 译码器

地址反向器

控制

电路

输出驱动

1

2

32

1

2

32

输入输出

321 2 31

读 / 写选片

1A0A

2A

3A

4A

5A 6A 7A 8A 9A

321 2 31

28

第五章：存储器及其接口——存储器芯片的扩展与连接基本存储器芯片模型

在微型系统中， CPU对存储器进行读写操作，首先要由地址总线给出地址信号，选择要进行读 /写操作的存储单元，然后通过控制总线发出相应的读 /写控制信号，最后才能在数据总线上进行数据交换。所以，存储器芯片与 CPU 之间的连接，实质上就是其与系统总线的连接，包括 (1)地址线的连接； (2) 数据线的连接； (3) 控制线的连接。

29


1. 地址线的位数：从图中可看出地址线的位数决定了芯片内可寻址的单元数目，如 Intel2114(1K×4)有 10条地址线，则可寻址的单元数为1024 个； Intel2116(16K×1)有 14条地址线，则可寻址的单元数为 16K 个。

2. 数据线的根数： RAM 芯片的数据线多数为 1 条，静态 RAM 芯片一般有 4 条和 8 条。若为 1 条数据线，则称为位片存贮芯片；若有 4 条数据线，则该芯片可作为数据的低 4 位或高 4 位；若有 8 条数据线，则该芯片正好作为一个字节数，其引脚已指定相应数据位的名称。

3. 控制线： RAM 芯片的控制引脚信号一般有：芯片选择信号、读 /写控制信号，对动态 RAM（DRAM ）还有行、列地址选通信号。

30


存储芯片型号存储容量地址线数据线2101（ 1K×1B ） 1024×1B A0～ A9 D0

2114（ 1K×4B ） 1024×4B A0～ A9 D0～ D3

4118（ 1K×8B ） 1024×8B A0～ A9 D0～ D7

6116（ 2K×8B ） 2048×8B A0～ A10 D0～ D7

6232（ 4K×8B ） 4×1024×8B A0～ A11 D0～ D7

6264（ 8K×8B ） 8×1024×8B A0～ A12 D0～ D7

61256（ 32K×8B ） 32×1024×8B A0～ A14 D0～ D7

2732（ 4K×8B ） 4×1024×8B A0～ A11 D0～ D7

31

第五章：存储器及其接口——存储器芯片的扩展与连接存储器芯片与 CPU 的连接在实际应用中，进行存储器与 CPU 的连接需要考虑以下几个问题：① CPU 的总线负载能力；② CPU 与存储器之间的速度匹配；③存储器地址分配和片选；④控制信号的连接。

(1) 控制线的连接：即如何用 CPU 的存储器读写信号同存储器芯片的控制信号线连接，以实现对存储器的读写操作。简单系统： CPU 读写信号与存储器芯片的读写信号直接相连。复杂系统： CPU 读写信号和其它信号组合后与存储器芯片的读写信号直接相连。 CPU 读信号最终和存储器的读信号相连， CPU 写信号最终和存储器的写信号相连。

32

第五章：存储器及其接口——存储器芯片的扩展与连接存储器芯片与 CPU 的连接(2) 数据线的连接：若一个芯片内的存储单元是 8 位，则它自身就

作为一组，其引脚D0～D7可以和系统数据总线 D0～D7或D

8～D15 直接相连。若一组芯片 (4 个或8 个 ) 才能组成 8 位存储单元的结构，则组内不同芯片应与不同的数据总线相连。

61168086

D7

D0

I/O8

I/O1

2164(0)

8086

D7

D0 DIN(DOUT)

2164(6)DIN(DOUT)

2164(7)DIN(DOUT)

D6

33

第五章：存储器及其接口——存储器芯片的扩展与连接存储器芯片与 CPU 的连接——存储器芯片分组位扩展 ( 加大字长 )

[ 例 ] 用 8 个 16K×1bit 芯片组成 16K×8bit 的存储器。

……

A0

A13

…

D0

D1D2

D7

16K×1

CSCS

CS

CS

WEWE

WE

WE16K×1

D0D1

D2

D7

34

第五章：存储器及其接口——存储器芯片的扩展与连接存储器芯片与 CPU 的连接(3) 地址线的连接：将用以“字选”的低位地址总线直接与存贮芯片

的地址引脚相连，将用以“片选”的高位地址总线送入译码器。

可以根据所选用的半导体存储器芯片地址线的多少，把 CPU 的地址线分为芯片外 ( 指存储器芯片 )地址和芯片内的地址，片外地址经地址译码器译码后输出。作为存储器芯片的片选信号，用来选中 CPU所要访问的存储器芯片。片内地址线直接接到所要访问的存储器芯片的地址引脚，用来直接选中该芯片中的一个存储单元。对 4K×8b 的 2732而言，片外地址线为 A19～ A12 ，片内地址线为A11～ A0 ；对 2K×8b 的 6116而言，片外地址线为 A19～ A11 ，片内地址线为A10～ A0。

2732

8086

译码器A19~A12

A11~A0 A11~A0 6116

8086

译码器A19~A11

A10~A0 A10~A0

35

第五章：存储器及其接口——存储器芯片的扩展与连接存储器芯片与 CPU 的连接字扩展 ( 扩大地址 )

CS

WE

CS

WE

CS

WE

CS

WE

16K×4 16K×4 16K×4 16K×4…

A0

A13

… … …

WED0

D1

D2

D3

译码器

A14

A15

12

3

D0 ~ D3 D0 ~ D3 D0 ~ D3 D0 ~ D3

36

第五章：存储器及其接口——存储器芯片的扩展与连接存储器芯片与 CPU 的连接　组成一个存储系统通常是由多个存储芯片组成。 CPU每次访问内存只能对一个存储单元进行读或写，这个单元位于某个芯片中或一组芯片中。因此，首先要找到这个或这组芯片，这就是所谓的片选问题。换句话说，就是每当 CPU访问内存，如何产生相应芯片的片选信号。指定一个存贮单元是由 CPU给出的地址来决定的，硬件寻址的方法是将地址总线分成两部分。一部分直接送入芯片进行“片内地址译码”，确定片内单元的位置；另一部分送入译码器进行“片外地址译码”产生片选信号。

通常我们有三种片选方法：线选法、全译码法、部分译码法。

37

第五章：存储器及其接口——存储器芯片的扩展与连接存储器芯片与 CPU 的连接——线选法　在剩余的高位地址总线中，任选一位作为片选信号直接与存贮

芯片的 CS引脚相连，这种方式就称为线选法。其特点是无需译码器，但有较多的地址重叠区。该方法适用于存储器容量不大，所使用的存储芯片数量不多，而 CPU寻址空间远远大于存储器容量。

（ 1 ）1KB

CS

（ 2 ）1KB

CS

（ 3 ）1KB

CS

（ 4 ）1KB

CS

A10A11

A13

A11

A0~A9

38

第五章：存储器及其接口——存储器芯片的扩展与连接存储器芯片与 CPU 的连接——线选法　例 5-1 ：用 5 片 Intel6116(2K×8) 组成 10K×8位的存储器

系统。求每块芯片的地址范围。

RAM

2KB

RAM

2KB

RAM

2KBCSCS

CSCS

CS

A11A12A13A14A15

D0--D7

A0--A10

数据总线数据总线

地址总线地址总线

（ 3）

（ 4 ）（ 5 ）

RAM

2KB

RAM

2KB

（ 1 ）（ 2 ）

39

第五章：存储器及其接口——存储器芯片的扩展与连接存储器芯片与 CPU 的连接——线选法　

A15 A14 A13 A 12 A11 A10------------A0 地址范围 0 1 1 1 1 0 0 7800H 0 1 1 1 1 1 1 7FFFH 1 0 1 1 1 0 0 B800H 1 0 1 1 1 1 1 BFFFH 1 1 0 1 1 0 0 C800H 1 1 0 1 1 1 1 CFFFH 1 1 1 0 1 0 0 E800H 1 1 1 0 1 1 1 EFFFH 1 1 1 1 0 0 0 F000H 1 1 1 1 0 1 1 F7FFH

}

}

}

}

}

存储器 5地址范围










40

第五章：存储器及其接口——存储器芯片的扩展与连接存储器芯片与 CPU 的连接——线选法　

A19 A18 A17 A16 A15 A14 A13 A 12 A11 A10------------A0 地址范围

????????? 0 1 1 1 1 0 0 ?7800H

????????? 0 1 1 1 1 1 1 ?7FFFH ????????? 1 0 1 1 1 0 0 ?B800H????????? 1 0 1 1 1 1 1 ?BFFFH ????????? 1 1 0 1 1 0 0 ?C800H

????????? 1 1 0 1 1 1 1 ?CFFFH????????? 1 1 1 0 1 0 0 ?E800H????????? 1 1 1 0 1 1 1 ?EFFFH ????????? 1 1 1 1 0 0 0 ?F000H????????? 1 1 1 1 0 1 1 ?F7FFH

41

第五章：存储器及其接口——存储器芯片的扩展与连接存储器芯片与 CPU 的连接——全译码法　除去与存储芯片直接相连的低位地址总线之外，将剩余的地址总线全部送入

“片外地址译码器”中进行译码的方法就称为全译码法。其特点是物理地址与实际存储单元一一对应，但译码电路复杂。

8KB

(2)

CS

8KB

(1)

CS

8KB

(8)

CS

3-8

译码器

A0~A12

A13~A15

Y0

Y1

Y7

…

42

第五章：存储器及其接口——存储器芯片的扩展与连接存储器芯片与 CPU 的连接——全译码法　例 5-2 ：用 16片 Intel6232(4K×8) 组成 64K×8位的存储

器系统。求每块芯片的地址范围。

4KB

(1)

4KB

(2)

4KB

(16)

译码器

CSCS

CS

Y0

Y1

Y15

AA00---A---A1111 地址总线地址总线

数据总线数据总线DD00---D---D77

A15--A12....

…….

43

第五章：存储器及其接口——存储器芯片的扩展与连接存储器芯片与 CPU 的连接——全译码法　

A15 A14 A13 A 12 A11 A10---------A0 地址范围 0 0 0 0 0 0 0 Y1 0000H--0FFFH 0 0 0 1 0 0 0 Y2 1000H--1FFFH 0 0 1 0 0 0 0 Y3 2000H--2FFFH

1 1 0 1 0 0 0 Y14 D000H--DFFFH 1 1 1 0 0 0 0 Y15 E000H--EFFFH 1 1 1 1 0 0 0 Y16 F000H--FFFFH













44

第五章：存储器及其接口——存储器芯片的扩展与连接存储器芯片与 CPU 的连接——部分译码法　除去与存储芯片直接相连的低位地址总线之外，剩余的部分不是全部参与译

码的方法就称为部分译码。其特点是译码电路比较简单，但出现“地址重叠区”，一个存贮单元可以由多个地址对应。

45

第五章：存储器及其接口——存储器芯片的扩展与连接存储器芯片与 CPU 的连接——部分译码法　例 5-3 ：用 8 片 Intel6116(2K×8) 组成 16K×8位的存储器系

统。求每块芯片的地址范围。

2KB

(1)

2KB

(2)

2KB

(8)

译码器

CSCS

CS

Y0

Y1

Y7

A0---A10地址总线

数据总线

D0---D7

A15--A11

中任三根

……......

46

第五章：存储器及其接口——存储器芯片的扩展与连接存储器芯片与 CPU 的连接——地址译码器　将 CPU 与存储器连接时，首先根据系统要求，确定存储器芯片地址范围，然

后进行地址译码，译码输出送给存储器的片选引脚 CS 。能够进行地址译码功能的部件叫做地址译码器。常见的地址译码器如 74LS138 电路。

47

第五章：存储器及其接口——存储器芯片的扩展与连接存储器芯片与 CPU 的连接——地址译码器如图给出了该译码器的引脚和译码逻辑框图。由图可看到，译码器 74LS138

的工作条件是控制端G1=1,G2A*=0,G2B*=0，

译码输入端为 C、 B、 A ，故输出有八种状态，因规定 CS*低电平选中存储器，故译码器输出也是低电平有效。当不满足编译条件时， 74LS138输出全为高电平，相当于译码器未工作。 74LS138 的真值表如下表。

　

0Y

0Y

2Y

3Y

4Y

5Y

0Y

7YC

A2G

B2G

B

A

1G

48

第五章：存储器及其接口——存储器芯片的扩展与连接存储器芯片与 CPU 的连接——地址译码器　

2Y

3Y

4Y

5Y

6Y

7Y

0Y

G1 C B A 译码输出

1 0 0 0 0 0 =0 ，其余为 1

1 0 0 0 0 1 =0 ，其余为 1

1 0 0 0 1 0 =0 ，其余为 1

1 0 0 0 1 1 =0 ，其余为 1

1 0 0 1 0 0 =0 ，其余为 1

1 0 0 1 0 1 =0 ，其余为 1

1 0 0 1 1 0 =0 ，其余为 1

1 0 0 1 1 1 =0 ，其余为 1

不是上述情况 × × × ～全为 17Y

0Y

1Y

AG2 BG2

49


50

第五章：存储器及其接口——典型的半导体芯片举例 SRAM 芯片 HM6116　 6116芯片的容量为 2 K×8 bit ，有 2048个存储单元，需 11根地址线， 7根用于行地址译码输入， 4根用于列译码地址输入，每条列线控制 8位，从而形成了 128×128个存储阵列，即 16 384个存储体。 6116的控制线有三条，片选 CS 、输出允许OE 和读写控制 WE。

A7 1

A6 2

A5 3

A4 4

A3 5

A2 6

A1 7

A0 8

D0 9

D1 10

D2 11

GND 12

24

23

22

21

20

19

18

17

16

15

14

13

VCC

A8

A9

WE

OEA10

CSD7

D6

D5

D4

D3

行译码

…

128×128存储矩阵…

A10

A4…

列 I/O

列译码

输入数据 …

控制逻辑

…

D7

D0

CS

WE

OE

……

A3 A0

…

51

第五章：存储器及其接口——典型的半导体芯片举例 SRAM 芯片 HM6116　 Intel 6116 存储器芯片的工作过程如下：读出时，地址输入线 A10～ A0送来的地址信号经地址译码器送到行、列地址译码器，经译码后选中一个存储单元 ( 其中有 8个存储位 ) ，由 CS、OE、WE 构成读出逻辑(CS=0，OE=0，WE=1) ，打开右面的 8个三态门，被选中单元的 8 位数据经 I/O 电路和三态门送到 D7～D0输出。写入时，地址选中某一存储单元的方法和读出时相同，不过这时CS=0，OE=1，WE=0 ，打开左边的三态门，从 D7～D0端输入的数据经三态门和输入数据控制电路送到 I/O 电路，从而写到存储单元的 8个存储位中。当没有读写操作时， CS=1 ，即片选处于无效状态，输入输出三态门至高阻状态，从而使存储器芯片与系统总线“脱离”。 6116的存取时间在 85 ～ 150 ns 之间。

52

第五章：存储器及其接口——典型的半导体芯片举例 DRAM 芯片 2164　

A7

¡

A0

RAS

CAS

DIN

DOUT

WE

1

2

3

4

5

6

7

8

NC

DIN

WE

RASA0

A2

A1

VDD

16

15

14

13

12

11

10

9 A7

A5

A4

A3

A6

DOUT

CAS

VSS

CAS

RAS

WE

A7¡«A 0

VDD

VSS

地址输入

列地址选通行地址选通

写允许£«5V

地

53

第五章：存储器及其接口——典型的半导体芯片举例 DRAM 芯片 2164　 DRAM 芯片 2164A 的容量为 64 K×1 bit ，即片内有65 536个存储单元，每个单元只有 1 位数据，用 8片2164A 才能构成 64 KB 的存储器。若想在 2164A 芯片内寻址 64 K 个单元，必须用 16条地址线。但为减少地址线引脚数目，地址线又分为行地址线和列地址线，而且分时工作，这样DRAM对外部只需引出 8 条地址线。芯片内部有地址锁存器，利用多路开关，由行地址选通信号 RAS(Row Address Strobe) ，把先送来的 8 位地址送至行地址锁存器，由随后出现的列地址选通信号 CAS(Column Address Strobe) 把后送来的 8 位地址送至列地址锁存器，这 8 条地址线也用手刷新，刷新时一次选中一行， 2 ms 内全部刷新一次。 Intel 2164A 的内部结构示意图如图所示。

54

第五章：存储器及其接口——典型的半导体芯片举例 DRAM 芯片 2164　

128¡Á128存储矩阵

1/128行译码器


128¶Á³ö·Å´óÆ÷

1/128列译码

128¶Á³ö·Å´óÆ÷


1/128行译码器


128¶Á³ö·Å´óÆ÷

1/128列译码

128¶Á³ö·Å´óÆ÷

A0

A1

A2

A3

A4

A5

A6

A7

8位地址锁存器

行时钟缓冲器

列时钟缓冲器

写允许时钟

缓冲器RAS

CAS

WEDIN

数据输入缓冲器

1/4I/O门

输出缓冲器 DOUT

VDD

VSS

55

第五章：存储器及其接口——典型的半导体芯片举例 DRAM 芯片 2164　图中 64 K 存储体由 4个 128×128的存储矩阵组成，每个 128×128的存储矩阵，由 7条行地址线和 7条列地址线进行选择，在芯片内部经地址译码后可分别选择128行和 128列。锁存在行地址锁存器中的七位行地址 RA6～ RA0同时加到 4个存储矩阵上，在每个存储矩阵中都选中一行，则共有 512个存储电路可被选中，它们存放的信息被选通至 512个读出放大器，经过鉴别后锁存或重写。锁存在列地址锁存器中的七位列地址 CA6～ CA0( 相当于地址总线的 A14～ A8) ，在每个存储矩阵中选中一列，然后经过4选 1的 I/O门控电路 (由 RA7、 CA7控制 )选中一个单元，对该单元进行读写。 2164A 数据的读出和写入是分开的，由 WE 信号控制读写。当WE 为高时，实现读出，即所选中单元的内容经过三态输出缓冲器在 DOUT脚读出。而 WE当为低电平时，实现写入， DIN

引脚上的信号经输入三态缓冲器对选中单元进行写入。 2164A 没有片选信号，实际上用行选 RAS 、列选 CAS 信号作为片选信号。

56

第五章：存储器及其接口——典型的半导体芯片举例 EPROM 芯片 2732A　 4K8 位存取时间为 200ns、 250ns；（ 1 ）引脚功能：24 脚，图 5-12（ a）地址线： 12 条， A11~A0数据线： 8 条， O7~O0控制线： 2 条， -CE （片选） -OE ：输出允许（复用）电气引脚： 3 条， Vcc（+5V），GND （地） Vpp（+21V），编程高压，与 -OE引脚复用。

57

第五章：存储器及其接口——典型的半导体芯片举例 EPROM 芯片 2732A　（（ 22）工作方式：）工作方式： 66种种（ 1）读方式：当地址有效后， -CE 和 -OE同时有效，读（ 2 ）待用方式： -CE无效时，保持状态，输出高阻， -OE不起作用，自动进入低功耗（ 125mA降到 35mA）

（ 3 ）编程方式：-OE/Vpp引脚加 21V 高压时，进入编程方式。编程地址送地址引脚，数据引脚输入 8 位编程数据，地址和数

据稳定后， -CE端加1个低有效的 50ms~55ms编程脉冲（直流信号不起作用），写入 1个单元。然后可换地址、数据写第 2个单元。

58

第五章：存储器及其接口——典型的半导体芯片举例 EPROM 芯片 2732A　（（ 22）工作方式：）工作方式： 66种种（ 4 ）编程禁止方式： -OE/Vpp加 21V 高压， -CE加高电平，禁止编程，输出高阻。（ 5）输出禁止方式： -CE 有效， -OE加高电平，禁止输出，数据线高阻。（ 6） Intel 标识符方式： A9引脚加高压， -CE、 -OE 有效时，可从数据线上读出制造厂和器件类型的编码。

59

第五章：存储器及其接口——典型的半导体芯片举例例：有一个 8086CPU 与半导体芯片的接口如图所示，其中存储器芯片#1~#8为 SRAM 芯片 6116(2KB)；#9~#16为 EPROM 芯片 2732(4KB) 。试分析该接口电路的工作特性，计算 RAM区和 ROM区的地址范围 ( 内存为字节编址 ) 。

60

第五章：存储器及其接口——典型的半导体芯片举例

（ 1）奇偶体的分配：单号为偶体（由 A0=0选择，接 D7~D0），双号为奇体（由 BHE选择 *，接D15~D8）；（ 8086 要求）

61


（ 2）地址锁存器的实现： 3片 74LS373对双重总线上的 20位地址和 BHE*信号进行锁存。

373的 G 接 CPU的 ALE ，下降沿锁存 T1 时刻发出的 20位地址和 BHE* 信号

373的OE* 接地，始终输出

62


（ 3）数据收发器的实现： 2片 74LS245对双重总线上的 16位数据进行驱动。245 的使能端G*接 CPU的DEN*，=0 时表示数据允许245的方向端DIR接 CPU的DT/R*，=1 表示 A→B；=0 ，表示 B→A

63


地址范围（以 #1 为例）

0 0 0

A14 A13 A12 C B A

11111111111

00000000000

A11~A1

00××××

A0A15A19~A16

64

第五章：存储器及其接口——典型的半导体芯片举例地址范围（以 #2 为例）

0 0 0

A14 A13 A12 C B A

11111111111

00000000000

A11~A1

10××××

A0

A15A19~A16

65

第五章：存储器及其接口——典型的半导体芯片举例• 其它芯片地址范围计算过程同上。 #3、 #5、 #7由 #17分析； #4、 #6、 #8由 #18分析。则可得各芯片地址范围为：

• #1： 00000H ～ 00FFFH 中的偶地址区• #2： 00000H ～ 00FFFH 中的奇地址区 • #3： 01000H ～ 01FFFH 中的偶地址区；• #4： 01000H ～ 01FFFH 中的奇地址区；• #5： 02000H～ 02FFFH 中的偶地址区；• #6： 02000H～ 02FFFH 中的奇地址区； • #7： 03000H ～ 03FFFH 中的偶地址区： • #8： 03000H ～ 03FFFH 中的奇地址区；

66

第五章：存储器及其接口——典型的半导体芯片举例由 1片 74LS138（#19 ）实现。译码特点：全译码，片内地址线为 12位

A11~A0 ，片外地址为 8为 A19~A12。


1 1 1

A15 A14 A13 C B A

1111111111100000000000

A12~A1

01 1 1 1

A0A19~A16

67



1 1 1

A15 A14 A13 C B A

1111111111100000000000

A12~A1

11 1 1 1

A0A19~A16

68

第五章：存储器及其接口——典型的半导体芯片举例• 其它芯片地址范围计算过程同上。则可得各芯片地址范围为：• #9 ： FE000H～ FFFFFH 中的偶地址区• #10： FE000H～ FFFFFH 中的奇地址区 • #11： FC000H～ FDFFFH 中的偶地址区；• #12： FC000H～ FDFFFH 中的奇地址区；• #13： FA000H～ FBFFFH 中的偶地址区；• #14： FA000H～ FBFFFH 中的奇地址区； • #15： F8000H～ F9FFFH 中的偶地址区： • #16： F8000H～ F9FFFH 中的奇地址区；

69

第五章：存储器及其接口——总结1. 半导体存储器的基本知识，要求达到“识记”层次。

a. SRAM、DRAM、 EPROM和 ROM 的区别。 b. 半导体存储器芯片的主要性能指标。 c. 半导体存储器的基本结构。 d. 内存储器中的数据组织。

2. 存储器接口的基本技术。 a. 典型的 3 ～ 8 译码器芯片 74LS138 的应用，要求达到“综合应

用”层次。 b. 采用基本门电路实现内存储器的片选，要求达到“综合应用”层次。

c. 存储空间的地址分配和片选技术，要求达到“综合应用”层次。

3. 典型的半导体存储器芯片，要求达到“了解”层次。 a. 典型的 SRAM 芯片 6116 的外特性——各引脚的功能。 b. 典型的 DRAM 芯片 2164 的外特性——各引脚的功能。 c. 典型的 EPROM 芯片 2732 的外特性——各引脚的功能。

Documents

微型计算机原理及其应用 —— 第五章：存储器及其接口