Upload
ngokhanh
View
227
Download
2
Embed Size (px)
Citation preview
先端磁気デバイス研
繊維学部村上 研
田中・エルナン 研
SIS先進デバイス
研究会
信州先端
研究会
東京大学桜井 研
東京工業大学岡田・松下研
長崎大学
浅沼 研(株)豊田
中央研究所
(株)東芝
(株)メイコー
新光電気工業(株)
(株)
トヨタ自動車(株)
(株)
中山 研
先端磁気デバイス研
豊島産業(株)
先端磁気デバイス 研究室(佐藤・曽根原)~ 電子機器のグリーン化を目指す磁気デバイス・センサの開発(平成24年度)~
☞ http://amdl.shinshu-u.ac.jp先端磁気デバイス研究室 HPamdl 検 索最新・詳細な情報は,
工学部内 長野市ものづくり支援センター(UFO Nagnao) クリーンルームでの作業の様子
作製された各種デバイスとネットワークアナライザおよび
インピーダンスマテリアルアナライザによるデバイスの高周波測定の様子
グリーンデバイス用複合材料と振動試料型磁力計(VSM)を用いた
磁性材料の磁化測定の様子
基礎学習や研究室ゼミでの報告,国内外の学会・研究会で発表
HFSS, JMAG-Studioによる電磁界シミュレーション
我々はデバイス(電子部品)レベルで省エネを真剣に考え,磁気技術を利用したグリーン(省エネ・低損失・高効率)デバイス/システムを
企業・学内外の学術機関と連携し研究・開発しています
☞ 研究テーマ と 担当者 ☞ 連携体制
学外
パルス着磁用回路
フォトマスクの設計
学内
☞ 研究室の日常など
次世代電気自動車用光プローブ電流センサの開発
携帯端末向けVHF帯マルチメディア放送対応高感度・小型アンテナの開発
LLG Micromagnetic Simulatorを利用した軟/硬磁性材料の動的磁化挙動解析
電磁波吸収磁性材料・繊維の開発
超低消費電力グリーン次世代LSI用パワープレーナインダクタと基盤技術の開発
[M2] 小林 洸貴,佐藤 史宏,菅河 雄一朗
[M1] 石立 一馬,萩田 和洋,[M0] 矢崎 裕一朗
[M2] 鈴木 伸,[M1] 森崎 裕基,[B4] 片山 智也
[M2] 前田 貴大,[M1] 松村 篤,山田 雅人,[B4] 市ノ瀬 南
携帯端末RF回路用高集積化インダクタ素子などの開発[M2] 大日方 洋介,鈴木 邦彦,[M1] 蔵本 豊,湖口 淳,中村 謙吾
[M0] 降幡 和彰,柄澤 大樹,[B4] 釜田 大幹,中村 友基
左手系デバイス・回路を利用した無線回路用高性能フィルタの開発
[M1] 中込 隆治,[M0] 吉作 祥明
850μm
BA
研究背景
プレーナパワーインダクタの内蔵化
携帯電子機器内部のDC-DCコンバータ数増加
DC-DCコンバータの小型化不可欠
20m-thick, 2-turn copper spiral-coil (850 × 850m2)
10m thick Zn-ferrite
Interposer substrate
Interposer substrate
インダクタの目標構造
作製されたインダクタ
磁心材料として Znフェライトめっき膜 (東京工業大学 岡田・松下研;共同研究)を使用
パッケージ集積化インダクタの試作
① スイッチング周波数の高周波化
現在~今後の展望
最も体積が大きいインダクタの小型化
インダクタの小型化へのアプローチ
段階① 分散電源の集積化
段階② 知的パワーマネジメント
・最適化制御
最新のマルチコアCPUの消費電力は200 Wに達する
LSIのグリーン化プロジェクト・H17-22 JST-CREST(文科省)・信州大学グリーン・イノベーション研究事業
配線損失:低減
作製されたインダクタの特性
マイクロレベルでのDC-DCコンバータによる制御により,無駄な消費電力削減
例)ノートパソコン
・フェライトめっき膜は低温(~90 ℃)で作製可能
・磁性体であるので透磁率を持つ
・自然共鳴周波数が高い
磁束を閉じ込めるため,インダクタンス増
樹脂パッケージにインダクタを集積化する上でも問題なし
数十~数百MHzの高周波でも利用可能
多くの電子機器は,駆動電圧が異なる負荷(LSIなど)によって構成されている
フェライトめっき膜の特徴
S1
Io
S2 C Vo
L
Vi
降圧型(Vo>Vi)
インダクタが最も体積が大
降圧型DC-DCコンバータにおいて
② 磁心利用によるインダクタンス増加・インダクタ自体のサイズを小型にできる
・磁束を閉じ込める
導体の短縮 損失低減,効率増加
バッテリーの駆動時間が延びる
クロストークノイズを削減
プレーナ(平坦)スパイラルインダクタ低背化,相互インダクタンスの面で有利
外鉄磁心閉磁路構造漏れ磁束が少なく,クロストークノイズ削減
・集積化パワーインダクタ
・DC-DCコンバータ回路技術
・インダクタのパッケージ内蔵
インターポーザ(パッケージ)基板
H22年度までの研究
信州大学 田中・エルナン研;共同研究
段階①が終わったらインダクタをパッケージ内蔵化した基板上にLSIチップを搭載し,電源を試作する
東京大学 桜井研;共同研究
近年,LSIは低電圧・大電流駆動となっている
集中電源方式 分散電源方式(POL) パッケージ集積化電源
分散電源方式(POL)に
超低消費電力グリーンLSIの基盤技術の開発
新光電気工業(株);共同研究LSIパッケージ技術
進化型計算アルゴリズムとその応用
先端LSIの開発
配線損失増大 問題
(マイクロスマートグリッド)
LSIチップを三次元積層してトランジスタ密度を上げ,消費電力を抑える
DC-DCコンバータ~LSIの配線:短実現するためには,インダクタ作製技術,
パッケージング技術,LSI開発技術などの技術が必要となる
パッケージ集積化電源へ
DC-DCコンバータの回路図AC 100 ~ 240 [V]
DC 15 ~ 20 [V], 3 ~ 5 [A] 充電
回路
DC/DC
DC/DC
DC/DC
DC/DC
DC/DCDC ~1 [V],
~10 [A]
DC 1.5 V
DC 5 V
DC±30 V
; スイッチング電源
ノートパソコンの内部
MPU
メモリ
HDD
液晶
パネル
その他
ACアダプタ
バッテリ
低消費電力グリーン次世代LSI用パワープレーナインダクタと基盤技術の開発
]H[i
o
osc
oi V
V
ΔIf
VVL
L
スイッチング周波数 [Hz]
インダクタのリップル電流 [A]
127.5μm127.5μm 30μm10μm 30μmA
B
A B
Not deposited
Thin
上面図 断面図
A B
LSIDC‐DC LSIDC‐DC
C LLSI
Switches and control circuit
いくつかの課題が残り,十分な特性得られず.
磁性膜装荷インダクタのLSIパッケージ内蔵化に成功!!
しかし,世界初 850 m角サイズのインダクタでは,3.2 A程度までは,利用可能
30 %減少Top Zn ferrite Core
Bottom Zn ferrite Core
1285m
850
m s
quar
e in
siz
e
Indu
ctan
ce L
[nH
]
(at 26 MHz)
磁心に用いる材料
研究状況
作製工程
BASF社製 D50=1.1mカルボニル鉄粉HQ
2 μm
粒子径小 高周波損失小
線形領域広 大電流に対応
1 10 1000
5
10
Frequency f [MHz]
Indu
ctan
ce L
[nH
] 空心 磁性膜
1 10 1000
5
10
15
20
25
Frequency f [MHz]
空心 磁性膜
Q f
acto
r
高周波に対応
磁気飽和しにくい
・現在作製中のインダクタの実測値と解析値比較・より高透磁率な材料の作製・研究・コイルのターン数を変化させ,特性を検討
解析結果
A B
-500 0 500
-2
-1
0
1
2
Magnetic field H [kA/m]
Mag
neti
zati
on M
[T
]
2液性エポキシ樹脂
初期状態がペースト状
集積化が可能
数十μmで塗布可能
1mm
スクリーン印刷法
焼成温度 140℃
インダクタ構造
2-turncopper spiral-coil 空心の約2倍増
空心の約2倍増
Composite material core
polyimide
現在~今後の展望
32µm41µm
20µm
パッケージレベルDCパワーグリッドの構想案複数のアプリケーションLSIと,これらに直流電力を供給するPOLコンバータが同一パッケージに集積されたパワーデリバリー方式
Interposer
Distributed DC power-line
MainDC-DC
Large current Lon package
VIN
Dri
ver
PWM controller
Capacitor
Embedded inductor
Dri
ver
PWM controller
VOUT
fSIOUT
Capacitor
InternalCircuit
InternalCircuit
LSI
LSI
Sub DC-DC
Sub DC-DC
・Main DC-DC converter
・Sub DC-DC converter
携帯電話の場合
リチウムイオンバッテリー
MainDC-DC
SubDC-DC LSI
3.6 V 1.5 V 1.0 V1.0 A
入力電圧と出力電圧の差が大きいと,
大きなインダクタが必要となる
電力変換効率が悪い段階的に電力変換を行う必要がある
1.8 A
各々のDC-DCコンバータに求められるインダクタの磁性材料
パッケージに集積化可能で,大電流駆動への対応ができる材料
パッケージに内蔵可能で,インダクタの薄型化へアプローチできる材料
LSIとPOLコンバータを同一パッケージに集積するためには,
大きな面積を有するインダクタの小型化が必要不可欠
磁心利用により,インダクタ自体のサイズを小型化
初期状態がペースト上で,磁気飽和しにくい 複合材料
高透磁率を有し,低温で作製できる フェライトめっき膜
EV・HEVの普及と発展
・バッテリの充放電電流検出
・回生エネルギーの直流変換制御
横Kerr効果
① 0 [A] ② I [A] ③ IS [A]
縦Kerr効果
磁性膜磁気モーメント
入射光反射光
被測定対象物(バスバ,導線等)
電流が流れると,
K max,K
磁気Kerr効果の応用原理
は,電流磁界に依存
電流センシング可能!!
磁性膜が飽和
(は,材料や入射角などにも依存)
が大きい材料の探索も研究の一つ!
~光プローブ電流センサ~
「CO2排出量削減」と「使用電力の省エネ」
そもそも自動車内の
電流センサの役割
・モータ駆動制御
って・・・?
~本研究で開発した電流センサ~
※IGBTはハイサイドとローサイドで同時ONは厳禁!
パワーコントロールユニット (PCU) の回路ブロック
ヨークが不必要であるため小型・軽量化が可能!!
光でセンサ信号を伝送するため電磁ノイズが重畳しない!!
光プローブ電流センサの特徴
etc…
光プローブ電流センサの構造
電流センサへの応用
被測定電流により磁界が生じる
センサ素子である磁性体の磁化回転
(c)横Kerr効果から(b)縦Kerr効果へ変化
反射光に変化が生じる
センサ原理
光学素子を用いて「偏光,分光」を行い,フォトダイオードを用いて光-電気変換を行う.
光学素子 : ¼波長板,PBS, etc…..
~さらなる性能を求めて~
ものづくりセンター UFO Nagano 内にあるクリーンルームを利用し,スパッタ装置を用いた磁性薄膜の作製を行っている.
RF3元スパッタ装置
~これからの自動車の電流センサに求められること~
・ 自動車の駆動電流の大電流化
・ 自動車内の温度変化への対応
・ 省エネ化に向け小型・軽量化
光プローブ電流センサ内の構造
センサ素子である磁性体
本研究では,上記の項目を達成するため磁性体の探索や開発を行っており,
下記のような特別な実験装置を利用し磁性膜を作製し,磁気特性や磁気光学特性の検証を行っている.
本センサ ホールセンサ 利点
伝送媒体 光 電気 電磁ノイズが重畳しない
伝送過程 光プローブ 導体のワイヤー 非常に軽量
ホールセンサに対する光プローブセンサの利点○
小型化が可能であるため,本電流センサはIGBTのエミッタ近傍に設置できる!
○
測定原理
デッドタイムはできるだけ短い方が省エネ!
しかし,デッドタイム期間中はローサイドの内蔵ダイオード導通による電力損失がある
電流センサの現状
磁気ヨーク付きホール電流センサ
が主流
ヨークがあるため外部磁界の影響を受けにくいが…
磁気ヨーク付き
小型・軽量化に限界がある!
そのため,電流センサは
IGBTのエミッタ近傍に設置
するのが理想だが・・・
ホール電流センサでは理想の位置に設置するのは不可能・・・
+
+
E2
G2C2
V~
スライダック
AC 100 V
VDC
E1
G1
C1
340 Vmax交流電流計
倍電圧整流回路 IGBTモジュール
( 60 Hz)
i
スイッチング電流測定用回路として模擬PCU回路を作製
実験回路図
実験の外観写真
スイッチング電流の観測
各IGBTについて
リアクトル
被測定電流
L
測定結果
ハイサイド:常に OFF
ローサイド:上図のようなパルス信号
バスバに上図のようなクアッドパルスのスイッチング電流が流れる
光プローブ電流センサ
浮遊磁界の影響の低減が今後の研究課題の一つに!
0 200 400 600 800
0
0.2
0.4
0.6
0.8
1
0
1
2
Time [s]
Opt
ical
sen
sor
outp
ut V
o [V
]
Hal
l sen
sor
outp
ut [
V]
;光プローブ電流センサ
;ホール電流センサ
VDC [V] 340
リアクトルの
インダクタンス L[mH]1
パルスのON時間[s] 50
パルス数 4
測定条件
スイッチング電流のピーク値 ip
A68p i
目指すはホール電流センサよりも
優れたS/N比の電流センサ ! !
~研究背景~
次世代電気自動車用光プローブ電流センサの開発
媒質中の電磁波の波長
波長短縮効果
空気中の電磁波長: 媒質中の電磁波長:
誘電体媒質
r ≠ r
複合媒質
r=r=1
r = r (≒1)空気中
反射波の抑制
反射波
従来品(携帯電話内蔵用の主なアンテナ) 本研究
・大きな波長短縮効果により,従来よりも小型化が可能
・波動インピーダンス整合により,受信電力の増加
本研究のメリット
小型化と高感度化の両立
空気中の透磁率:0比透磁率:r
空気中の誘電率:0比誘電率:r
r0
r0s εε
μμΖ [Ω]
媒質中の波動インピーダンス
波動インピーダンス整合
rのみを持つ材料
~携帯電話に搭載されている機能~
(2012年4月1日開始)
新サービス(NOTTV)
アンテナサイズは波長に依存するため,低周波のサービスほどアンテナサイズは大きくなるため
50~70mm
ヘリカルアンテナ 材料の装荷
Φ5mm以下
携帯電話のマルチ無線化により複数のアンテナを搭載
携帯電話の小型・薄型化によりアンテナ搭載スペース縮小
アンテナの小型化の要求
さらに,
アンテナ小型化に伴う感度の劣化の抑制の要求
現在
13cm
新サービス対応ロッドアンテナ
AQUOS PHONE SH-06D
アンテナ長さの低減
アンテナ小型化へのアプローチ
ソレノイド状に
材料よる小型化
材料に対する要求高い透磁率と誘電率を有し
かつ透磁率と誘電率が等しい
内蔵可能なアンテナサイズ
伸ばすことによって長さを緩和
rr
1 [m]
rとr
を持つ材料
研究背景
原理・作製
円柱加工磁性微粒子
ヘリカルアンテナ
角柱型複合材料
型に流し込む
焼成
混合
材料ペースト
直径5mmに加工
100 mm
r r
アンテナ作製までの流れ
エポキシ樹脂
加工
150 200 250-30
-20
-10
0
Frequency f [MHz]
Ret
urn
loss
[dB
]
215
14.5 MHz
反射損失
207.5~222MHzで-10dB以下の帯域幅の確保
従来以上に小型化と感度劣化の抑制の両立したアンテナが要求される
研究成果
150 200 250-30
-20
-10
0
Frequency f [MHz]
Ret
urn
loss
[dB
]
215 MHz32.1 dB
7 MHzの帯域幅
反射損失特性
以前までの研究成果
5 mm
64 mm
複合材料の詳細磁性微粒子: 平均粒径D50=3 m誘電体材料: 一液性エポキシ樹脂
複合材料の詳細磁性微粒子: 平均粒径D50=3 m誘電体材料: 二液性エポキシ樹脂
’ = 4.8’ = 7.9
’ = 6.3’ = 11.5
焼成後
クラスターによりクラックが生じる
粒子状硬化剤
主剤
磁性微粒子
課題
クラスターにより渦電流損失が大きくなる
54 mm
5 mm
アンテナサイズダウン
一液性エポキシ樹脂を用いた複合材料
焼成後
磁性微粒子
主剤+硬化剤
二液性エポキシ樹脂に改善
現在の研究成果 課題と今後の展望
D50=3.0 μm D50=2.0 μm
Fe-Si-B-Cr系アモルファス合金粒子の粒径サイズの縮小化
粒径が小さくすることによる渦電流損を低減
硬化剤が液体の二液性エポキシ樹脂を
用いることで,微粒子の分散性の向上
10m 10m
作製プロセス変更による微粒子の分散性向上
・ 低粘度,比重差による粒子沈殿
・ 磁性微粒子による損失150 200 250
-30
-20
-10
0
Frequency f [MHz]
Ret
urn
loss
[dB
]
210.6 [MHz]-25.8 [dB]
7.3 MHzの帯域幅
反射損失特性
研究目標
携帯端末向けVHF帯マルチメディア放送対応高感度・小型アンテナの開発
デュプレクサ
方向性結合器 アイソレータPABPFバラン
APC
LNABPFLNAバラン
BPF
分配器 VCO
研究背景研究背景
携帯電話サービスの多様化
通信方式別使用周波数帯域
・国際ローミング対応・マルチメディア放送,無線LAN,
Bluetoothなど多機能化
近年の携帯電話の動向
異なる周波数に応じたRF回路が複数必要
外鉄磁心構造
0.1 0.5 1-13
-12
-11
-10
Frequency f [GHz]
Cro
ssta
lk|V
2/V
1| [
dB]
Air coreSlit-patterned mag. film
20.1 0.2 0.4 1 2-23
-22
-21
-20
-19
-18
-17
-16
-15
Frequency f [GHz]
Cro
ssta
lk|V
2/V
1| [
dB] Air core
Slit-patterned mag. film
今年度より導入された解析装置HFSSにより更なるクロストーク抑制が可能な
インダクタ,伝送線路のモデルを考案中
・デザイン性や便宜性
更なる薄型化・軽量化
今後の展望
RF input
RF Output
Drain bias
Gate bias
HEMT
Input matching circuit
薄膜デバイスの集積(高密度化)
配線技術 / デバイス技術 広帯域使用可能型デバイス インダクタンス可変技術
研究へのアプローチ
磁性膜によりインダクタのクロストーク
抑制
面内クロストーク抑制効果 層間クロストーク抑制効果
磁性膜
配線に磁性膜を被覆
線間及び層間クロストーク抑制可能
同一面内における線間クロストーク抑制効果磁性膜の影響
0.1 0.5 1 5-50
-40
-30
-20
-10
0
Frequency f [GHz]
Far
-end
cro
ssta
lk |
S41
| [dB
]
8
tNi-P [m] 0 2 4 6
-10dB
磁性膜被覆構造
ライン長:l = 25 mm
ライン幅:L = 130 m
スペースS = 50 m
磁性膜により隣接配線間のクロストーク
抑制
LNAの一例
高密度化への流れ
現状の携帯電話RFフロント/エンド内部
インピーダンス整合用トランス チューナブルインダクタクロストーク抑制技術
他の電子部品と比べ、インダクタは占有面積が広い
RF-ICの3次元的配置
RF-IC チップサイズパッケージ
RF-ICの2次元的配置
小型化部品点数削減
近傍配線への影響(クロストーク問題)
566m
m
隣接配線に磁束が鎖交
面内クロストーク抑制
層間クロストーク抑制空心モデル磁束が鎖交している様子
インダクタの上面図
FR-4GND
magnetic flux Signal line
磁性膜を装荷することでクロストークの抑制効果が得られた
解析モデル図
作製したTEG
(Test Element Group)
更なる高密度配線における面内及び層間のクロストーク抑制技術の開発
伝送線路及びインダクタを従来以上に高密度に配置し更なるデバイスの小型化を目指す
クロストーク抑制技術
携帯端末RF回路用高集積化インダクタ素子などの開発
☆小型化・部品点数削減への一歩☆ LNA・PA・BPF・アンテナなどの回路間で,反射による電力損失やノイズ発生を低減
インピーダンス整合器に着目
Antenna
BPF LNA
BPF + LNA
高周波回路のブロック図
・LC共振により使用可能周波数の狭帯域化
・部品数の増加C1 C2 C3
L1 L2
1/4波長伝送線路
LC整合器
・特定の周波数のみでの使用・実用的なサイズが得られない
従来
本研究室
・単一素子でインピーダンス整合器を構成・使用可能周波数の広帯域化・デバイスサイズの縮小(厚さ 数十µm)
単巻トランス簡易図
1025[µ
m]
800 [µm]
A B
巻数比を変化させることにより,インピーダンス整合可能であった
現在、解析装置(HFSS)により更なる性能向上のための構造検討中
A B
それぞれがデバイス構成において固有のインピーダンスを有するため,伝送過程で反射が生じ,電力損失が発生
アプローチ
広帯域使用可能型デバイスの開発
作成したデバイス上面図
A-B 断面模式図
構造決定次第,デバイス作製in クリーンルーム
rr44
'
f
cl ※l
LC整合器用チップインダクタの概観と寸法
薄膜単巻トランス構造により
・解析モデルの設計(Auto CAD)
・設計⇒解析結果の検討⇒再設計⇒解析
今日の自分を 昨日へ捨てろAdvance for myself 佐藤・曽根原研
高周波回路において,数多く用いられている
デバイス作製実績&今後の展望
Mag
net
izat
ion
M
N
N
N
Hard axis
Easy axis
HDC
Hard magnetic film
Soft magnetic film
Mr
Pulse current Ip
Magnetizing coil
Insulator film
パルス電流によって硬磁性膜の残留磁化Mrを変化
軟磁性膜の磁化困難軸方向における比透磁率rが変化
硬磁性膜から発生する(軟磁性膜に印加される)バイアス磁界HDCが変化
既報のチューナブルデバイス
MEMS方式 磁界バイアス方式
・作製が困難・電流を流し続ける
軟磁性膜困難軸方向における透磁率の制御方法
本研究
パルス電流による軟磁性膜の透磁率制御
⇒省エネが可能
1DCk0
sr
HH
M
Ms:飽和磁化Hk:異方性磁界
透磁率変化により,インダクタンス変化
1.5 214
16
18
20
22
24
Indu
ctan
ce L
[nH
]
Magnetization current Ip+ [A]
5.0%
5.3%
3.3% spacing 10m
spacing 30m
spacing 50m
2.41.1
25
1.5 2 2.550
60
70
80
90
Magnetization current Ip+ [A]
Indu
ctan
ce L
[nH
]
1.2
5.0%
4.7%
spacing 5m
spacing 10m
スパイラルインダクタ ミアンダインダクタ
50MHzにおけるインダクタンスの着磁電流依存性
100MHzにおけるインダクタンスの着磁電流依存性
着磁電流を変化させることで1つのピークをとるようにLが変化!!
チューナブルインダクタの試作
Ip- ∝ Hp-
Ip+∝ Hp+
ハード磁性膜を磁気飽和させ磁気履歴を消去する
Ip- :負のパルス電流
Hp-:負のパルス電流磁界
(1)
(2)
(3)
(1) (2)
(3)
(1)
(2)
(3)
Ip+ :正のパルス電流
Hp+:正のパルス電流磁界
着磁電流(磁界)の大きさを制御する
電流磁界よりハード磁性膜の残留磁化Mrを制御する
スパイラルインダクタ ミアンダインダクタ
-10 0 10
-1
0
1
Applied magnetic field H [kA/m]
Mag
neti
zati
on M
[T
]
Easy axis
Hard axis
複素比透磁率実部 : 2200強磁性共鳴周波数 : 880 MHz
保磁力(容易軸):2.8kA/m飽和磁化: 1.23 T
異方性磁界:207kA/m
使用した磁性膜の磁気特性
10 100 10000
500
1000
1500
2000
2500
3000
Frequency f [MHz]
com
plex
rel
ativ
e pe
rmea
bili
ty '
''
' ''
-2 -1 0 1 2
-1
0
1
Applied magnetic field H [kA/m]
Mag
neti
zati
on M
[T
]
Hard axis
Easy axis
飽和磁化:1.22T異方性磁界:0.56kA/m
MEMS方式
問題点
ターン数: 4.5スペース幅:
5,10m
ターン数: 5.5スペース幅:
10,30,50m
FeSiOグラニュラー磁性膜(ソフト磁性膜)
FeCoSm(ハード磁性膜)
測定結果‐インダクタンスの着磁電流依存性‐
実用化のためにはLの変化率を増大させる必要あり
◦Lの変化率を増大させるために
磁性膜の検討・角型比の悪いハード膜を使用・消磁状態における
ハード膜の磁区構造の改善⇒ 制御性の向上
デバイス構造の検討・着磁磁界の均一化
⇒ 制御性の向上
さらに
最終的には・GHz帯への対応・mサイズでの作製
チューナブルデバイス…電気的に特性を変化させることが出来るデバイス➠1つのデバイスで複数の周波数帯をカバー出来るマルチバンド型デバイ
ス RF-ICの小型化が可能に!!
パルス着磁方式パルス着磁方式
インピーダンス整合用薄膜トランス
原理・構造
チューナブルインダクタ
課題
Left handed
Right handedNot propagate
Not propagate
近年の情報通信の高周波化・数百MHz~GHz帯の高周波信号-例:携帯電話、無線LAN 、 CPU周辺回路、データ通信など
・高周波伝送によるノイズ発生 ⇒ 周辺機器・周辺回路への悪影響・最近では、ICチップ内配線同士のノイズ干渉も顕在化している
研究背景
・コモンモードチョークコイル・電源回路ノイズ対策・高周波ノイズ対策(差動信号伝送)
・チップ部品
従来技術
・小型化・高周波化・広帯域化が求められている
原理 構造
<差動モード>
<コモンモード>
2線路が同電位⇒線間LL,線間CRが機能しない
<LCの組合せによる伝搬動作>
左手系伝送線路理論により,コモンモードでのみ信号が減衰→コモンモードフィルタとして動作
研究背景
電流 電流
断面に対して均一に流れる=抵抗(損失)が小さい
表皮効果で外側に偏って流れる=有効断面積の減少=抵抗(損失)が大きい
原因:高周波電流によって発生する高周波磁束による電磁誘導で、中心付近に逆向きの起電力が生じ、中心ほど電流が流れにくい
電流磁束変化を打ち消す
誘導起電力
電流の周りに磁界が生じる(アンペールの右ねじの法則)
原理
(a)通常の表皮効果 (b)抑制方法その1 (c)抑制方法その2
(a)通常は、発生する磁束を打ち消すように、誘導起電力が生じ、表皮効果が発生する。
断面構造図■正の透磁率材料■負の透磁率材料
(b)負の透磁率材料を用いて、積層すると、正と負の透磁率により、隣接する磁束が正と負の磁束となり、局所的に磁束が相殺され、誘導起電力が減少し、表皮効果が抑制される。
ただし、磁束密度に位置分布があるため、膜厚を均一にすると、磁束密度×面積=磁束が隣接する層で、ゼロにならない。
(c)磁束密度分布に応じて、積層厚さを変え、隣接する層同士の磁束を同じにすることで、磁束の相殺効果を高める。これにより、誘導起電力が抑制され、表皮効果がより小さくなる。
Current density : J
Composite current density : J’
Distance from the center : r[m]
Magnetic field : H
Permeability : μ
Magnetic flux density : B
Induced electromotive force : e
Distance from the center : r[m]
Distance from the center : r[m]
差動伝送線路の場合(正負の信号線を並べる)電磁波放射が抑制される
+Vin ‐Vin
差動信号のずれがあると、同相成分(コモンモード)が発生⇒ ノイズの発生源となる
正の透磁率材料と負の透磁率材料を交互に配置し表皮効果を低減する
薄膜構造にすることにより小型化可能
表皮効果により線路での損失が大きくなる
構造
正の透磁率材料と負の透磁率材料を交互に積層した構造 3~5μm
負の透磁率材料
正の透磁率材料
コモンモードフィルタ
+Vin
-Vin
差動線路により電磁波放射をキャンセル
不要同相成分をフィルタで抑制
伝送線路
HFSSを用いて解析
~ 負の透磁率を用いた積層低損失線路 ~
左手系メタマテリアル
electric field
magnetic field
phase velocity
group velocity
electric field
group velocity
magnetic field
phase velocity
Left handed Right handed
0 1 2 3-20
-10
0
frequency[GHz]
Tra
nsm
issi
on c
oeff
icie
nt S
21[d
B]
differential
common
コモンモードで大きな減衰
CL → LR
LL → CR
Low HighFrequency f
CL → LR
CR → CR
Not propagate
Left handed Right handed
・Differential-mode
・Common-mode
直列要素分路要素
直列要素分路要素
Right handed
Top view
Lower layerUpper layer
Bird’s eye view
CPLP/2
V1+ V2
+
V1‐ V2
‐
2CL
LR/2
LP/2 CP
LR/2
2CL LP/2
2CL
LR/2
LP/2
LR/2
2CLCR
LL
LL
CR
<D-CRLH equivalent circuit>
CR
LR/2LR/2
LLLP/2 LP/2
2CL2CL
左手系デバイス・回路を利用した無線回路用高性能フィルタの開発
~ 左手系伝送線路を用いたコモンモードフィルタの開発 ~