第七讲 ASIC 的可编程器件实现方法

浙大微电子 1/40

第七讲ASIC 的可编程器件实现方法

浙大微电子韩雁2013.4


电路实现形式与成本的考量• 对于数量较大的专用集

成电路 – 采用版图设计的方法进

行批量生产较为合理– 全定制与标准单元法均

属于版图设计的方法• 但当数量较小 , 或仅是

为某些样机研制样片 – 用现场可编程器件的方

法来实现 , 将是更合理的选择


可编程器件与现场可编程器件• 可编程器件家族

1. 可编程只读存储器 ROM 系列2. 可编程逻辑器件 PLD 系列3. 规模和功能都上了一个档次的 CPLD 系列4. 现场可编程门阵列 FPGA 系列

• 可编程器件的编程方法– 工厂的掩膜编程方法可编程 ROM 系列中的 ROM 和可编程逻辑器件中的 P

LA– 用户的现场编程方法除上面两类的其它器件

• 用户现场编程方法有着十分明显的优越性 , 具有十分强大的生命力和发展潜力。





1 、可编程只读存储器系列 • ROM （ Read Only Memory ）• PROM （ Programmable ROM ）• EPROM （ Erasable PROM ）• EEPROM/E2PROM （ Electrical EPROM

）


ROM ( 工厂掩膜编程 )

问题：

能读出 0 电平吗？


PROM （用户现场编程）

熔丝型 PROM 单元结构结破坏型 PROM 单元结构

称为一次性可编程只读存储器

问题：会不会整个字节都被编程为“ 1” 或“ 0” ？

如何避免？


1. 熔丝（ Fuse ）技术是用熔丝作为开关元件，这些开关元件在未编程

时处于连通状态，加电编程时，在不需要连接处将熔丝熔断，最终形成的熔丝模式决定了整个器件的逻辑功能（前页左）。

2. 反熔丝（ Anti-Fuse ）技术也称熔通技术，这类器件是用逆熔丝作为开关元

件。这些开关元件在未编程时处于开路状态，编程时，在需要连接处的开关元件两端加上编程电压将其融通（前页右）。


EPROM （可擦除式现场编程）采用可逆工作机理的“浮栅”雪崩注入 MOS 电

路写入 1 ：衬底接地， D 端加高压，雪崩击穿，隧道效应，浮栅积累正电荷，形成反型层沟道

读出：字线加高电平

擦除：

紫外光的照射可使浮栅上的电荷获得能量 , 穿过绝缘层 , 跑回衬底

称为光可擦除式（可多次进行）

浮栅结构，写入前全 0

问题：位线应如何配合“ 1” 的写入


EEPROM （电可擦除式现场编程）

叠栅结构，写入前全 1

写入 0 ：

衬底接地， D 端 G 端同时加高压，雪崩击穿，隧道效应，浮栅积累负电荷，阻碍反型层沟道的形成 .

读出： D 端 G 端同时加高电平 .

擦除：

D 端加高压 , G 加 0V, 雪崩击穿发生 , 正电荷注入浮栅中和负电荷 , 存储单元由“ 0” 变为“ 1” 。

可多次进行


Flesh Memory


关于字线电压 VG 的产生电路空载时本身消耗电流 <1uA (0 消耗 )工作时消耗电流 <5mA输出电压 VG = 5-6V建立时间 <20nS在所有的 PVT 下，输出电压变化 <20mV工艺角 PVT 包括 SS,SF,FS,FF,TT负载电容 3pF本身工作电源电压 Vcc=1.5~2.1V （ 1.8V 士 0.3

V ）军品温度范围 : -55°C~125°C电阻必须片内集成


关于位线电压 VD 的产生电路在所有的 PVT 下，电荷泵输出为 6.75V 和 1.6mA

工艺角 PVT 包括 SS,SF,FS,FF,TT

负载 30pF

负载电流从 100uA 到 1.6mA 范围内，输出电压降低小于 150mV

电荷泵的功效要大于 40%

由电荷泵构成的电压源的功效要大于 70%

本身工作电压 Vcc=1.5~2.1V （ 1.8V 士 0.3V ）军品温度范围 : -55°C~125°C

输出电压纹波小于 +-50mv!

面积小于 0.22mm2


2 、可编程逻辑器件 PLD

• 可编“与”逻辑、可编“或”逻辑的PLA

Programmable Logic Array

• 可编“与”逻辑、固定“或”逻辑的PAL

Programmable Array Logic

• I/O 端口亦可编程的 GAL

Generic Array Logic



1. 可编程只读存储器 ROM 系列2. 可编程逻辑器件 PLD 系列

– PLA– PAL– GAL

3. 规模和功能都上了一个档次的 CPLD 系列4. 现场可编程门阵列 FPGA 系列


• 任何组合逻辑的功能最终都可以转化为“与”之“或”的逻辑表达形式

F =ABC + BCD +AD

• 对栅极进行选择性开引线孔实际上就是对电路进行编程

PLA （工厂掩膜编程）

与矩阵

或矩阵


乘积项之和


PAL （现场可编程） PAL 是一种现场可编程的 PLA

参照 PROM 的现场可编程技术让设计者可自己“烧”逻辑（一次性器件）

且只对“与”阵列编程，“或”阵列为固定的。


GAL( 现场可编程 )• 电可擦除的 PAL （参照 EEPROM 叠栅工艺）可多次使用。• 输出端也设计成可编程的宏单元结构，通过对若干个变量的控制 , 可将输出设置成

–组合逻辑输出– 时序逻辑输出–三态输出–双向输入 / 输出





3 、 CPLD• Complex Programmable Logic Device

复杂可编程逻辑器件• 是 FPGA 的雏形• 电路结构与 FPGA 类似，规模、资源比 FP

GA少• FPGA 与 CPLD 的辨别主要是根据其结构特点和工作原理：– 以乘积项方式构成逻辑行为的器件称为 CPLD– 以查表法方式构成逻辑行为的器件称为 FPGA


CPLD FPGA

程序存储不需要 SRAM ，外挂 EEPROM

资源类型组合电路资源丰富触发器资源丰富集成度低高使用场合完成控制逻辑完成比较复杂的算法速度慢快其他资源－锁相环保密性可加密一般不能加密





基本单元由三类模块组成1. CLB ( Configurable Logic

Block) ，实现各种逻辑操作 ,由组合逻辑部件、 D触发器、多路选择器组成

2. 开关矩阵 ( Switching Matrix ) ，完成复杂的内部连接 ,也叫 PIR (Programmable Interconnect Resource)

3. 输入 / 输出模块 ( I/O Block ) ，实现输入、输出、双向、延迟、三态等各种输入 / 输出功能

4 、 FGPA ( 现场可编程逻辑阵列 )


CLB 模块主要组成部件：

•逻辑函数发生器•触发器•数据选择器

函数发生器基于查找表 LUT 单元

查找表LUT

1输入

2输入

3输入

4输入

输出


SM 模块通过自动布线实现各种电路的连接

PIR 由许多金属线段构成，这些线段带有可编程开关


I/0 Block

•输入触发器•输入缓冲器•输出触发 /锁存器•输出缓冲器每个 IOB控制一个引脚它们可被配置为

–输入–输出–双向–三态


其它辅助元器件和连线• PIPs -- Programmble Interconnect Points 可编程的内连点• BIBs -- Bidirectional Interconnect Buffers 双向内连缓冲器• VLL -- Vertical Long Line 垂直长线 , 在垂直方向起快速通道作用• HLL-- Horizontal Long Line 水平长线 , 在水平方向起快速通道作用• 三态缓冲器 ( 3 - State Buffer)• 全局网络 ( Global Net )等等


FPGA 内部样貌


FPGA 产品商品化的 FPGA 产品很多 , 且各有特点：• 由一块 EPROM驱动 , 所有的 ASIC 设计数据都写入 EPR

OM而不是直接写入 FPGA芯片。将这块 EPROM 与 FPG

A芯片相连 , 工作时 , 在通电的瞬间 , 先由 EPROM 将其内部的设计数据灌入 FPGA 中的 SRAM, 形成具体的工作电路配置 , 完成 ASIC 的特定功能。断电后 , SRAM 上的这些数据自然丢失 , 又变成一块通用的 FPGA芯片 , 可派作它用

• 一次性的 , 将采用熔丝技术的 PROM做在 FPGA芯片内部 ,

工作时可不必额外拖带一块 EPROM 电路


•目前世界上有十几家生产 CPLD/FPGA 的公司，最大的四家是：

•ALTERA ，•XILINX，•Lattice ，•Actel，其中 ALTERA 和 XILINX 占有了 60%以上的市

场份额


Altera的主流产品分为两大类•侧重低成本应用 ,容量中等 ,性能可以满足一般的逻辑设计要求 ,如 Cyclone,Cyclone II,V

•侧重于高性能应用 ,容量大 ,性能能满足各类高端应用 ,如 Stratix,Stratix II 等 ,用户可以根据自己实际应用要求进行选择。

开发软件为 QuartusⅡ


Altera Cyclone V : 2011 年推出 ,28nm工艺 , 1.1v内核供电

功能 5CEA2 5CEA5 5CEA8 5CEB5 5CEB9

等效逻辑单元（ LE ） 25,000 48,000 75,000 150,000 300,000

M10K RAM 块 ( Kbits ） 1,560 3,120 4,620 6,160 12,760

PLL 4 4 4 4 4

DSP 39 78 132 220 406

存储器控制硬核 1 1 2 2 2

支持 I/O 电压（ V ） 1.1, 1.2, 1.5, 1.8, 2.5, 3.3


Altera Stratix V : 2011年推出 ,28nm工艺 , 0.85v内核供电 ,大容量高性能 FPGA功能 5SGXA3 5SGXA4 5SGXA5 5SGXA7 5SGXA9 5SGXAB

自适应逻辑模块（ ALM ） 75,500 113,000 160,500 234,750 317,000 397,000

等效逻辑单元（ LE ） 200,000 300,000 425,000 622,000 840,000 1,052,000

Registers 302,000 452,000 642,000 939,000 1,268,000 1,588,000

M20K RAM 块 (20 Kb ） 800 1,316 2,304 2,560 1,600 2,016

总嵌入 RAM （ M bits ） 16 26 45 50 31 39

18x18乘法器 376 376 512 512 1,000 1,500

支持 I/O 电压（ V ） 1.2, 1.5, 1.8, 2.5, 3.3


ALM 和 LE

• ALM 由组合逻辑、两个寄存器和两个加法器构成• 组合部分含 8 个输入，包括一个查找表 (LUT) ，使用 Altera 的专利 LUT 技术，查找表可以在两个自适应 LUT (ALUT)之间进行划分。一个完整的 ALM 可实现一个任意 6 输入功能，但是由于组合逻辑模块有 8 个输入，因此，一个 ALM 可以实现两个功能的各种组合。

　　• 一个等效逻辑单元 LE 基本上可以看成由一个小型的 LUT ，一个 D触发器和一个 2to1 选择器


Xilinx的主流产品分为两大类•侧重低成本应用，容量中等，性能可以满足一般的逻辑设计要求，如 Spartan 系列；

•侧重于高性能应用，容量大，性能能满足各类高端应用，如 Virtex系列

开发软件为 ISE


Xilinx Spartan-6: 2009年初推出， 45nm工艺，面向低成本、低功耗应用

•DSP 块内含 18x18 乘法器、加法器、累加器各 1个

器件逻辑单元

最大 Block RAM（ kb）

DSP块

存储器控制块

最大用户 I/O数

价格（美元）

XC6SLX4 3,840 216 8 0 132 6-10

XC6SLX9 9,152 576 16 2 200 10-15

XC6SLX16 14,579 576 32 2 232 13-25

XC6SLX25 24,051 936 38 2 266 20-42

XC6SLX45 43,661 2,088 58 2 358 30-52

XC6SLX75 74,637 3,096132

4 408 52-80

XC6SLX100 101,261 4,824180

4 480 63-137

XC6SLX150 147,443 4,824180

4 576 97-180


•Xilinx Virtex-6: 2009年初推出， 45nm工艺，面向高性能应用

器件逻辑单元最大 Block RAM（ kb）

DSP块

最大用户I/O 数

XC6VLX75T 74,496 5,616 288 360

XC6VLX130T 128,000 9,504 480 600

XC6VLX195T 199,680 12,384 640 600

XC6VLX240T 241,152 14,976 768 720

XC6VLX365T 364,032 14,976 576 720

XC6VLX550T 549,888 22,752 864 1200

XC6VLX760 758,784 25,920 864 1200


•具有比 6系列更高的性价比，即将量产。

•ARTIX-7 系列：最低成本与功耗•KINTEX-7 系列：最佳性价比•VIRTEX-7 系列：最高带宽和系统性能

Xilinx - 7 系列 : 2011年推出， 28nm 工艺


The End


2012毕设题目• 德国博世公司（上海）电流检测电路芯片设计（ IC ）• 台湾旺宏公司（苏州） IC 输出缓冲器（ IC ）• 北京交大微联公司（杭州）高铁 LEU （轨旁电子单元）设计（ FPGA ）• 杭州镭星科技有限公司图像采集卡（ FPGA ）• 浙江省能源公司太阳能电池巡检与清洁技术（单片机）

Documents

第七讲 ASIC 的可编程器件实现方法