카운터 ( Counter)

카운터 (Counter)IT CookBook, 디지털 논리회로

10

2/65

학습목표학습목표

비동기식 , 동기식 카운터의 설계 과정 및 동작을 이해한다 .

링 카운터와 존슨 카운터의 동작을 이해한다 .IC 카운터를 이용하여 다양한 형태의 카운터를

설계할 수 있는 능력을 배양한다 .카운터의 주요 응용으로서 디지털 시계와 주파수

카운터의 동작 원리를 이해한다 .

3/65

1. 비동기 카운터2. 동기 카운터3. 기타 카운터4. IC 카운터5. 카운터의 응용

목 차목 차

4/65

카운터 (Counter) 입력펄스의 수를 세는 장치 – 대표적인 플립플롭 응용 장치 n- 비트 카운터

하나의 입력과 n 개의 출력으로 구성 (0~2n 카운팅 ) 카운터 시작 , 끝 , 카운팅 순서를 제어하는 별도의 제어단자를 가짐

클록과의 동기 방식에 따라 비동기 카운터 /동기식 카운터로 분류 비동기식 카운터

직렬 카운터 – 플립플롭을 다수 종속으로 연결한 구조 공통의 클록펄스를 갖지 않으므로 플립플롭들의 상태가 동시에 변하지

않음 지연시간 누적 고속카운팅에 부적합 동기식 카운터

병렬 카운터 – 공통의 클록펄스을 이용하여 병렬로 연결 클럭펄스를 통해 동시에 크리거되어 고속 동작에 적합 회로가 복잡

상향 카운터 (up counter)/하향 카운터 (down counter)

Section 01 카운터 (Counter)

5/65

비동기식 카운터 첫 번째 플립플롭의 CP(clock pulse) 입력에만 클록펄스가

입 력 되 고 , 다 른 플 립 플 롭 은 각 플 립 플 롭 의 출 력 을 다 음 플립플롭의 CP 입력으로 사용한다 .

플립플롭의 출력 전이가 다른 플립플롭을 트리거시키는 원인으로 작용 리플 (ripple) 카운터

카운터에서 구별되는 상태의 수가 m 일 때 modulo-m( 간단히 mod-m; m 진 ) 의 카운터라고 함

n=ceil(log2m) 개의 플립플롭을 사용

J-K 플립플롭 또는 T 플립플롭을 사용하여 구성 J/K 모든 입력을 1 로 하거나 T 입력을 1 로하여 토클로 동작하도록

함

Section 01 비동기식 카운터

6/65

1. 상향 비동기식 카운터

4 비트 2 진 상향 카운터 : 16 진 (mod-16) 카운터

클록펄스 QD QC QB QA 10 진수1 0 0 0 0 02 0 0 0 1 13 0 0 1 0 24 0 0 1 1 35 0 1 0 0 46 0 1 0 1 57 0 1 1 0 68 0 1 1 1 79 1 0 0 0 8

10 1 0 0 1 911 1 0 1 0 1012 1 0 1 1 1113 1 1 0 0 1214 1 1 0 1 1315 1 1 1 0 1416 1 1 1 1 15

계수 상태


7/65

각 플립플롭은 클록펄스의 하강에지에서 변화한다 .

QA 에서는 입력 클록 주파수의 1/2, QB 에서는 1/4, QC 에서는 1/8, QD 에서는 1/16 의 주파수를 갖는 구형파가 얻어진다 .

논리 회로도

타이밍 도

CP

QA

QB

QC

QD

0

0

0

0

0 0 0 0 0 0 0 0

0

0

0 0 0

0 0

0 0

0 0 0 0

0 0 0 0

0 0 0 0

1 1 1 1 1 1 1 1

111

1 1

1 1 11

11

1 1

1 1

1 1 1 1

11 1

1 1

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15상태

0

0

0

0


8/65

상태도

4 비트 2 진 상향 카운터 ( 상승 에지 트리거 )


9/65

2. 하향 비동기식 카운터

4 비트 2 진 하향 카운터 : 16 진 (mod-16) 카운터

클록펄스 QD QC QB QA 10 진수1 1 1 1 1 152 1 1 1 0 143 1 1 0 1 134 1 1 0 0 125 1 0 1 1 116 1 0 1 0 107 1 0 0 1 98 1 0 0 0 89 0 1 1 1 7

10 0 1 1 0 611 0 1 0 1 512 0 1 0 0 413 0 0 1 1 314 0 0 1 0 215 0 0 0 1 116 0 0 0 0 0

계수 상태


10/65

각 플립플롭은 클록펄스의 상승에지에서 변화 .

QA 에서는 입력 클록 주파수의 1/2, QB 에서는 1/4, QC 에서는 1/8, QD 에서는

1/16 의 주파수를 갖는 구형파가 얻어진다 .

논리 회로도

타이밍 도

CP

QA

QB

QC

QD

0 01

0123456789101112131415상태

1 1

1 1 1 1

1 1 1 1

1 1 1

0

0

0 1 1 1 1 1 10 0 0 0 0 0

0 0 1 0 1 0 1 0 1

1 1 1 1

1 1 1 10 0 0 0 0 0 0 0

0 0 0 0 0 0 0 0

1

1

1

1

15

0000


11/65

상태도

4 비트 2 진 하향 카운터 ( 하강 에지 트리거 )


12/65

3. 비동기 상향 / 하향 카운터

S=0 으로 하면 MUX 의 입력 I0 와 출력 F 가 연결 : 상향 카운터

S=1 로 하면 MUX 의 입력 I1 과 출력 F 가 연결 : 하향 카운터

비동기 4 비트 상향 / 하향 카운터


13/65

4. modulo-m 비동기 카운터

비동기 10 진 카운터 (BCD 카운터 , decade counter)

0 에서 9 까지의 카운트를 반복 BCD 카운터를 구성하려면 4 개의 플립플롭이 필요 16 개의 상태 중에서 10 개의 상태만을 사용

클록펄스 QD QC QB QA 10 진수1 0 0 0 0 02 0 0 0 1 13 0 0 1 0 24 0 0 1 1 35 0 1 0 0 46 0 1 0 1 57 0 1 1 0 68 0 1 1 1 79 1 0 0 0 8

10 1 0 0 1 9

상태표


14/65

카운터 출력이 ( 목표하는 최고 카운트 )+1 에 도달한 순간을 포착하여 모든 플립플롭을 0 으로 Clear

QB 와 QD 출력을 NAND 게이트로 결합하고 그 출력을 모든 플립플롭이 clear 입력에 연결

glitch 는 카운터의 오동작

원인이 될 수 있다 .


CP

QA

QB

QC

QD

glitch

CLR

15/65

3 자리 10 진 카운터의 블록도

3 자리 10 진수인 000~999 까지 카운트할 수 있는 카운터


16/65

5. 프리셋 카운터 0 보다 큰 수로부터 카운터를 시작할 수 있다 . LOAD=0 : 정상적인 상향 카운터로 동작 LOAD=1 : 프리셋 입력으로 초기화 .(PA PB PC=010 이면 , QA QB QC=010)

CP

Q Q Q

QA QB QC

PR

CLR

PA PB PC

LOAD

FF-B FF-CFF-A

JA

KA

JB

KB

JC

KC

1

CLR CLR

PR PR


17/65

이제 LOAD=0 으로 하면 카운트 시작 .

아래의 회로를 추가하여 modulus 를 가변 .

QA QB QC =000 일 때에 한해서 NOR 게이트의 출력 즉 , LOAD=1 이 되고 , 기타의 경우에는 출력이 0 이 된다 . 따라서 PA PB PC =010 으로 설정하고 카운터가 계수를 하여 QA QB QC = 000 이 되는 순간 카운터의 출력은 010

으로 프리세트된다 .

시 작

000 001 010 011 100 101 110 111

010 011 100 101 110 111


18/65

Modulus 설정방법

여기서 n 은 카운터에서의 플립플롭의 수

( 프리세트 카운터의 modulus) = ( 최대 modulus 2n ) - ( 프리세트된 수 )


19/65

플립플롭에서의 전파지연 tPD 인 경우 n 개의 플립플롭을 종속 연결한 비동기 카운터의 전체 전파지연은 ntPD 가 된다 .

이러한 지연 때문에 입력 클록펄스를 모든 플립플롭에 공통으로 인가하는 동기식 카운터를 사용 .

1. 2 비트 동기식 2 진 카운터

00

10

1101

상태도

현재상태 차기상태 플립플롭 입력

QB QA QB QA JB KB JA KA

0 0 0 1 0 x 1 x0 1 1 0 1 x x 11 0 1 1 x 0 1 x1 1 0 0 x 1 x 1

상태 여기표

Section 02 동기식 카운터

20/65

1

XX

Q B0 1

0

1

Q A

1

XXQ B

0 1

0

1

Q A

1 X

X

Q B0 1

0

1

Q A

1

1X

X

Q B0 1

0

1

Q A

1

AB QJ AB QK 1AJ 1AK

2 비트 동기식 카운터 회로 및 타이밍 도

CP

QA

QB

t1 t2 t3 t4

0

0 0

1 0

1 1

1 0

0CP

JA

KA

Q

Q

1

JB

KB

Q

Q

QBQA(LSB)

FF-A FF-B


21/65


J-K 플립플롭을 사용하여 설계

3 비트 동기 2 진 카운터의 상태도

000

010

001111

110

101 011

100


22/65


QC QB QA QC QB QA JC KC JB KB JA KA

0 0 0 0 0 1 0 x 0 x 1 x0 0 1 0 1 0 0 x 1 x x 10 1 0 0 1 1 0 x x 0 1 x0 1 1 1 0 0 1 x x 1 x 11 0 0 1 0 1 x 0 0 x 1 x1 0 1 1 1 0 x 0 1 x x 11 1 0 1 1 1 x 0 x 0 1 x1 1 1 0 0 0 x 1 x 1 x 1

X

1

X X

00 01 11 10

0

1 X

Q B Q A

Q C

X

1

X X

00 01 11 10

0

1

X

Q B Q A

Q C

X

1 X

00 01 11 10

0

1 X

Q B Q A

Q C

X

1

ABC QQJ ABC QQK AB QJ


23/65

X

1X

00 01 11 10

0

1 X

Q B Q A

Q C

X

1 X

1 X

00 01 11 10

0

1 X

Q B Q A

Q C

X

1

1

1 X

1 X

00 01 11 10

0

1 X

Q B Q A

Q C

X

1 1

1

AB QK 1AJ 1AK

CP

QA

QB

QC 0 0 0

0 0

0000

0 0

0

1 1 1 1

1 1 1 1

1 1 1 1

0 1 2 3 4 5 6 7 0상태

0

0

0

CP

JA

KA

Q

Q

1

JB

KB

Q

Q

QBQA(LSB)

FF-A FF-B

JC

KC

Q

Q

FF-C

QC

3 비트 동기식 카운터 회로 및 타이밍 도


ABC QQJ

ABC QQK

AB QJ

AB QK

1AJ1AK

24/65


J-K 플립플롭을 사용하여 설계

00001111

1110

1101

1100

1011

1010

0001

0010

0011

0100

0101

0110

01111000

1001

4 비트 동기식 2 진 카운터의 상태도


25/65

현재 상태 차기 상태 플립플롭 입력QD QC QB QA QD QC QB QA JD KD JC KC JB KB JA KA

0 0 0 0 0 0 0 1 0 × 0 × 0 × 1 ×0 0 0 1 0 0 1 0 0 × 0 × 1 × × 10 0 1 0 0 0 1 1 0 × 0 × × 0 1 ×0 0 1 1 0 1 0 0 0 × 1 × × 1 × 10 1 0 0 0 1 0 1 0 × × 0 0 × 1 ×0 1 0 1 0 1 1 0 0 × × 0 1 × × 10 1 1 0 0 1 1 1 0 × × 0 × 0 1 ×0 1 1 1 1 0 0 0 1 × × 1 × 1 × 11 0 0 0 1 0 0 1 × 0 0 × 0 × 1 ×1 0 0 1 1 0 1 0 × 0 0 × 1 × × 11 0 1 0 1 0 1 1 × 0 0 × × 0 1 ×1 0 1 1 1 1 0 0 × 0 1 × × 1 × 11 1 0 0 1 1 0 1 × 0 × 0 0 × 1 ×1 1 0 1 1 1 1 0 × 0 × 0 1 × × 11 1 1 0 1 1 1 1 × 0 × 0 × 0 1 ×1 1 1 1 0 0 0 0 × 1 × 1 × 1 × 1


26/65

X

00 01 11 10

XXX

1

X

00

01

11

10 X

QBQA

QDQC

X X

00 01 11 10

1

00

01

11

10

X X X X

X X X X

QBQA

QDQC

X

00 01 11 10

XXX

1

X

00

01

11

10

X X X X

QBQA

QDQC

ABCD QQQJ ABCD QQQK

ABC QQJ ABC QQK

X

00 01 11 10

1

1

00

01

11

10 X

X X X X

X X

QBQA

QDQC


27/65

AB QJ AB QK

1AJ 1AK

X

00 01 11 10

X1

1

X

00

01

11

10 X

X

X X

X1

QBQA

QDQC

1 X

00 01 11 10

X 1

1

X

00

01

11

10 X

X

XX

X 1

QBQA

QDQC

1

X

00 01 11 10

XX1

1

1

00

01

11

10 1

X

X X

X1

1

1

1 X

QBQA

QDQC

1

00 01 11 10

11X

1

X

00

01

11

10 X

X

X X

X 1

1

1

1X

QBQA

QDQC


28/65

논리 회로도

타이밍 도

CP

QA

QB

QC

QD

0

0

0

0

0 0 0 0 0 0 0 0

0

0

0 0 0

0 0

0 0

0 0 0 0

0 0 0 0

0 0 0 0

1 1 1 1 1 1 1 1

111

1 1

1 1 11

11

1 1

1 1

1 1 1 1

11 1

1 1

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15상태

0

0

0

0

CP

JA

KA

Q

Q

1

JB

KB

Q

Q

QBQA(LSB)

FF-A FF-B

JC

KC

Q

Q

FF-C

QC

JD

KD

Q

Q

FF-D

QD


ABCD QQQJ ABCD QQQK

ABC QQJ

ABC QQK

AB QJ AB QK

1AJ1AK

29/65

클 록 펄 스

123456789

1011121314151617

Q D

00000000111111110

Q C

00001111000011110

Q B

00110011001100110

Q A

01010101010101010

10 진 수

0123456789

1011121314150

4- 비트 동기식 2 진 카운터의 상태표


30/65

n- 비트 동기 2 진 카운터 상태표로부터 플립플롭의 입력함수를 추정할 수 있다 . 하위의 모든 출력이 1 일 때 , 각 출력은 0 은 1 로 , 1 은 0 으로 변화한다 . 토글동작이 필요할 때 , J 와 K 입력은 모두 1 이 되어야 한다 . 따라서 플립플롭의 입력 함수는 간단하게 하위비트의 논리적 AND 이다 .

1 AA KJ

ABB QKJ

ABCC QQKJ

ABCDD QQQKJ

ABCDEE QQQQKJ

ABCDEFF QQQQQKJ


31/65

4. 동기식 BCD 카운터

동기식 BCD 카운터의 상태도

00010000

0101

0010

0011

01000110

0111

1000

1001


32/65

현재상태 차기상태 플립플롭 입력 출력

QD QC QB QA QD QC QB QA JD KD JC KC JB KB JA KA C0 0 0 0 0 0 0 1 0 x 0 x 0 x 1 x 00 0 0 1 0 0 1 0 0 x 0 x 1 x x 1 00 0 1 0 0 0 1 1 0 x 0 x x 0 1 x 00 0 1 1 0 1 0 0 0 x 1 x x 1 x 1 00 1 0 0 0 1 0 1 0 x x 0 0 x 1 x 00 1 0 1 0 1 1 0 0 x x 0 1 x x 1 00 1 1 0 0 1 1 1 0 x x 0 x 0 1 x 00 1 1 1 1 0 0 0 1 x x 1 x 1 x 1 01 0 0 0 1 0 0 1 x 0 x x 0 x 1 x 01 0 0 1 0 0 0 0 x 1 x x 0 x x 1 1

동기식 BCD 카운터의 상태 여기표

자리 올림수 출력 C 는 BCD 카운터의 계수가 9(1001) 가 되었을 때 논리 1이 되도록 한다 .


33/65

카르노 맵

X

00 01 11 10

XXX

1

X

00

01

11

10 X

QBQA

QDQC

X X

ABCD QQQJ

X

00 01 11 10

XXX

1

X

00

01

11

10 X

X X X X

X X X X

QBQA

QDQC

AD QK

X

00 01 11 10

XXX

1

X

00

01

11

10 X

X X X X

X X

QBQA

QDQC

ABC QQJ

X

00 01 11 10

XXX

1

X

00

01

11

10 X

X X X X

X X

QBQA

QDQC

ABC QQK

X

00 01 11 10

XXX

1

X

00

01

11

10 X

X

X X

X1

QBQA

QDQC

ADB QQJ

X

00 01 11 10

XXX

1

X

00

01

11

10 X

X

XX

X 1

X X

QBQA

QDQC

ADB QQK


34/65

1AJ 1AK

X

00 01 11 10

XXX

1

X

00

01

11

10 X

X

X X

X1

1

1

1 X

QBQA

QDQC

X

00 01 11 10

XXX

1

X

00

01

11

10 X

X

X X

X 1

1

1

1X

QBQA

QDQC

X

00 01 11 10

XXX

1

X

00

01

11

10 X

QBQA

QDQC

ADQQC


35/65

1AJ1AK

ADQQC

동기식 BCD 카운터 회로도

JA

KA

Q

1

QBQA(LSB)

FF-A FF-B FF-C

QC

FF-D

QD(MSB)

Q

JB

KB

Q

Q

JC

KC

Q

Q

JD

KD

Q

Q

C

CP


ABCD QQQJ

AD QK ABC QQJ

ABC QQK ADB QQJ

ADB QQK

36/65

5. 3 비트 동기식 상향 / 하향 카운터 외부 입력 x=0 : 증가 카운터 외부 입력 x=1 : 감소 카운터

3 비트 동기식 상향 / 하향 카운터의 상태도

1/

000

110

111001

010

011 101

100

1/ 1/

1/

1/1/

1/1/

0/

0/

0/

0/ 0/

0/

0/

0/


37/65

현재상태 입력 차기상태 플립플롭 입력

QCQBQA x QCQBQA JC KC JB KB JA KA

0 0 0 0 0 0 1 0 X 0 X 1 X0 0 0 1 1 1 1 1 X 1 X 1 X0 0 1 0 0 1 0 0 X 1 X X 10 0 1 1 0 0 0 0 X 0 X X 10 1 0 0 0 1 1 0 X X 0 1 X0 1 0 1 0 0 1 0 X X 1 1 X0 1 1 0 1 0 0 1 X X 1 X 10 1 1 1 0 1 0 0 X X 0 X 11 0 0 0 1 0 1 X 0 0 X 1 X1 0 0 1 0 1 1 X 1 1 X 1 X1 0 1 0 1 1 0 X 0 1 X X 11 0 1 1 1 0 0 X 0 0 X X 11 1 0 0 1 1 1 X 0 X 0 1 X1 1 0 1 1 0 1 X 0 X 1 1 X1 1 1 0 0 0 0 X 1 X 1 X 11 1 1 1 1 1 0 X 0 X 0 X 1

3 비트 동기식 상향 / 하향 카운터의 상태 여기표


38/65

1AK

카르노 맵

X

00 01 11 10

XXX

1

X

00

01

11

10 X

QAx

QCQB

1

XX

xQQxQQJ ABABC

X

00 01 11 10

XXX

1

X00

01

11

10

X

QAx

QCQB

1

XX

xQQxQQK ABABC

X

00 01 11 10

XXX

1

X

00

01

11

10

X

QAx

QCQB

1

XX

1

1

xQxQJ AAB

X

00 01 11 10

XXX

1

X00

01

11

10 X

QAx

QCQB

1

XX

1

1

xQxQK AAB

X

00 01 11 10

X

XX

1 X00

01

11

10

X

QAx

QCQB

1 XX

1

1

11

11

1AJ

X

00 01 11 10

X

XX

1X00

01

11

10

X

QAx

QCQB

1XX

1

1

11

11


39/65

3 비트 동기식 상향 / 하향 카운터의 회로도

CP

JA

KA

QA1

QBQA(LSB) QC

QA

x

FF-C

JB

KB

JC

KC

QB QC

QB QC

FF-BFF-A


1AK

xQQxQQJ ABABC

xQQxQQK ABABC

xQxQJ AAB

xQxQK AAB 1AJ

40/65

6. 주파수 분할

16 진 카운터 블록도 (mn) 분주회로 개념도


예 ) 입력주파수 60Hz 인 클럭펄스에 대해 1Hz 클럭펄스를 생성하려면 ?

60Hz CP 1Hz CP60Hz CP

1Hz CP

mod-6mod-10

MSB

MSB

41/65

1. 링 카운터 임의의 시간에 한 개의 플립플롭만 논리 1 이 되고 나머지 플립플롭은

논리 0 이 되는 카운터

논리 1 은 입력펄스에 따라 그 위치가 한쪽 방향으로 순환

상태도

1000

0010

00010100

Section 03 기타 카운터

42/65

상태 여기표


QA QB QC QD QA QB QC QD DA DB DC DD

1 0 0 0 0 1 0 0 0 1 0 00 1 0 0 0 0 1 0 0 0 1 00 0 1 0 0 0 0 1 0 0 0 10 0 0 1 1 0 0 0 1 0 0 0


43/65

카르노 맵

X

00 01 11 10

X

X

X

X

00

01

11

10

X

QCQD

QAQB

1

XX X

XX X

X

00 01 11 10

X

X

X

X

00

01

11

10

X

QCQD

QAQB

1

XX X

XX X

X

00 01 11 10

X

X

X

X

00

01

11

10

X

QCQD

QAQB

1

XX X

XX X

X

00 01 11 10

X

X

X

X

00

01

11

10

X

QCQD

QAQB

1

XX X

XX X

DA QD AB QD

BC QD CD QD


44/65

처음에 Clear 단자를 논리 0 으로 하여 모든 플립플롭의 출력을 0 으로 한 다음 처음 플립플롭의 출력을 1 로 세트하고 Clear 단자를 다시 논리 1 로 하면 링 카운터의 최초의 출력은 QA QB QC QD =1000 이다 .

이 후부터 클록펄스가 입력될 때마다 클록펄스의 상승 에지에서 오른쪽으로 한 자리씩 이동을 하며 , QD 의 출력은 다시 DA 로 입력된다 .

CP

QA

QB

QC

QD

DA

CP

Q DB Q DC Q DD Q

QA QB QC QD

Clear

CLR

PR


DA QD

AB QD

BC QD

CD QD

45/65

링 카운터 응용 : 커피 자판기 (vending machine)

[ 단계 1] 동전이 들어오는 것을 기다린다 .[ 단계 2] 동전을 확인하고 적절한 잔돈을 돌려준다 .[ 단계 3] 선택스위치 ( 블랙 , 크림 , 및 설탕 ) 을 읽어라 .[ 단계 4] 공급창 ( 커피를 빼내는 곳 ) 에 종이컵을 떨어뜨린다 .[ 단계 5] 종이컵에 인스턴트 커피를 붓는다 .[ 단계 6] 선택된 ([ 단계 3]) 대로 크림이나 ( 과 ) 설탕을 추가하라 .[ 단계 7] 컵에 뜨거운 물을 붓는다 .[ 단계 8] 물 , 커피 , 크림 및 설탕이 적절히 공급되었는지를 검사한다 . 만약 적으면 적당한 메시지를 보이게 한다 .[ 단계 9] 1 단계로 간다 .

동작순서


46/65

링 카운터를 응용한 커피자판기 동작도

처음에 를 논리 0 으로 하여 QA=1 이 되고 QB=QC=…QH=0 이 된다 . 이제

를 논리 1 로 한다 .

CLR

CLR


47/65

2. 존슨 카운터 n 개의 플립플롭으로 구성된 링 카운터는 n 가지의 서로 다른 상태를 출력 존슨 카운터는 2n 가지의 서로 다른 상태를 출력

CP

QA

QB

QC

QD

DA

CP

Q DB Q DC Q DD Q

QA QB QC QD

Q


48/65

존슨 카운터의 단점은 사용되지 않는 초기상태가 주어지면 사용되지 않는 계수의 순서만이 계속하여 반복하게 된다 . 이 단점은 회로에서 세 번째 플립플롭의 입력을 다음 부울함수로 수정하면 해결할 수 있다 .

4 비트 존슨 카운터의 상태표

클록펄스 QA QB QC QD 10 진수1 1 0 0 0 82 1 1 0 0 123 1 1 1 0 144 1 1 1 1 155 0 1 1 1 76 0 0 1 1 37 0 0 0 1 18 0 0 0 0 0

BCAC QQQD )(


49/65

1. IC 비동기식 카운터

7493(16 진 비동기 상향 카운터 )

2 진 카운터와 8 진 카운터가 독립적으로 내장 2 진 카운터 : 입력은 Input A 이고 출력은 QA.

8 진 카운터 : 입력은 Input B 이고 출력은 QDQCQB. 16 진 카운터 : 입력을 Input A 에 넣고 , QA 를 Input B 에 연결하고 출력은

QDQCQBQA 에서 얻는다 .

7493 핀 배치도

Section 04 IC 카운터

50/65


2 진 카운터 (mod-2) 와 6 진 카운터 (mod-6) 가 독립적으로 내장 사용법은 7493 에 준한다 .


2 진 카운터 (mod-2) 와 5 진 카운터 (mod-6) 가 독립적으로 내장 사용법은 7493 에 준한다 .

7490 핀 배치도


51/65

2. IC 동기식 카운터

74163(synchronous presettable mod-16 counter with synchronous clear)

74163 은 4- 비트 동기 2 진 카운터로서 4 개의 D 플립플롭으로 구성되며 , 4 비트의 병렬입력과 병렬출력이 있다 .

LOAD ENP,ENT 기 능

0111

X011

XX01

플 립 플 롭 이 clear된다 . 병렬입력이 수행된다 . 불변상태가 된다 . 카운터가 동작한다 .

CLR

74163 핀 배치도


52/65

ENP 와 ENT 입력 및 RCO 출력은 더 높은 계수순서를 갖는 카운터를 설계할 때 사용

임의의 modulus 카운터로 사용 가능

A

1 E N P

E N T

C L E A R

L O A D

1

1

BCD

Q AQ BQ CQ D

R C O

A

1 E N P

E N T

C L E A R

L O A D

1

1

BCD

Q AQ BQ CQ D

R C O

C P

74163/74161

74163/74161

1

1 ENP

ENT

CLEAR

LOAD

1

010

QAQBQCQD

RCO

CP

74163/74161

ABCDA

1 E N P

E N T

C L E A R

L O A D1

BCD

Q AQ BQ CQ D

R C O

C P

7 4 1 6 3 /7 4 1 6 1

8- 비트 카운터

Mod-11 카운터 Mod-13 카운터


53/65

74162(synchronous presettable BCD counter with asynchronous

clear)

핀 기능 , 동작 , 사용법 등이 74163 과 같으며 , 74163 은 4 비트 동기 16진 카운터이지만 , 74162 는 4 비트 10 진 동기 카운터이다 .

74161 (synchronous presettable mod-16 counter with asynchronous clear)

핀 기능 , 동작 , 사용법 등이 74163 과 같은 presettable 16 진 동기식 상향 카운터이다 . 또한 비동기적인 클리어 입력을 갖는다 .

74160 (synchronous presettable BCD counter with asynchronous clear)

74160 은 74161 과 동일한 입력과 출력을 가지며 , 74161 은 4 비트 동기 16 진 카운터이지만 , 74160 은 4 비트 10 진 동기 카운터이다 .


54/65

74169(Synchronous presettable up/down mod-16 counter)

16 진 상향 / 하향 동기식 카운터이다 . 제어입력 U/ 를 논리 1 로 하면 상향 카운터 , 논리 0 으로 하면 하향

카운터로 동작 프리세트 데이터 입력 DCBA 는 를 논리 0 으로 할 때 클록펄스의

상승 에지에서 출력을 프리세트시킨다 . 카운트가 일어나려면 ENP 와 ENT가 둘 다 논리 0 으로 되어야 한다 .

출력 QD, QC, QB, QA 가 상향 모드 시에는 1111, 하향 모드 시에는 0000 에 도달하면 RCO(ripple carry output) 가 논리 0 이 된다 .

D

LOAD

74169 핀 배치도


55/65

74168(synchronous presettable up/down BCD counter)

10 진의 단일 modulus 를 가지며 동작은 74169 에 준한다 .

74190(presettable synchronous up/down BCD counter)

핀 기능 , 동작 , 사용법 등이 74163 과 같은 presettable 16 진 동기식 상향 카운터이다 . 또한 비동기적인 클리어 입력을 갖는다 .

LOAD ENABLE

DOWN/UP 기 능

0111

X011

XX01

증가 카운터로 동작한다 . 감소 카운터로 동작한다 . 병렬입력이 수행된다 . 불변상태가 된다 .

74190 핀 배치도


56/65

74191(presettable synchronous up/down mod-16 counter)

74191 은 4- 비트 16 진 상향 / 하향 동기식 카운터로서 핀 배치도는 74190 과 같다 .

=0 이면 계수가능 상태이고 , 1 이면 계수정지 상태가 된다 . =0 이면 상향 카운터로 동작하고 , 1 이면 하향 카운터로 동작한다 . 이 외의 모든 동작은 74190 에 준한다 .

UD/CTEN


57/65

1. 디지털 시계

발진회로 디지털 시계에 안정적인 클록 (clock) 을 제공할 목적으로 설계되는 회로

– 첫 번째 방법 : 가정용 220[V] 전원의 안정된 60Hz 의 주파수를 이용– 두 번째 방법 : CR 발진회로를 이용하는 방법– 세 번째 방법 : 수정 발진자 (crystal oscillator) 를 사용하는 방법

분주회로

발진회로

디코더회로

표시회로

카운터회로

디지털 시계의 블록 다이어그램

Section 05 카운터의 응용

58/65

분주회로

발진회로로부터 얻어진 구형파를 이용하여 디지털 시계의 기본 단위인 1초를 나타내기 위한 1Hz 주파수를 얻는 회로

CR 발진회로 수정 발진자를 사용한 회로

60H z

107490

슈미트트 리 거

÷ 67492÷

60H z 6H z 1H z

60Hz 정현파에서 1Hz 구형파를 얻는 회로


59/65

4020 을 이용하여 1Hz 구형파를 얻는 회로

Q 1 4

C P

4020

Q 1 3 Q 1 2 Q 11 Q 1 0 Q 9 Q 8 Q 7 Q 6 Q 5 Q 4 Q 1

C L K

R E S

÷ 2÷ 2 4

÷÷÷

2 52 10

2 11

카운터 회로의 블록도


60/65

시 단위의 카운터 , 디코더 및 드라이브 회로

분 , 초 단위의 카운터 디코더 및드라이브 회로

7490( 10)÷1Hz

a

QD QAQC QB

7447또는7448

b c d e f g

7492( 6)÷

a

QD QAQC QB

7447또는7448

b c d e f g

÷1펄스/시간

a

QD QAQC QB

7447또는7448

b c d e f g

÷

a

QD QAQC QB

7447또는7448

b c d e f g

7490( 10)7492( 2)R0(1)R0(2)

R0(1)R0(2)


61/65

디지털 시계의 전체 회로도

13 12 11 10 9 15 14

A B C D E GF

1 2 4 8 LIRBI

BI/RBO

7 1 2 6 4 5 3

12 9 8 11

QA

QB

QC

QD

A B

14 1 2 3 6 7

R0

(1)R0

(2)R9

(1)R9

(2)

a b c d e f g

13 12 11 10 9 15 14

A B C D E GF

1 2 4 8 LIRBI

BI/RBO

7 1 2 6 4 5 3

12 11 9

QA

QB

QC

QD

A B

14 1 6 7

R0

(1)R0

(2)

a b c d e f g

13 12 11 10 9 15 14

A B C D E GF

1 2 4 8 LIRBI

BI/RBO

7 1 2 6 4 5 3

12 9 8 11

QA

QB

QC

QD

A B

14 1 2 3 6 7

R0

(1)R0

(2)R9

(1)R9

(2)

a b c d e f g

13 12 11 10 9 15 14

A B C D E GF

1 2 4 8 LIRBI

BI/RBO

7 1 2 6 4 5 3

12 11 9

QA

QB

QC

QD

A B

14 1 6 7

R0

(1)R0

(2)

a b c d e f g

13 12 11 10 9 15 14

A B C D E GF

1 2 4 8 LIRBI

BI/RBO

7 1 2 6 4 5 3

12 9 8 11

QA

QB

QC

QD

A B

14 1 2 3 6 7

R0

(1)R0

(2)R9

(1)R9

(2)

a b c d e f g

13 12 11 10 9 15 14

A B C D E GF

1 2 4 8 LIRBI

BI/RBO

7 1 2 6 4 5 3

12 11 9

QA

QB

QC

QD

A B

14 1 6 7

R0

(1)R0

(2)

a b c d e f g

100K

100K

0.01F

10

11

12

34

56

4020

Q10

Q11

14

151Hz

2Hz

34

5

6

8

911

10

12

13 1

2

74HC04

7490749274907490 74927492

7410

7447 7447 7447 7447 7447 7447

a

b

cde

fg

SND517SND517SND517SND517SND517

+5V

330

+5V

330

+5V

330

+5V

330

+5V

330

+5V

330

74HC04 : GND(7), Vcc(14)74LS10 : GND(7), Vcc(14)74LS47 : GND(8), Vcc(16)74LS90 : GND(10), Vcc(5)74LS92 : GND(10), Vcc(5)4020 : GND(8), Vcc(16)

S1 S2

hour minite


62/65

2. 주파수 카운터 임의의 주기적인 파형의 주파수 (frequency) 를 측정하는 디지털 기기 측정 주파수는

t=1 초이면 표시된 수치가 곧 주파수가 된다 . t=10 초이면 소수점을 한 자리 높인다 . t=0.1 초이면 소수점을 한 자리 낮춘다 .

주파수 카운터의 블록도

t

OutputCounterFrequency

카운터증폭기

분주기클록발진기

미지입력

t

gate enable


63/65

주파수 카운터 회로도

13 12 11 10 9 15 14

A B C D E GF

8 4 2 1 LIRBI

BI/RBO

6 2 1 7 4 5 3

a b c d e f g

13 12 11 10 9 15 14

A B C D E GF

8 4 2 1 LIRBI

BI/RBO

6 2 1 7 4 5 3

a b c d e f g

13 12 11 10 9 15 14

A B C D E GF

8 4 2 1 LIRBI

BI/RBO

6 2 1 7 4 5 3

a b c d e f g

13 12 11 10 9 15 14

A B C D E GF

8 4 2 1 LIRBI

BI/RBO

6 2 1 7 4 5 3

a b c d e f g

13 12 11 10 9 15 14

A B C D E GF

8 4 2 1 LIRBI

BI/RBO

6 2 1 7 4 5 3

a b c d e f g

13 12 11 10 9 15 14

A B C D E GF

8 4 2 1 LIRBI

BI/RBO

6 2 1 7 4 5 3

a b c d e f g

7447 7447 7447 7447 7447 7447

b

cde

fg

SND517

+5V

330

9 10 15 16

Q0Q1Q3 Q2

9 10 15 16

Q0Q1Q3 Q2

9 10 15 16

Q0Q1Q3 Q2

9 10 15 16

Q0Q1Q3 Q2

9 10 15 16

Q0Q1Q3 Q2

9 10 15 16

Q0Q1Q3 Q2

7475 7475 7475 7475 7475 7475

74160

D0D1D3 D2

QAQBQD QC

74160

D0D1D3 D2

QAQBQD QC

74160

D0D1D3 D2

QAQBQD QC

74160

D0D1D3 D2

QAQBQD QC

74160

D0D1D3 D2

QAQBQD QC

74160

D0D1D3 D2

QAQBQD QC

7 6 3 27 6 3 27 6 3 27 6 3 27 6 3 27 6 3 2

11 12 13 14 11 12 13 14 11 12 13 14 11 12 13 14 11 12 13 14 11 12 13 14

15101510151015101510RCO RCO RCO RCO RCOTTTTT

+5V

7 10 9

P T LD

+5V

7 9

P LD

+5V

7 9

P LD

+5V

7 9

P LD

+5V

7 9

P LD

+5V

7 9

P LD

+5V

J

K

4

16

1

Q

Q

+5V

23CLR PR 15

14

A1

A2

R=

C=

+5V7476 74121

3

4

1011

7414 미지입력

countgatet

7408

Cext

Rext

Q

Q 1

1 2

3

gateenable

2 2 2 2 2 2

CLK CLK CLKCLKCLKCLK

2 1

4 134 134 134 134 134 13

LOAD

CLR

P

T

+5V

1

9

7

10CLK

2

LOAD

CLR

P

T

+5V

1

9

7

10

CLK

2

RCO15

RCO15

LOAD

CLR

P

T

+5V

1

9

7

10

CLK

2

RCO15

LOAD

CLR

P

T

+5V

1

9

7

10

CLK

2

RCO15

LOAD

CLR

P

T

+5V

1

9

7

10

CLK

2

RCO15

LOAD

CLR

P

T

+5V

1

9

7

10

CLK

2

RCO15

LOAD

CLR

P

T

+5V

1

9

7

10

CLK

2

RCO15

X-TAL 1MHz

1 2 3 4 5 6

2K 2K

1K 1K74LS04

0.01F

10Hz1Hz

0.1Hz

74160 74160 74160 74160 74160 74160 74160

enable enable enable enable enable enable

+5V

330

+5V

330

+5V

330

+5V

330

+5V

330

strobe

1 1 1 1 1 1CLRCLRCLRCLRCLRCLR

RESET

CLK

100k

20pF

B5

Gate 신호

파형정형Reset용


64/65

주파수 카운터의 타이밍 도

G ateE nab le

strobe

미지 입 력

C LK

R E S E T

시 작 시 작끝 끝


10 장 카운터 끝

Documents

카운터 ( Counter)