ΚΤΚΛΩΜΑΣΑ ECL (Emitter Coupled Logic) in ECL... · 2 & π # + ecl . Ψεθηαθά Οινθιεξσκέλα Κπθιώκαηα θαη Σπζηήκαηα 2008 – Καζεγεηήο

Ψεθηαθά Οινθιεξσκέλα Κπθιώκαηα θαη Σπζηήκαηα 2008 – Καζεγεηήο Κσλζηαληίλνο Δπζηαζίνπ

ΚΤΚΛΩΜΑΣΑ ECL

(Emitter Coupled Logic)

1


The Current Switch (Μεηαγωγόο Ρεύκαηνο)

2

Κύθισκα κεηαγσγνύ ξεύκαηνο ζε πύιεECL

Αξρή Λεηηνπξγίαο ηνπ κεηαγσγνύ ξεύκαηνο

Απνηειεί ηελ θαξδηά νπνηαζδήπνηε

πύιεο ECL

Q1, Q2 =παλνκνηόηππα

Rc=matched αληηζηάζεηο

Αξρή Λεηηνπξγίαο :

ήκα εηζόδνπ vη ζπγθξίλεηαη κε

ηάζε αλαθνξάο Vref

Δάλ vη > Vref (θαηά κεξηθέο

εθαηνληάδεο mV)=> IEE

δηέξρεηαη δηακέζνπ εθπνκπνύ

Q1

Δάλ vη > Vref (θαηά κεξηθέο

εθαηνληάδεο mV)=> IEE

δηέξρεηαη δηακέζνπ εθπνκπνύ

Q2


Μνληέιν πκπεξηθνξάο Μεηαγωγνύ Ρεύκαηνο

3

Ιζρύεη:

=>

Δάλ VBE2>= VBE1 +300 mVolts => ΓVBE =-0.3 V θαη γηα VT=0.025 V => ic2> ic1

θαηά 1.6x 105 θνξέο

Παξόκνηα ηζρύνπλ γηα ic1 εάλ VBE1>= VBE2 +300 mVolts

Δπαιεζεύεηαη ε ππόζεζε όηη ΙΔΔ κεηάγεηαη από ηε κηά πιεπξά ζηεάιιε ηνπ

current switch γηα δηαθνξά ζηελ η VBE εο ηάμεο κεξηθώλ εθαηνληάδσλ mV


Μνληέιν πκπεξηθνξάο Μεηαγωγνύ Ρεύκαηνο

4

Μεη/κόο πξνεγνύκελσλ ζρέζεσλ ζε ρξήζηκε έθθξαζε γηα απεηθόληζε θαλνληθνπνηεκέ-

λεο δηαθνξάο γηα ic1,ic2 . Από ζρέζε ic, VBE παίξλνπκε:

=> Δπίζεο

:

Από ζπλδπαζκό ησλ παξαπάλσ

ζπλάγεηαη όηη:

Από απεηθόληζε ηεο παξαπάλσ ζρέζεο

ζε δηπιαλή θακπύιε ζπλάγεηαη όηη:

Απαηηείηαη κηθξή κεηαβνιή ηάζεο γηα

κεηαγσγή ξεύκαηνο από ηνλ έλαλ

ζπιιέθηε ζηνλ άιινλ

99% ηνπ ξεύκαηνο κεηάγεηαη γηα

Απηή ε κηθξή κεηαβνιή ηάζε γηα πιήξε

κεηαγσγή ξεύκαηνο =>κεγάιε ηαρύηεηα

ησλ ππιώλ ECL


Αλάιπζε Μεηαγωγνύ Ρεύκαηνο (Vi> VREF)

5

Με βάζε ηα πξναλαθεξζέληα => ηα +0.3 V = ππ-

εξαξθεηά γηα πιήξε κεηαγσγή ξεύκαηνο ζηνλ Q1

θιάδν => ζεσξνύκε Q1=ελεξγόο πεξηνρή θαη

VBE=0.7 V Q2 = Off (Ic2=0) . Από KVL :

=>

=> VBE2=0.4 =>VBE2 - VBE1= 300 mV άξα

ππάξρεη όλησο πιήξε κεηαγσγή ζην Q1,

Q2=ζηα όξηα αγσγήο (VBE2=0.4) αιιά ζηελ

ελεξγό πεξηνρή? (Ιζρύεη VC>VB?) Βξίζθνπκε

ηηο ηάζεηο εμόδνπ:

=>

Θεσξώληαο όηη αF≈1=>

θαη =>Vc1= - 0.6 V , Vc2= 0V

Διέγρνληαο εάλ Q1, Q2=ελεξγόοπεξηνρή =>

πλεπώο όλησο θαη ηα 2 ηξαλδίζηνξο είλαη ζε ελεξγό πεξηνρή παξόιν πνπ ην Q2 δηαξξέεηαη

από ακειεηέν ξεύκα


Αλάιπζε Μεηαγωγνύ Ρεύκαηνο (Vi< VREF)

6

Σα -0.3 V =>πιήξε κεηαγσγή ξεύκαηνο ζηνλ

Q2 θιάδν => ζεσξνύκε Q2=ελεξγόο

πεξηνρή θαη VBE=0.7 V Q1 = Off (Ic1=0) .

Από KVL :

=>

=>

=>

Όπνπ έρεη ππνηεζεί : iE1≈0 , iE2 ≈ iEE (δεδνκέλνπ όηη UΒΔ1< UΒΔ2) π

Δπηπιένλ Q1, Q2 = ελεξγόο πεξηνρή δηόηη Q1: πC1=0 > πB1= πI=-1.3 V θαη

Q2: πC2=-0.6> πB2= VREF= -1 V


Αλάιπζε Μεηαγωγνύ Ρεύκαηνο

7

•Σα απνηειέζκαηα εηζόδσλ –εμόδσλ πνπ απεηθνλίδνληαη ζηνλ παξαπάλσ πίλαθα

δείρλνπλ ηελ ύπαξμε δύν δηαθξηηώλ επηπέδσλ ηάζεο (0 θαη -0.6V) ηα νπνία ζα

κπνξνύζαλ λα αληηζηνηρνύλ ζε ινγηθό 1 θαη ινγηθό 0 .

•Πξόβιεκα: δηόηη δελ είλαη ζπκβαηέο (ίδηεο ) νη ηάζεηο ζηηο εμόδνπο ηνπ θπθιώκαηνο

κεηαγσγνύ ξεύκαηνο κε απηέο ησλ εηζόδσλ όπσο είλαη απαξαίηεην γηα κία πύιε

•Παξαηήξεζε : Τςειά θαη ρακειά επίπεδα ζηελ είζνδν θαη έμνδν ηνπ θπθιώκαηνο

κεηαγσγήο ξεύκαηνο δηαθέξνπλ θαηά 0.7 V , όζν θαη κία πηώζε ηάζεο βάζεο –

εθπνκπνύ

•Λύζε: Υξήζε ζηηο εμόδνπο ηνπ θπθιώκαηνο κεηαγσγνύ δύν επηπιένλ transistors πνπ

ζ α παξέρνπλ ηηο επηπιένλ απηέο πηώζεηο ηάζεο


Η Λνγηθή Πύιε κε ύδεπμε Εθπνκπνύ (ECL)

8

Από θύθισκα ηζρύεη:

=>

Έζησ

Γεδνκέλνπ όηη :

=> Γηα βF > 20=> ic Rc << πBE =>

Q3 , Q4= ελεξγόο πεξηνρή δηόηη Q3: πC3=0 > πB3= πc1=-0.6 V θαη Q4 : πC4=0>= πB4=

πc2=0 V=> ζσζηά ππνηέζεθε όηη πBE3 = πBE4 = 0.7 Volts



9

Από θύθισκα εμαθνινπζεί

βεβαίσο λα ηζρύεη :

=> Έζησ

Ρεύκα Δηζόδνπ Πύιεο ECL : Με κεδεληθό ζε αληίζεζε κε MOSFET

iIN= ξεύκα βάζεο Q1 . Όηαλ Q1= OFF (πI=-1.3 V)=> iIN= 0, Όηαλ Q1= άγεη =>

Οη έμνδνη αιιάδνπλ

θαηάζηαζε θαη θάλνληαο

παξόκνηεο πξνζεγγίζεηο θαη

ππνζέζεηο όπσο θαη κε έρνκε:



10

‘Οπσο θαίλεηαη από πίλαθα επίπεδα εηζόδσλ πιένλ =ζπκβαηά κε απηά εμόδσλ

όπσο αξκόδεη ζε κία πύιε. Δηδηθόηεξα ηζρύεη:

Δπίζεο είλαη ινγηθό γηα ζπκκεηξηθά πεξηζώξηα ζνξύβνπ ε VREF λα επηιέγεηαη σο:

Δπίζεο ην ινγηθό ζήκα κεηαβάιιεηαη (swings) ζπκκεηξηθά ζε ζρέζε κε ηελ VREF θαηά

ην κηζό ηεο κεηαβνιήο=0.3 V . Η ζπλνιηθή κεηαβνιή ηνπ ζήκαηνο ηζνύηαη κε:



Σσμπεράσματα -Παρατηρήσεις:

Αλ πI= νξηζηεί ζαλ ινγηθή κεηαβιεηή Α => π01= Α’ (ζπκπιεξσκαηηθή

Α) θαη π01= Α

Τν γεγνλόοόηη κία πιήξεο ινγηθή ECL πύιε παξάγεη ηόζν αιεζείο

όζν θαη ζπκπιεξσκαηηθέο εμόδνπο=> παξέρεη δπλαηόηεηα

κεησκέλσλ ππιώλ γηα ζπγθεθξηκέλε ινγηθή ιεηηνπξγία

Τα transistors παξακέλνπλ ζπλερώο ζηελ ελεξγό πεξηνρή θαη δελ

εηζέξρνληαη ζηελ πεξηνρή θόξνπ όπνπ επηβξαδύλεηαη ζεκαληηθά ε

ηαρύηεηα κεηαγσγήο ελόο δηπνιηθνύ transistor (ειαηησκέλε ινγηθή

δηαθύκαλζε νδεγεί ζε κεγάιε ηαρύηεηα θαη κηθξή ΓV ειαηηώλεη

δπλακηθή ηρύ γηα θόξηηζε/εθθόξηηζε ρσξεηηθνηήησλ

To transistor πνπ είλαη OFF=ζηα όξηα αγσγηκόηεηαο θαη κπνξεί λα

γίλεη πιήξσο αγώγηκν κε κηθξή κεηαβνιή ηνπ VBE = δέθαηα ηνπ Volt

11


Πεξηζώξηα Θνξύβνπ γηα Πύιε ECL

12

πλάξηεζε Μεηαθνξάο γηα πύιε ECL Δθηίκεζε VIH , VIL- θαζνξίδνληαη από ηα

ζεκεία ζηα νπνία ε θιίζε ηεο

θακπύιεο= -1 ή 1 γηα αλαζηξέθνπζα ή

κε έμνδν. Τπελζπκίδεηαη όηη ε έμνδνο

π01 ηζνύηαη κε:

Πξνζπάζεηα γηα εύξεζε έθθξαζεο ic1

vs πΙ :

Γηόηη ηζρύεη:


13


Πξέπεη ε πξνεγνύκελε ζρέζε λα εθθξαζζεί ζπλαξηήζεη ηνπ πΙ

ρξεζηκνπνηώληαο ηελ ζρέζε πνπ πνήιζε από KVL ζηνλ βξόρν κεηαγσγνύ

ξεύκαηνο

=> =>

Παίξλνληαο ηελ παξάγσγν θαη αληηθαζηζηώληαο ζηελ αληίζηνηρε εμίζσζε =>


Κάλνληαο ρξήζε ησλ ζρέζεσλ

14


κε πΙ= =>

=>

Με παξόκνηα αλάιπζε ζπλάγεαη όηη ην VIH ηζνύηαη κε :


15


=>

=>



16


Η Πύιε ECL OR-NOR

17

Γηα ηελ δηακόξθσζε κίαο πιήξνπο ινγηθήο νηθνγέλεηαο είλαη απαξαίηεην πιελ ηνπ

αληηζηξνθέα λα παξέρνληαη θαη νη ινγηθέο ζπλαξηήζεηο AND ή/θαη OR

O ECL αληηζηξνθέαο = OR-NOR πύιε=> πξνζζήθε transistors παξάιιεια κε αξρηθό

transistor εηζόδνπ ηνπ αληηζηξνθέα

Λ.ρ. ζην παξαπάλσ θύθισκα εάλ κία ησλ εηζόδσλ (Α, Β, C) = πςειό επίπεδν (πI > VREF

=> ξεύκα πεγήο (ΙΔΔ) ζα πεξάζεη εμ’ νινθιήξνπ από ηνλ θιάδν ηνπ πCI => έμνδνο Τ1=

Low, έμνδνο Τ1= High=>

έμνδνο Τ1= NOR έμνδνο Τ1= OR => θαη



18

Αλ θαη πύιε ECL παξάγεη ηόζν αιεζείο

όζν θαη ζπκπιεξσκαηηθέο εμόδνπο

δελ είλαη απαξαίηεην λα

πεξηιακβάλνληαη θαη η δύν έμνδνη αλ

απηό δελ απαηηείηαη από ηελ ινγηθή

ζπλάξηεζε

Λ.ρ. Σν δηπιαλό θύθισκα πινπνηεί

ινγηθή ζπλάξηεζε πνπ απαηηεί κόλνλ

ηελ ινγηθή NOR=> παξαιείπεηαη ν

θιάδνο εμόδνπ πνπ αθνξά ηελ OR

ινγηθή

Γελ ρξεηάδεηαη επίζεο ε αληίζηαζε ζηνλ

ζπιιέθηε ηνπ Q2 θαη γηα απηό ηνλ ιόγν

παξαιέηπεηαη,



19

Σν δηπιαλό θύθισκα πινπνηεί ινγηθή

ζπλάξηεζε πνπ απαηηεί κόλνλ ηελ ινγηθή

OR=> παξαιείπεηαη ν θιάδνο εμόδνπ πνπ

αθνξά ηελ NOR ινγηθή

Γελ ρξεηάδεηαη επίζεο ε αληίζηαζε ζηνλ

ζπιιέθηε Q ησλ transistors ησλ Α, Β θαη

γηα απηό ηνλ ιόγν παξαιείπεηαη,


Λνγηθή κε ύλδεζε Εθπνκπώλ –Wired OR Λνγηθή

20

Παράλληλη Σύνδεζη δύο Ακόλουθων

Εκπομπού

ηηο πεξηζζόηεξεο ινγηθέο νηθνγέλεηεο δελ

είλαη δπλαηή ε ζύλδεζε ησλ εμόδσλ ησλ

ππιώλ ηνπο , θάηη όκσο πνπ είλαη δπλαηόλ ζε

ECL=> παξέρεηαη κεγαιύηεξε επειημία ζηελ

πινπνίεζε ινγηθώλ ζπλαξηήζεσλ

Η έμνδνο ζε απηέο ηηο πεξηπηώζεηο αθνινπζεί

πάληα ηελ πην ζεηηθή ηάζε εηζόδνπ δει. ηνπ

Q1

Σν transistor κε κηθξόηεξε ηάζε εηζόδνπ

δει. ην Q2 ιεηηνπξγεί θνληά ζηελ απνθνπή

Απόδεημε: ην δηπιαλό θύθισκα, Q2 =θνληά ζηελ απνθνπή, δηόηη εάλ ήγε =>

VBE2= 0.7 . Γεδνκέλνπ όηη VB2=-0.6=> VE2=VE = -1.3. Απηό ζα ζήκαηλε όηη

VBE1 =1.3—αδύλαηνλ δηόηη ην VBE ελόο ηξαλδίζηνξ δελ κπνξεί λα είλαη > 0.7

=> αλαγθαζηηθά VBE1=0.7=> VE1=VE2= VE= 0.7 (κηα θαη VB1=0) => VBE2

=VB2- VE= -0.6- (-0.7)= 0.1=> Q2 = όλησο ζηα όξηα ηεο απνθνπήο

Δπίζεο κηα θαη Q2=ζρεδόλ OFF=> iΔ1= 2IEE => Q1 πξέπεη λα παξέρεη ην ξεύκα

θαη ησλ δύν πεγώλ ξεύκαηνο


21


Η ζύλδεζε Wired –OR ησλ

αθόινπζσλ εθπνκπνύ

Με βάζε ηα πξνεγνύκελα , ππνζέηνληαο όηη ή είζνδνο

ελόο αθόινπζνπ εθπνκπνύ αληηζηνηρίδεηαη θαη κε κία

ινγηθή κεηαβιεηή ε ζύδεπμε ησλ εμόδσλ ηνπ δηέπεηαη

από ηελ ινγηθή ζπλάξηεζε OR.

Πξάγκαηη από ην δηπιαλό θύθισκα ζα έρνκε γα ηηο

κεηαβιεηέο εηζόδνπ Α, Β. Γλσξίδνληαο όηη ε έμνδνο

αθνινπζεί ηελ πην ζεηηθή ηάζε εηζόδνπ , ε έμνδνο=

High, εθόζνλ εάλ έζησ θαη κία από ηηο Α θαη Β είλαη ζε

πςειή ζηάζκε ελώ κόλνλ όηαλ όιεο νη είζνδνη Α θαη Β

είλαη ζε ρακειή ζηάζκε είλαη θαη ε έμνδνο ρακειή =>

ζπλάξηεζε OR θαη Τ=Α+Β.

Καη’α απηόλ ηνλ ηξόπν πξνζθέξεηαη κεγάιε επειημία

από ηελ νηθνγέλεηα ECL γηα πινπνίεζε πνιύπινθσλ

ινγηθώλ ζπλαξηήζεσλ


22


Η ζύλδεζε Wired –OR δύν ππιώλ ECL

Παξάδεηγκα πινπνίεζεο πνιύπινθσλ ζπλαξηήζεσλ κε Wired-OR.

H NOR έμνδνο ηεο πάλσ πύιεο δίδεη θαη ηεο θάησ δίδεη ηελ

ζπλάξηεζε θαη ε ζύδεπμε ησλ εμόδσλ ηνπο δίδεη ηελ ζπλνιηθή ινγηθή

ζπλάξηεζε Σέινο ε επάλσ πύιε δίδεη από ηελ OR

έμνδν ηεο ηελ ινγηθή ζπλάξηεζε


Λνγηθή κε ύλδεζε Εθπνκπώλ –Wired OR –

wired NAND Λνγηθή

23

Λεπηνκέξεηα πξνεγνύκελνπ –θπθιώκαηνο όπνπ εδώ δίδεηαη νιόθιεξν ην

θύθισκα θαη όρη κόλνλ νη αθόινπζνη εθπνκπνύ εμόδνπ

Παξαηεξήζαηε όηη ε ινγηθή ζπλάξηεζε πνπ παξάγεηαη είλαη ε OR ή

ηζνδύλακα ε NAND ησλ δύν εμόδσλ


Μεηνλεθηήκαηα πύιεο ECL (single ended)

24

Τα έσο ηώξα ECL θπθιώκαηα είλαη single-sided δνκήο Κεληξηθόο Ππξήλαο απηήο ηεο πύιεο=current switch (κεηαγσγέαο ξεύκαηνο )

κε ηελ κία πιεπξά ηεο πύιεο ζπλδεδεκέλε ζηηο επηζπκεηέο εηζόδνπο θαη ηελ

άιιε ζε κία ηάζε αλαθνξάο (Vref ) ε νπνία θείηαη ζην θέληξν ηεο ζπλνιηθήο

κεηαβνιήο ηάζεο κεηαμύ κεηαβάζεσλ από 0 ζε 1 θαη αληίζηξνθα

Μεγάιε ηαρύηεηα ECL ππιώλ (subnanosecs απόδνζε !) αιιά πνιύ κεγάιε

θαηαλάισζε ηζρύνο –κε απνδεθηή γηα επίηεπμε πςειώλ VLSI ππθλνηήησλ!

Παξάδεηγκα : Έλαο 300 MHz 32-bit microprocessor πνπ έρεη αλαθεξζεί

ζηελ βηβιηνγξαθία ρξεζηκνπνηεί 486 Κ ηξαλδίζηνξ κε ζπλνιηθή

θαηαλάισζε ηζρύνο=115 W!

Λύζε: Χξήζε Γηαθνξηθήο ECL πύιεο


Δηαθνξηθή ECL Πύιε

25

Μηθξή Γηαθνξνπνίεζε ζρεηηθά κε ηελ απιή ECL πύιε: Αληί ζε Vref ε δεύηεξε

είζνδνο ηνπ current switch ζπλδέεηαη ζηελ ζπκπιεξσκαηηθή ηηκή ηεο 1εο

εηζόδνπ, Vin’

Με απηόλ ηνλ ηξόπν επηηπγράλεηαη κεηαγσγή ξεύκαηνο από θιάδν ζε θιάδν κε

κηθξόηεξν voltage swing=> κηθξόηεξε θαηαλάισζε ηζρύνο (όηαλ ε κία είζνδνο

αλεβαίλεη ε ζπκπιεξσκαηηθή ηεο θαηεβαίλεη , δηπιαζηάδνληαο έηζη ην effective

voltage swing ζε ζρέζε κε απιή ECL πύιε)


Δηαθνξηθή ECL Πύιε

26

Απόδεημε όηη ζηελ Γηαθνξηθή ECL πύιε

=δπλαηή ε κεηαγσγή ξεύκαηνο κε

κηθξόηεξν voltage swing. Ιζρπεη:

Βξίζθνπκε γηα πνηεο Vin=> κεηαγσγή ξεύκαηνο,

δει Ιc1= 99% ΙΔΔ

πκπέξαζκα: Παξαηεξείηαη κία κείσζε ηνπ voltage swing θαηά έλα παξάγνληα 2 ζε

ζρέζε κε ηελ απιή (single-ended) ECL πύιε=>κπνξεί λα ππάξμεη κείσζε ηνπ

voltage swing . Γηα παξάδεηγκα ηηκέο ηνπ voltage swing ηόζν κηθξέο όν ηα 200 mV

δελ είλαη αζπλήζεηο

=> =


CML (Current Mode Logic) Λνγηθέο Πύιεο

Με βάζε ηελ differential ECL πύιε => αλάπηπμε κία πην

εμειηγκέλεο γεληάο θπθισκάησλ κεηαγσγώλ ξεύκαηνο => Current

Mode Logic (CML) όπνπ ε κεηαγσγή ξεύκαηνο γίλεηαη κε ρξήζε

ζπκπιεξσκαηηθώλ εηζόδσλ θαη απνδνηηθή επαλαρξεζηκνπνίεζε

ηνπ IEE (ξεύκαηνο πόισζεο) κε ζπζζώξεπζε ηέηνησλ (differential

ππιώλ) ηελ κία πάλσ από ηελ άιιε (stacking current switch pairs)

Χξεζηκνπνηείηαη ε αξρή ηνπ current steering Βαζηδόκελνη ζηελ

ηηκή ησλ εηζόδσλ ην ξεύκα ηεο πεγήο ξεύκαηνο (IEE ) νδεγείηαη

ζηνλ αξηζηεξό ή δεμηό θιάδν ηεο δηαθνξηθήο δηάηαμεο , νδεγώληαο

ηελ κία έμνδν ζε πςειή θαη ηελ άιιε ζε ρακειή ζηάζκε

Μειονέκηημα: Δςνηηική Χπήζη πεπιζζόηεπων ηπανζίζηοπρ λογω ηηρ

ανάγκηρ σπήζηρ ζε μία ηέηοια πλήπωρ διαθοπική διάηαξηρ

ζςμπληπωμαηικών λογικών δικηύων

Ακολοςθούν παπαδείγμαηα 27


CML Λνγηθέο Πύιεο (AND/NAND ινγηθή)

28

Δάλ Α, Β θαη ηα δύν ζε ινγηθό 1 => ην ξεύκα IEE ζα εθηξαπεί ζηελ αξρή

κέζσ ηνπ Q1 θαη αθνινύζσο κέζσ ηνπ Q3 ζηνλ αληηζηάηε ηνπ ζπιιέθηε

RC1 => ε ζπκπιεξσκαηηθή έμνδνο , Τ’ = ρακειή ζηάζκε θαη Τ= πςειή

ζηάζκε=> Τ=ΑΒ θαη Τ’= (ΑΒ)’ => πινπνηείηαη ε ινγηθή AND-NAND κέζσ ηεο

πύιεο απηήο


CML Λνγηθέο Πύιεο (OR/NOR ινγηθή)

29

Ίδηα ηνπνινγία κε πξνεγνύκελε πύιε απιώο έρεη αιιαρζεί ε ζεηξά εηζόδσλ

–εμόδσλ (ζπκπιεξσκαηηθεο είζνδνη ζηελ ζέζε ησλ θαλνληθώλ θαη ην

αληίζεην


CML Λνγηθέο Πύιεο Πεξηζζνηέξωλ Επηπέδωλ

30


CML Λνγηθέο Πύιεο Πεξηζζνηέξωλ Επηπέδωλ-

Πξόβιεκα

31

Σν πξόβιεκα κε CML πνιιώλ επηπέδσλ = γηα

λα κελ κεηαβαίλνπλ ηα transistors ζηνλ θόξν=>

πξέπεη νη είζνδνη ησλ ηξαλδίζηνξ ελόο

επηπέδνπ λα απέρνπλ από ην ακέζσο

θαηώηεξν επηπεδν θαηά κία ζεηηθή DC

απόθιηζε ηνπιάρηζηνλ =VBE (on)

Αλαιπηηθή απόδεημε=δεο παξαθάησ (ζηα

Αγγιηθά)


CML Λνγηθέο Πύιεο Πεξηζζνηέξωλ Επηπέδωλ-

Πξόβιεκα

32

Λύζε= Υξήζε ζηελ έμνδν ηέηνησλ πνιπεπίπεδσλ ππιώλ = emitter followers όπσο

ζην παξαπάλσ θύθισκα . Κάζε ηξαλδίζηνξ ηνπ emitter follower θαη’ νπζία δίνδνο

πνπ παξέρεη VBE (on). Αξθεί ε έμνδνο θάζε ηέηνηνπ ηξαλδίζηνξ λα ζπλδεζεί κε είζνδν

πύιεο αληίζηνηρνπ επηπέδνπ θαη ιύλεηαη ην πξόβιεκα => παξέρεηαη ε επηζπκεηή DC

απόθιηζε

Πξαθηηθά όρη παξαπάλσ από 3-4 επίπεδα CML δηόηη ζε θάζε επίπεδν κεηώλεηαη θαη ε

δηαζέζηκε είζνδνο θαηά Vcc- N *VBE (on), όπνπ ζεσξείηαη όηη Vin εδώ= Level N


NMOS CML Logic Gates

33

H CML ινγηθή κπνξεί λ πινπνηεζεί κε NMOS κε παξόκνην ηξόπν όπσο

κε differential ECL. H κεηαγσγή ξεύκαηνο δίλεη VH= 0 ζηελ έμνδν ηνπ

ελόο θιάδνπ θαη Vlow= - IEE RD ζηνλ άιιν θιάδν

Documents

ΚΤΚΛΩΜΑΣΑ ECL (Emitter Coupled Logic) in ECL... · 2 & π # + ecl . Ψεθηαθά Οινθιεξσκέλα Κπθιώκαηα θαη Σπζηήκαηα 2008 – Καζεγεηήο