기억장치 관리( Memory Management)

2000 운영체제 인천대학교 컴퓨터공학과 성미영 9.1

기억장치 관리 (Memory Management)

• 주소 바인딩 (Address Binding)» 한 주소 공간에서 다른 주소공간으로의 사상 (mapping)» 주소 바인딩 시점

① Compile time : 시작 주소 미리 아는 경우» compile 후 absolute code 생성 , 시작주소 바뀌면 recompile» ( 예 ) MS-DOS, COM programming

② Load time : 시작 주소 모를 경우» compile 후 relocatable code 생성 (binder 가 주소 바인딩 ),

시작주소 바뀌면 reload 만 ③ Execution time : 한 프로세스가 수행도중 다른 memory segment 로

이동하는 경우» 동적 재배치 (dynamic relocation)» H/W 지원 필요 : relocation register 가진 MMU(p264)

Source Program( 심볼 주소 )

Compiler Linkage Editor& Loader

Object Module( 재배치 가능 주소 )

Binary Run-time Module

( 절대 주소 )

X 14(bytes offset) 74014(R+14)

배경 (Background)


사용자 프로그램의 다단계 처리


동적 적재 (Dynamic Loading) 와 동적 연결 (Dynamic Linking)

• 동적 적재 (Dynamic Loading)» 각 루틴들이 call 되었을 때 적재됨 : runtime 에 load

• ( 예 ) error routines : 필요할 때만 적재» 사용자 책임 (on users’ responsibility)» OS 지원 : 동적 적재 라이브러리 루틴 제공

• 동적 연결 (Dynamic Linking)» run time 에 linking» ( 예 ) language subroutine library

• stub 이용 : run-time 에 메모리에 있으면 그곳으로 , 없으면 load & link memory resident library routine 의 위치를 찾아가거나 새로 load 하는 방법을

제공하는 program code» OS 도움 필요 : 다른 프로세스의 address space 접근 지원 (paging)» ( 예 ) shared libraries» ( 예 ) MS .dll (dynamic linking library) (cf.) .lib (static linking library)

• Implicit linking» .dll 파일 링크» .h 파일 ; extern “C”_declspec(dllimport)void PaintImage(LPSTR

filename);» 빈 함수 정의 ; void PaintImage(LPSTR filename)=0;

• Explicit linking» Loadlibrary(“ExRegularDll.dll”);


중첩 (Overlays)

• 중첩 (Overlays)» 주어진 시간에 꼭 필요한 명령만 메모리에 유지

• ( 예 ) 2 - pass assembler» user 가 전담 -> automatic technique(= virtual memory)


논리적 주소 공간과 물리적 주소 공간(Logical versus Physical Address Space)

논리 주소 물리주소

MMU H/W

• 논리 주소 (logical address)» program generated

• 물리 주소 (physacal address) » 메모리의 Memory Address Register 에 적재되는 주소

• 주소 공간 (Address Space)

1. logical address space : ~ virtual address

2. physical address space : real address

• memory mapping H/W = MMU(Memory Management Unit)» 재배치 레지스터 (relocation register) 이용

• 생성된 모든 주소 + 재배치 레지스터 값 -> 물리 주소» R : base value in relocation register» logical address : 0 ~ max» physical address : R + 0 ~ R + max


동적 재배치 (Dynamic Relocation)


스와핑 (Swapping)

• 순환 할당 스케줄링 : swap-out/swap-in• 우선 순위 스케줄링 : roll-out/roll-in ( 우선순위에 따라 )• swap-back 위치

» 같은 위치 : compile time 또는 load time binding» 다른 위치 : execution time binding

• ready queue 의 processes» memory 에» backing store 에 : swap-in 하기 위해 다른

프로세스 swap-out• swap time

» swap context-switch time = (transfer time + latency time) x 2 = 216ms

» latency time = 8ms» process size = 100k» transfer rate = 1000k» 100k/1000k = 0.1sec = 100ms» no head seek 가정» ※ RR 1-time quantum > 216ms

• modified swapping» Unix : system load 가 클 때 OS 가 swapping(

멀티프로그래밍 정도를 낮춤 )» PC Windows 3.1: user 가 swap-in 선택 , swap

time 결정» PC Windows/NT : OS 가 full swapping


연속 할당 (Contiguous Allocation) ~

• 단일 분할 할당 (Single-Partition Allocation)

① 배치주소 고정 : ② relocation register + limit register

-> 가변 OS size 가능• 실행 시간에 필요한 device driver 만 load : transient OS code

• 다중 분할 할당 (Multiple-Partition Allocation)

1. 고정 크기 분할• 여러 개의 고정크기 분할• 다중 프로그래밍 정도 (degree of multiprogramming) 를 제한 • ( 예 ) IBM OS/360 MFT2(Multiprogramming with a Fixed number of Tasks)

2. 가변 크기 분할• hole( 사용가능 메모리 블럭 ) 에서 필요한 만큼 할당• MVT(Multiprogramming with a Variable number of Tasks)

• 주로 일괄처리 환경• 외부단편 발생 가능• OS 지원 : OS 는 사용가능 block size 의 list 유지• H/W 지원 : 기준 / 한계 레지스터 -> dynamic storage allocation


연속 할당 (Contiguous Allocation) ~

» free hole 에서 size n 할당하는 방법1. First-fit : first hole (fastest)

2. Best-fit : smallest hole (best)

3. Worst-fit : largest hole ( 경우에 따라 더 유용 )

( 예 ) 다음 장 (c) 에서 100k, 100k, 200k, 160k 할당

OS

process 5

process 8

process 2

OS

process 5

process 2

OS

process 5

process 2

OS

process 5

process 9

process 2

process 9

process 10


기억장치 할당 예


연속 할당 (Contiguous Allocation)

• 외부단편과 내부단편 (External and Internal Fragmentation)

1) Note : 외부 단편 : partition 자체가 사용되지 않음

• 560K 빈공간에 500K 프로그램 담지 못함

• 50% rule : first-fit 의 경우 통계적으로 N 할당 블록에 대해 0.5N 블록 외부 단편 생김

compaction : 사용가능 메모리를 한곳으로 모음

2) 내부단편 : partition 내부에 생긴 단편이 사용되지 않음

3) compaction

• dynamic relocation 인 경우에만 가능

» 각 program 마다 base register 이용

• Compaction + Swapping

» roll-back 될 때 dynamic relocation 으로 compaction( 적절한 위치로 roll-back 됨으로써 )


압축 (compaction)


페이징 (Paging) ~

• 기본 방법 (Basic Method)1. 물리주소 -> frame( 고정크기 블럭 ) 단위로 나눔2. 논리주소 -> page(frame 크기 ) 단위로 나눔» H/W 지원

① Page table H/W » 각 page 의 물리 주소공간에서의 시작주소 : base address» 논리주소 = page number + page offset» 물리주소 = 그 page 의 물리적 시작주소 + page offset

② address generation H/W(registers) : p270 Figure 9.6» page table 참조하여 물리주소 계산

» 논리주소 = 2m, page size 는 2n : ( 예 ) 512(n=9), 1024(n=10), 2048(n=11), 4096(n=12), 8192(n=13)

» 외부단편 없음 , 내부단편 생김 ( 마지막 page)» page size 작을 수록

• 내부 단편 크기 ? • page table 유지 overhead ?• disk I/O 시간 ? page size 커지는 것이 추세 (2048, 4096, 8192)

dppage number page offset

m-n n


페이징 예



» 논리주소 물리주소 (address-translation H/W)• OS 가 올바른 물리주소 생성 지원

① 각 프로세스 마다 page table 유지 : 그 페이지가 담긴 frame 번호 context-switch time 증가

② frame 할당 상황 담은 frame table 유지 : 사용가능 frame list ③ 사용자 프로세스가 자신의 주소공간에서 동작하는지 파악

» 페이징은 동적 재배치 (dynamic relocation) 의 한 형태• Page Table 의 기본 구조 (Structure of the Page Table)

» H/W 지원① register 로

» 빠르다 . page table 크기 작을 때 가능» ( 예 ) DEC PDP-11 : 16bits address, page size 8K -> 8 page registers

② memory 에» PTBR(Page-Table Base Register) 로 접근» 느리다 (memory 에 2 회 접근 )

fast-lookup hardware cache(associative register, translation look-aside buffers; key & value) 로 보완 ① 보다 10% 의 느린 속도로


페이징 주소변환 하드웨어 (Address Translation Hardware)


가용 프레임 (Free Frames)



» 유효 접근 시간 (effective access time)• (page 를 cache 에서 찾을 ) hit-ratio 80% : 16 registers

» i) cache 에 있으면 • 20ns(cache access) + 100ns(memory access) -> 120 ns

» ii) cache 에 없으면• 20ns + 2 x 100ns ->220ns

» 유효 접근 시간 = 0.80 x 120 + 0.20 x 220 = 140ns (40% slow down)

• hit radio 98%» 유효 접근 시간 = 0.98 x 120 + 0.02 x 220 = 122ns (22% slow

down)• TLB 10~512 개 이용하여 80~98% hit-ratio

» Motorola 68030 processor : 22 entry TLB» Intel 80486 CPU : 32 entry TBL 로 98% hit-ratio

» 보호 (Protection)• 보호 비트 (Protection bit) : read-write, read-only, execute-only• 타당 / 비타당 비트 (valid/invalid bit) : 논리주소 공간에서의 유효성 여부• 전체주소 공간 : 214 = 16,383 = 2K x 8• 페이지 크기 : 2K• 프로그램 크기 : 10469( 주소 : 0 ~ 10, 468)• valid : page 0 ~ page 5( 마지막 페이지에 내부 단편 )• PTLR(Page Table Length Register) 사용


TLB(Translation Look-aside Buffers) 이용 페이징 하드웨어


페이지 테이블에서 유효 (v) 무효 (i) 비트



• 다중 레벨 페이징 (Multilevel Paging)

» 논리주소공간 : 232 ~ 264 : page table 이 매우 커짐• 페이지 크기 : 4K (232/212 = 220 항목 ) x 4 bytes = 4M page table size 2 레벨 paging : page table 을 4K paging(1K 항목 , 각 항목 4 bytes) :

p286 그림 8.18• 유효 접근 시간 = 0.98 x 120 + 0.02 x 320 = 124ns (28% slow down)

» VAX : 2 레벨 paging

» SPARC(with 32 bits addressing) : 3 레벨 paging

» 32bit Motorola 68030 : 4 레벨 paging • 5 번 memory access• 유효 접근 시간 = 0.98 x 120 + 0.02 x 520 = 128ns (28% slow down)

dppage number page offset

20 bits 12 bits

dp1 p2page number page offset

10 bits 10 bits 12 bits


이 단계 페이지 테이블 체계 (Two-Level Page-Table Scheme)

0

1023

0

1023

0

1023

0

1023


페이징 (Paging)

• 역 페이지 테이블 (Inverted Page Table)» page table 이 너무 커서 physical memory 낭비될 경우» 각 항목의 값은 virtual page 값 : p282 Figure 9.14» ( 예 ) IBM System/38

IBM RISC System 6000 IBM RT Hewlett-Packard Spectrum Workstations

» 논리주소 (virtual address) : <process-id, page-number, offset>• 역 페이지 테이블에서 <process-id, page-number> search

» match 되면 그 인덱스 값이 i 값» 없으면 page fault : 그 process 의 external page table 참조하여

page fault 처리» 물리주소 (physical address) = <i, offset> = i * frame size + offset» page look-up processing 이 time consuming

• hash table 로 보완 : 2 memory accesses(hash table, page table) -> associative memory 로 보완

• 공유 페이지 (Shared Pages)» ( 예 ) time-sharing 환경에서 reentrant text editor code 를 공유» 재진입 코드 (reentrant code, pure code) = non-self modifying code

• 공유 코드의 read-only 성질은 OS 가 보장해야» paging : page 단위로 sharing 가능 : 역 페이지 테이블로는 어려움 : 여러

virtual page entries 필요


역 페이지 테이블 구조 (Inverted Page Table Architecture)


공유 페이지 예 (Shared Pages Example)


세그멘테이션 (Segmentation) ~

• 기억장치의 사용자 관점을 지원하는 기법

• 기본 방법 (Basic Method)

» 메모리에 대한 사용자 관점 /= 실제 메모리» 사용자 관점 : 임의 길이의 논리적 segment 들의 집합

• segment : 의미적으로 (semantically) 정의된 프로그램의 부분들 , 예를 들면 , main, subroutines, functions, data elements, ...

» 논리주소 : <segment number, offset>

s d

» 세그먼테이션 처리• segmentation : compiler 가• segment 번호 : loader 가

• Hardware

① segment table• 한계 (길이 ), 기준의 쌍

② address generation H/W• p286 Figure 9.17


세그멘테이션 예


세그멘테이션 하드웨어


세그멘테이션 (Segmentation)

• Segment Table 의 구현① faster registers 에② memory 에

• STBR(Segment-Table Base Register) -> Segment Table• STLR(Segment-Table Length Register)

» 2 회 memory accesses -> associative registers• 보호와 공유 (Protection and Sharing)

① 보호• Segment : 의미적으로 정의된 프로그램의 부분 (semantically defined

portion of the program• Segment table 에 보호 비트 (protection bit) : read-only, execute-only,

writable② 공유

• 각 프로세스는 PCB 에 연관된 segment table 유지 : dispatcher 가 이용

segment 로 정의되어 있기만 하면 각 프로세스의 segment table 을 통해 공유

• ( 예 ) 시분할 환경의 text editor : system p207 그림 8.25 참조 • 단편화 (Fragmentation)

» MVT 처럼 외부단편 생김 (segment 는 variable length 이므로 ) wait until more memory 또는 compaction


세그먼트 공유 (Sharing of segments)


페이지화 된 세그멘테이션 (Segmentation with Paging) ~

• paging+segment» paging : internal fragmentation» segmentation : external fragmentation» ( 예 ) Multics, OS/2 32-bits(Intel 80386)

• MULTICS» logical address

• 64K words(= 36 bits) 세그먼트 = 26 x 210 = 216

• 34 bits 논리 주소 : 18-bits segment number + 16-bits offset① 큰 segment( 외부단편 문제 있음 ) 를 1K 단어 paging : 6 bits page

number, 10 bits offset• 각 segment 마다 자신의 page table• segment table : < 세그먼트 길이 (limit), 페이지 테이블 기준 주소 > 의 쌍

② 큰 segment table 을 1K 항목 paging : 8 bits page number, 10 bits offset• 16 associative registers 이용 <key, value>• 24bits frame number• 외부 단편 제거 , 내부 단편 발생 , table space overhead 증가 ( 각

segment 마다 page table)• 논리 주소

d1 d2

s1 s2segment number offset

8 bits 10 bits 6 bits 10 bits


MULTICS 의 페이지화된 세그멘테이션 (paged Segmentation)


MULTICS 의 주소 변환 (Address-Translation)


페이지화된 세그멘테이션 (Segmentation with Paging) ~

• OS/2 32-bits Version » Inter 80386(80486) 구조 상의 OS/2 32-bits version» segment 최대 개수 : 16K = 214 = 213 x 21

» segment 최대크기 : 4G = 232

» page size : 4K = 212

» 한 프로세스의 논리주소공간은• 2 partitions

» private ~ 8K 개 segments : LDT(local descriptor table) : 각 항목 8 bytes

» public (shared) ~ 8K 개 segments : GDT(global descriptor table) : 각 항목 8 bytes

• 논리주소 = (16 bits selector, 32 bits offset)

» 6 segment registers : 동시에 6 개 세그먼트 접근 가능» 6 개의 8 bytes micro program registers : LDT 또는 GDT 내용을 담을 수 있는

caches

13 bits 1 bit 2 bitssegment LDT protectionnumber(~8K) GDT

s g p


페이지화된 세그멘테이션 (Segmentation with Paging)

» addressing : p292 Figure 9.20 참조• selector -> GDT, LDT entry(base address) + offset = 32 bits 선형주소

(linear address)• 232 segment 를 4K paging (1K 항목 , 각 항목 4 bytes) 하면 220 개

항목 -> 4M 테이블 필요 2-level 4K pagingp1 p2 d

10 10 12page swappabledirectory page table

내 인생의 신조

나는 지식보다 상상력이 더 중요함을 믿는다 .신화가 역사보다 더 많은 의미를 담고 있음을 나는 믿는다 .꿈이 현실보다 더 강력하며희망이 항상 어려움을 극복해 준다고 믿는다 .그리고 슬픔의 유일한 치료제는 웃음이며사랑이 죽음보다 더 강하다는 걸 나는 믿는다 .이것이 내 인생의 여섯 가지 신조이다 .

로버트 풀검


Intel 80386 address translation

Documents

기억장치 관리( Memory Management)