BAB I1.1 PendahuluanPuji syukur saya panjatkan kepada Tuhan Yang Maha Esa yang telah memberikan rahmat dan karunianya, sehingga saya dapat menyelesaikan Laporan praktikum logika digital ini.Praktikum ini merupakan salah satu matakuliah yang wajib ditempuh di program studi teknik informatika Fakultas Sains dan Teknologi Universitas Machung. Laporan praktikum ini disusun sebagai tugas akhir untuk melengkapi nilai-nilai dalam semester pertama ini.Dengan selesainya laporan praktikum ini tidak terlepas dari bantuan banyak pihak yang telah memberikan masukan-masukan kepada penulis. Untuk itu penulis mengucapkan banyak terimakasih kepada :1. Dosen2. Rekan-rekan mahasiswa teknik InformatikaPenulis menyadari bahwa masih banyak kekurangan dari laporan ini, baik dari materi maupun teknik penyajiannya, mengingat kurangnya pengetahuan dan pengalaman penulis. Oleh karena itu, kritik dan saran yang membangun sangat penulis harapkan.1.2 Latar belakangAkhir-akhir ini perkembangan teknologi semakin mengalami kemajuan yang pesat, terutama dalam bidang teknologi informasi. Hal ini merupakan bukti bahwa informasi merupakan salah satu aspek penting dalam kehidupan manusia.Perkembangan teknologi yang semakin maju ini tidak terlepas dari perkembangan alat-alat elektronika, terutama alat-alat digital seperti jam tangan digital, oven, mesin cuci dan lain-lain. Alat-alat semacam ini semakin mengalami kemajuan, dengan ditandai oleh semakin mudahnya penggunaan alat-alat ini.Salah satu aspek yang menjadikan alat-alat elektronik ini mudah digunakan adalah karena terdapat indikator-indikator digital berupa angka-angka sehingga pengguna tidak perlu lagi mengira-ngira angka pada alat-alat tersebut dengan cara-cara tradisional seperti dengan jarum penunjuk.Berdasar hal tersebut, maka saya membuat laporan dengan judul rancangan counter naik dan turun dengan tampilan 7 segment menggunakan aplikasi logism. Dalam laporan ini akan dijelaskan mengenai perancangan counter dengan 7 segment, pengujian rangkaian, dan prinsip kerja rangkaian.1.3 Rumusan masalahBagaimana perancangan counter dan 7 segment?Bagaimana prinsip kerja rangkaian counter dan 7 segment tersebut?1.4 Batasan masalahMengingat latar belakang masalah dalam laporan yang berusaha menjelaskan tentang indikator-indikator angka yang ada dalam alat-alat elektronik, dapat diperoleh laporan dengan rumusan masalah yang lebih luas. Namun dikarenakan keterbatasan waktu dan kemampuan, maka penulis merasa perlu diberikan batasan masalah secara jelas.Masalah dibatasi hanya pada perancangan counter dan 7 segment, agar di kemudian hari laporan ini dapat lebih mudah dimengerti dan dipahami oleh orang-orang yang masih memiliki keterbatasan dalam masalah ini.1.5 TujuanAdapun tujuan dari laporan praktikum ini adalah sebagai berikut:1. Untuk menerapkan prinsip kerja dari counter dengan 7 segment2. Mendapatkan ilmu-ilmu yang berguna untuk dunia kerja3. Memenuhi syarat kurikulum penyelesaian mata kuliah praktikum logika digital4. Mampu mengetahui Prinsip kerja dari rangkaian Shift Register5. Dapat mengaplikasi rangkaian shift register dengan baik.

BAB II2.1 Landasan teoriShift Register adalah suatu rangkaian flip-flop dari satu hubungan pada masukan akhir, dan dengan common clock pada bagian flip-flop ke pengsinkronisasi perpindahan data.Pergerakan data dari satu keluaran pada yang berikutnya. Akan terjadi pada bagian yang diseret atau pada bagian pengaturan clock (tergantung flip-flop yang digunakan).1. Register Register adalah sederetan D flip flop yang disusun sedemikian rupa untuk penyimpanan sementara data bit. Jumlah flip-flop bergantung dari lebar atau jumlah bit yang hendak disimpan, pada umumnya 4,8,12 atau 16. isi atau muatan register-register dapat dengan mudah dipindahkan atau digeser dari register yang satu ke register yang lain, dengan demikian dikenallah apa yang disebut Shift Register. Pada saat semua saklar berada pada posisi RENDAH maka keluarannya akan RENDAH. Hal ini tampak dengan tidak menyalanya lampu. Ketika SW1 dan SW2 di atur ke posisi tinggi, maka salah satu keluarannya akan tinggi setelah diclock. Ini ditandai dengan menyalanya lampu 1Pada saat yang sama, ketika diclock maka keluarannya akan menyala (L1-L4) secara bergantian atau bergeser. Pada Ring Counter, transisi clock diposisi 1 maka keluaran L1-L4 adalah 1000. Ini sama dengan bilangan decimal 1 jika dikonversikan ke biner adalah 0001 yang diurutkan dari lampu 4 ke lampu 1Setiap output flip-flop dihubungkan ke input flip-flop yang berdekatan, oleh karena itu setiap pulsa clock berturut-turut memindahkan data bit dari flip-flop ke kiri atau ke kanan bergantung pada cara menghubungkannya. Ada empat tipe dasar shift register, yakni: SISO, SIPO, PISO, PIPO.a. Siso (serial input serial output).Siso shif register menunjukkan bentuk pulsa output masing-masing flip-flop. Data ini akan mencapai output (QD) setelah tertunda beberapa pulsa klok, bila satu pulsa =1 detik maka output akan menerima data setelah selang waktu beberapa detik sebanyak banyaknya bit. Selang waktu tersebut disebut time delay. Jadi salah satu kegunaan siso ship register adalah sebagai.

Rangkaian penunda. Banyaknya deretan flip-flop yang dibutuhkan bergantung frekuensi yang dipakai sebagai klok dan lama waktu yang diperlukan. Gambar 74. Bentuk masukan dan keluaran siso b. Sipo (serial input parlel output) Sipo register biasdanya digunakan untuk mengubah data seri menjadi data paralel. Komunikasi data, pada pengiriman data dari satu sistem ke yang lain, sangat membutuhkan piranti ini.

Rangkaian sipo sama dengan rangkaian siso dengan menggunakan beberapa deretan flip-flop yang dibutuhkan. Semua outputnya sebagai paralel output.

Gambar 75. Bentuk masukan dan keluaran sipo.Tabel.49 Tabel kebenaran Serial In, Parallel out Shift RegisterInputOutput

Data = SW2ClockL1L2L3L4

H1000

H1100

H1110

H1111

H1111

L0111

L0011

L0001

L0000

L0000

H1000

H1100

H1110

H1111

InputOutput

Data = SW2ClockL1L2L3L4

L0111

L0011

L0001

L0000

Tabel.50 Tabel kebenaran Ring CounterNumber ClockTransitionOutput

L1L2L3L4

11000

20100

30010

40001

51000

60100

70010

80001

91000

100100

110010

120001

Serial In, Parallel Out Shift Register

Gambar 76. Rangkaian SIPO

Gambar 77. Rangkaian Ring Counter

c. Piso (paralel input serial output)Register ini sangat dibutuhkan dalam sistem komunikasi data untuk mengkompersi data paralel menjadi data serial

Gambar 78. Bentuk masukan dan keluaran piso

d. Pipo (paralel input paralel output)Pipo shif register sangat umum digunakan pada rangkaian aritmatika, seperti misalnya pada rangkaian perkalian

Gambar 79. Bentuk msukan dan keluaran pipo

2. Octal. Numbering SystemOctal Numbering System mempunyai suatu arti penting di dalam system digital oleh karena mudah dikonversikan dari biner ke octal atau octal ke biner. Aplikasi dari octal adalah dari pembuatan data (angka biner) yang lebih mudah ditulis.

3. Konversikan Bilangan Biner ke Octala. Pisahkan angka biner dalam 3 group untuk setiap bit yang significant.b. Konversikan angka decimal ekivalent pada akhir group (angka-angka yang paling besar yang mungki pada setiap kelompok adalah angka 7.Sumber Teori: (Roger L. Tokheim Elektronika Digital)A. Gambar Percobaan

Gambar 80. Rangkaian SIPO

Gambar 81. Rangkaian Ring CounterSequential switching network memiliki kelebihan dimana output tidak hanya bergantung pada input yang saat itu, namun juga bergantung pada input sebelumnya. Network ini dapat mengingat input-input sebelumnya untuk memproduksi input-input yang baru.Prinsip sequential network ini diterapkan pada :CounterCode converterShift Register2.2 Dasar teori counter dan 7 segmentCounterCounter adalah perangkat yang menyimpan (dan kadang-kadang menampilkan) jumlah kali peristiwa atau proses tertentu yang telah terjadi, biasanya memiliki hubungan dengan clock signal.counter dapat diimplementasikan dengan mudah menggunakan sirkuit bertipe register seperti flip-flop.Up/down CounterSebuah counter yang dapat mengubah keadaan di kedua arah, di bawah kendali dari up atau down dari input selector, dikenal sebagai up/down counter. Ketika selector dalam keadaan up, counter akan menambahkan nilainya. Ketika selector dalam keadaan down, counter mengurangi nilainya.7 segmentSeven-segment display (SSD) atau seven segment indicator adalah suatu bentuk perangkat tampilan elektronik untuk menampilkan angka desimal yang merupakan alternatif tampilan dot matrix yang lebih kompleks.Seven-segment display banyak digunakan dalam jam digital, meteran elektronik, dan perangkat elektronik lainnya untuk menampilkan informasi numeric.2.3 Perancangan Counter dan 7 segmentPerancangan dimulai dengan menentukan jumlah output yang akan dibentuk. Dalam counter ini, akan dibentuk 9 output yang mewakili angka 0 hingga 8 dalam 7 segment. Kemudian, buat siklus counter dengan menerapkan 3 langkah pembuatan rangkaian untuk binary counter. Contoh dibawah menggunakan siklus biner 0000 hingga 1000, kemudian kembali menuju 0000. Sedangkan untuk down counter menggunakan siklus 1000 hingga 0000.Langkah pertama adalah membuat tabel kebenaran untuk Q, Q dan Flip flop dalam tiap siklus. Pada rangkaian ini, penulis menggunakan D flip flop. Langkah kedua adalah menyederhanakan rangkaian dengan K-map. Langkah terakhir adalah membuat rangkaian dari hasil penyerderhanaan K-map untuk tiap flip flop.Setelah rangkaian binary counter berhasil dibentuk, langkah berikutnya adalah menerapkan prinsip decoder untuk mengubah output bernilai 4 bit menjadi 9 bit. Prinsip decoder adalah menambah jumlah bit output dengan gerbang AND, dimana tiap gerbangnya mewakili nilai biner 4 bit dari output sebelumnya.Langkah terakhir adalah dengan memasukan 9 output tersebut ke dalam 7 segment dengan gerbang OR. Dimana tiap gerbang OR mewakili 1 bit garis yang ada pada 7 segment.Gambar Up CounterGambar Down Counter

Gambar rangkaian yang diekspor dari program logism

BAB III

3.1 Pengujian RangkaianDengan aplikasi logism, simulasi pengujian dari gambar rangkaian diatas dilakukan. Kondisi awal dimulai dengan clock yang tidak menyala dan kondisi flip flop yang bernilai 0 / tidak menyala. 7 segment menampilkan angka 0 pada kondisi awal dari up counter maupun down counter.Simulasi dimulai dengan menjalankan clock pada frekuensi tertentu. Pada up counter, tampilan 7 segment terus berubah mulai dari kondisi awal 0-1-2-3-4-5-6-7-8 kemudian kembali ke 0 dan mengulang counter yang sama.Pada down counter, tampilan 7 segment terus berubah mulai dari kondisi awal 0-8-7-6-5-4-3-2-1 kemudian kembali ke 0 dan mengulang counter yang sama.B. Hasil Pengamatan Tabel 51. Tabel kebenaran Serial In, Parallel out Shift RegisterInputOutput

Data = SW2ClockL1L2L3L4

H1000

H1100

H1110

H1111

H1111

L0111

L0011

L0001

L0000

L0000

H1000

H1100

H1110

H1111

L0111

L0011

L0001

L0000

Tabel 52. Tabel kebenaran Ring CounterNumber ClockTransitionOutput

L1L2L3L4

11000

20100

30010

40001

51000

60100

70010

80001

91000

100100

110010

120001

C. Analisa Dataa. Pada saat semua saklar berada pada posisi RENDAH maka keluarannya akan RENDAH. Hal ini tampak dengan tidak menyalanya lampub. Ketika SW1 dan SW2 di atur ke posisi tinggi, maka salah satu keluarannya akan tinggi setelah diclock. Ini ditandai dengan menyalanya lampu 1c. Output flip-flop D akan mendapat logika 0 ketika inputnya 0 dan outputnya mendapat logika satu ketika inputnya 1 d. Pada saat yang sama, ketika diclock maka keluarannya akan menyala (L1-L4) secara bergantian atau bergesere. Pada Ring Counter, transisi clock diposisi 1 maka keluaran L1-L4 adalah 1000. Ini sama dengan bilangan decimal 1 jika dikonversikan ke biner adalah 0001 yang diurutkan dari lampu 4 ke lampu 1Gambar tabel kebenaran untuk binary counterUP CYCLE

ABCDA'B'C'D'DADBDCDD

000000010001

000100100010

001000110011

001101000100

010001010101

010101100110

011001110111

011110001000

100000000000

DADB

AB/CD00.01.11.10.AB/CD00.01.11.10.

00.00.1

01.101.111

11.11.

10.10.

DA=A'BCDDB=A'BC'+A'B'CD+A'BD'

DCDD

AB/CD00.01.11.10.AB/CD00.01.11.10.

00.1100.11

01.1101.11

11.11.

10.10.

DC=A'C'D+A'CD'DD=A'D'

DOWN CYCLE

ABCDA'B'C'D'DADBDCDD

100001110111

011101100110

011001010101

010101000100

010000110011

001100100010

001000010001

000100000000

000010001000

DADB

AB/CD00.01.11.10.AB/CD00.01.11.10.

00.100.

01.01.111

11.11.

10.10.1

DA=A'B'C'D'DB=AB'C'D'+A'BD+A'BC

DCDD

AB/CD00.01.11.10.AB/CD00.01.11.10.

00.100.1

01.1101.11

11.11.

10.110.1

DC=A'CD+A'BC'D'+AB'C'D'DD=A'BD'+A'CD'+AB'C'D'

3.2 Prinsip kerja rangkaianRangkaian binary counter terbentuk dari siklus yang terdapat dalam tabel kebenaran. Dalam tabel kebenaran siklus up counter, susunan biner yang semula bernilai 0000, diubah menjadi 0001. Selanjutnya, biner 0001 diubah menjadi 0010 dan seterusnya hingga 1000. Kemudian biner 1000 akan kembali menjadi 0000 untuk mengulang kembali proses. Dengan sususan rangkaian yang berdasarkan pada siklus ini, ditambah penyederhanaan K map, maka binary counter dari up counter pun terbentuk dengan bantuan D flip flop. Kemudian untuk down counter, menggunakan siklus yang berkebalikan, yaitu dari 1000 diubah menjadi 0111. 0111 diubah menjadi 0110, begitu seterusnya hingga 0000. Kemudian 0000 kembali diubah ke 1000 untuk mengulang proses counter.Rangkaian binary counter tersebut kemudian diteruskan ke dalam 9 gerbang AND dengan prinsip Enkoder, dimana pada saat binary counter menunjukkan 0000, negasi dari keempat bit biner tersebut akan diinputkan ke dalam gerbang AND yang mewakili angka 0, begitu seterusnya sehingga ada 9 gerbang yang mewakili angka 0 hingga 8.Proses berikutnya, 9 gerbang AND yang mewakili angka 0 hingga 8 tersebut angka diteruskan ke 7 gerbang OR yang mewakili bit-bit garis dalam 7 segment.Dengan bekerjanya siklus pada binary counter yang diteruskan hingga 7 segment, maka tampilan pada 7 segment pun akan berubah sesuai dengan siklus yang dibentuk.

BAB IVKesimpulanBerdasarkan hasil rancangan dan pengujian di atas, dapat diambil kesimpulan sebagai berikut:Perancangan counter up/down pencacah 0-8 dan 8-0 pada 7 segment dimulai dengan merangkai binary counter sesuai dengan siklus yang diinginkan. Kemudian menggunakan prinsip decoder untuk memecah outputnya menjadi 9. Kemudian output akan diteruskan ke 7 segment dengan gerbang OR yang mewakili tiap bit garis yang ada pada 7 segment. Kita dapat merancang sebuah rangkaian menggunakan gerbang logika dengan mengacu kepada output yang diinginkan Rangkaian dengan menggunakan gerbang logika bisa langsung disimulasikan pada Electronics Workbench (EWB) tetapi untuk implementasi pada perancangan Hardware harus digantikan dengan representasi Integrated Circuit (IC) untuk masing-masing gerbang.SARAN Apabila menggunakan counter yang output Clocknya melebihi output tampilan pada sevent segment, maka disarankan untuk melakukan reset pada clock terakhir untuk output yang diinginkan sehingga secara otomatis akan kemabli ke clock awal sehingga tidak terjadi pengulangan karakter tampilan. Untuk menampilkan lebih dari 9 karakter bisa menggunakan counter Modulus 13 atau yang lebih besar lagi, atau membuat rangkaian IC 7490 secara kaskade.DAFTAR PUSTAKA1. Sriwahyuni, Asep Suheri Buku Petunjuk Praktikum Rangkaian Digital, Laboratorium Teknik Elektro Fakultas Teknik Informatika Universitas Ibn Khadun Bogor, 20102. Hold Sworth, Digital Logic DesignButter Worth, London, 19853. John D. Ryder, PHD, Engineering Electronics, International Student Edition4. Millman Jacob dan Halkias Christos C, Elektronika Terpadu Jilid 2, Erlangga, Jakarta 19855. Pudak Scientific, Basic Digital Communication, Bandung, Indonesia6. Wasito S, Pelajaran ElektronikaTeknik Digit, Karya Utama, Jakarta.