PDS

32-bitni mikrokontroleri i primena - MS1BMP8. deo2013Nenad Jovii1DMA12 kanala (7 za DMA1 kontrler i 5 za DMA2 kontroler)SMT32F100 ima jedan kontroler DMA1Mogui su prenosi u u svim kombinacijama izmeu meorije i periferija.Podran prenos za tajmere, ADC, SPI, I2Cs, USART i DACPodran prenos 8, 16 i 32-bitnih podataka.Podrani cirkularni baferi!

DMA - struktura

DMA prenosPrenos se sastoji iz 4 fazeKanali su prioritirani sa 4 razliita prioriteta.

Preklapanje DMA i CPUDMA se preklapa sa CPU-om tako da nikada ne dolazi do potpunog blokiranja jednog ili drugog.

DMA prekidiSvaki DMA kanal ima tri prekida:Transfer zavrenTransfer na polaGreka u transferufe

Projekat ADC_DMAAD konvertor je podeen tako da radi u najbrem modu u kome semplovanje traje 1.5 ciklus. Vri se akvizicija kanala 14. ADC nakon svake konverzije generie DMA zahtev.Tajmer TIM1 radi u PWM modu i trigeruje ADC.DMA konvertor prenosi podatke iz ADC-a u kruni bafer u memoriji.

Inicijalizacija DMA

U main-u mora da se deklarie adresa, jer se simbol iz stm32f10x_adc.c ne vidi!!!

Da je kojim sluajem definisan u stm32f10x_adc.h ne bi bilo potrebeDMA_InitTypeDef stm32f10x_dma.h

Inicijalizacija ADC-a

ADC funkcije

Dozvola PWM izlaza

ZadatakPodesiti DMA kontoler tako da se generie prekid nakon prenosa celog jednog bafera.Hint: potraiti u fajlu stm32f10x_dma.h funkcije koje podeavaju prekid.Napisati prekidnu rutinuBrisati flag u prekidnoj rutiniDACDva nezavisna kanalaMogunost sinhronizacije oba kanala8 ili 12-bitni podaciMogunost nezavisnog ili sinhronizovanog radaGenerator umaGenerator trougaonog talasnog oblikaMogunost korienja DMA prenosaDetekcija underrun greke pri DMA prenosuMnotvo internih i jedan externi trigerDAC - ema

DAC-format podatakaSingle modeDual mode

Za svaki tip podatka postoji poseban DHR registarDACUkoliko se ne radi u trigger modu, jedan ciklus nakon upisa podatka u DHR podatak se prebacuje u DOR.Ako se koristi triger, uspostavljanje se vri posle tri ciklusa.U svakom sluaju napon na izlazu je validan nakon vremena smirivanja (settling time).

DAC - triangleMogunost automatskog generisanja trougaonog talasnog oblika taktovanog taktom APB magistrale.

18DAC-noiseMogunost automatskog generisanja i dodavanja uma na osnovni signal.Taktovanje se vri taktom APB magistrale.

Projekat DACKorienjem tajmera TIM2 sa uestanou od 1MHz se generie triger za dvokanalni DAC.DAC treba da radi u DUAL_DAC modu kada se sinhronizovano vri konverzija na oba kanala.Prenos podataka iz memorijske tabele se obavlja korienjem DMA kontrolera.Inicijalizacija 1

Selekcija TRG0 izlazaDAC InicijalizacijaFormiranje tabele

Selekcija TRG0 izlaza iz tajmera

Inicijalizacija 2

USARTPosebne karakteristike u odnosu na standardni USART:8 ili 16 bita oversamplingFrakcioni baud-rate generator (slino kao MSP)8 ili 9 bita podatakEncoder decoder za podrku IRDA prenosuPodran smartcard protocol ISO7816-3Half-duplex komunikacija preko jedne iceDva odvojena DMA kanala za predaju i prijemDeset izvora prekida (ragularni i oni za detekciju greke)RTS/CTS hardverski handshaking

USARTblok ema

Multiprocesorska komunikacijaIdle line protokol ili korienje markera adrese.USART prijemnik moe da bude u aktivnom i MUTE modu.U MUTE modu ne generie prekide i ne postavlja statusne bite.U sluaju korienja markera adrese, deo CR2 registra je 4-bitna adresa koja se automatski poredi sa adresom primljenom preko serijske veze.

The end