邏輯狀態的表示

旗立資訊版權所有

2 - 1A15152D 適用

邏輯狀態的表示在數位邏輯電路上，以 "ON" 和 "OFF" 、 " 亮 " 和 " 熄 "、 "1" 和 "0" 、 "High" 和 "Low" 來表示其輸入或輸出的邏輯狀態，其實際電路上之意義是 " 通路 " 和 " 斷路 " 及 "高電位 " 和 " 低電位 " 之不同狀態。

(a)

亮熄(b)

通路斷路

V

t

(c)

高電位低電位

▲ 圖 2-1 邏輯狀態的表示


2 - 2A15152D 適用

數位邏輯 IC

▲ 圖 2-4 數位 IC 的分類

積體電路

雙極性

單極性

ECL （射極耦合邏輯）

MOS （互補 MOS ）

TTL 族

DTL 族

RTL 族

TTL （電晶體 -電晶體邏輯）

HTL （高臨限邏輯）

DTL （二極體 -電晶體邏輯）

RCTL （電阻 -電容 -電晶體邏輯）

RTL （電阻 -電晶體邏輯）

DCTL （直接耦電晶體合邏輯）

MOS （互補 MOS ）

MOS （金屬 -氧化物 -半導體邏輯）

飽和性

非飽和性


2 - 3A15152D 適用

數位邏輯 IC的包裝法及接腳

1. DIP 包裝法（ Dual In-line Package ），或稱之為雙排包裝法。

2. TO 包裝法（ Transistor Outline package ），或稱電晶體外觀包裝法。

3. 平版型包裝法（ flat package ）。

▲ 圖 2-5 雙排包裝法 ▲ 圖 2-6 電晶體外觀包裝法 ▲ 圖 2-7 平版型包裝法


2 - 4A15152D 適用

數位 IC

在邏輯電路中，每一 IC 均有及 GND 接腳，在一般基本閘（以 14 pin 為例）之 IC 中，其、 GND 大多固定於第 14

及 7 腳。在實驗中，要記得將每一 IC 都接上及 GND ，否則電路將無法工作。

CCV

CCV

CCV

GND

14 13 12 11 10 9 8

1 2 3 4 5 6 7

接地

外接電源

▲ 圖 2-8 數位 IC （ 14 pin ）的、 GND 接腳CCV

CCV


2 - 5A15152D 適用

數位邏輯 IC的電源

一般穩壓 IC 的使用最為廣泛。

▲ 圖 2-9 穩壓 IC 7805 ▲ 圖 2-10 穩壓 IC 78H05


2 - 6A15152D 適用

數位式示波器數位式示波器（ digital storage oscilloscope ）又稱儲存式示波器

▲ 圖 2-12 數位式示波器


2 - 7A15152D 適用

函數波產生器函數波產生器（ function generator ）主要有正弦波、方波及

三角波三種訊號源

▲ 圖 2-13 函數波產生器


2 - 8A15152D 適用

邏輯探棒

邏輯族

邏輯準位

T T L C O M S

V ( 0 ) V2.08.0 %103.0 DD

V

V ( 1 ) V2.03.2 %107.0 DD

V

▲ 圖 2-14 邏輯探棒

▼ 表 2-3 TTL 與 CMOS 的邏輯準位比較


2 - 9A15152D 適用

IC測試器

▲ 圖 2-15 IC 測試器


2 - 10A15152D 適用

數位邏輯實驗器

(a) (b)

▲ 圖 2-16 數位邏輯實驗器


2 - 11A15152D 適用

直行 A1~E1 各點相通， E1 與 F1 卻是不通

利用導線連接讓左右相通

各直行（ 1 、 2、 3… 行）互不相通

3 個電源端子，中間先不用，若有正負電源再接

連接至電源與接地端

麵包板

(b) 內部接線圖 ▲ 圖 2-17 麵包板

(a) 正視圖


2 - 12A15152D 適用

指撥開關

2k1

IC 330

LED

V5

GND

麵包板接線實例

○良好 ×避免之 ○良好 ×避免之

▲ 圖 2-18 零件的安排(a) (b)

▲ 圖 2-19 麵包板接線實例


2 - 13A15152D 適用

SN7400

14 13 12 11 10 9 8

1 2 3 4 5 6 7

CCV B4 A4 Y4 B3 A3 Y3

A1 B1 Y1 A2 B2 Y2 GND

3

項目單位

74 2 0.8 2.4 0.4 0.4 0.4 V

74S 2 0.8 2.4 0.5 0.7 0.3 V

74LS 2 0.8 2.4 0.4 0.7 0.4 V

(min)IHV (max)ILV (min)OHVNHV NLV(max)OLV

▲ 圖 2-20 TTL 之 SN7400 （ 4 個 2 輸入的 NAND 反及閘）

▼ 表 2-4 SN7400 規格表


2 - 14A15152D 適用

CD4011

DDV

SSV

14 13 12 11 10 9 8

1 2 3 4 5 6 7

▲圖 2-21 CMOS 之 CD4011B/UB （ 4 個 2 輸入的 NAND 反及閘）

▼ 表 2-5 CD4011 規格表項目 B型 3.5 1.5 4.95 0.05 125

UB型 3.5 1.5 4.95 0.05 60 單位 V V V V V

備註

1. 雜訊程度： B型……………….1V(min) UB型……………...1.5V(min)

2. 輸入電流…………. 3. 傳遞延遲時間：

B型……………….60ns (type) UB型……………..30ns (type)

IL(max)V OH(min)V OL(max)V PLHt

A1

V）5（ DDV

V）18（ DDV

pF50

V10

L

DD

C

V

IH(min)V


2 - 15A15152D 適用

TTL IC介紹 TTL （ Transistor-Transistor Logic ）邏輯族是一種飽和型的電

晶體 - 電晶體邏輯電路。

型號交換時間消耗功率工作頻率

74XX（標準型）約 10ns 約 10mW 小於 35MHz

74LXX（低功率型）大於 10ns 小於 10mW 小於 35MHz

74HXX（高功率型）小於 10ns 大於 10mW 大於 35MHz

74SXX（蕭特基型）小於 10ns 大於 10mW 大於 35MHz

74LSXX（低功率蕭特基型）小於 10ns 小於 10mW 大於 35MHz

74CXX（以 CMOS製作），但接腳編號、功能與 74系列一樣

▼ 表 2-6 74XX 規格表


2 - 16A15152D 適用

54/74 IC 54/74 系列的數位 IC ，是以正邏輯方式表示，以邏輯 1 代表高

電位，以邏輯 0 代表低電位。

參數參數說明特性輸入端為邏輯 1時，所需之電壓必須高於 2V 輸入端為邏輯 l時，流進輸入端的電流最大值為輸入端為邏輯 0時，所需之電壓不得超過 0.8V 輸入端為邏輯 0時，流出輸入端的電流最大值為輸出端為邏輯 l時，輸出端的電壓必須高於 2.4V 輸出端為邏輯 l時，輸出端所流出的電流必須高於輸出端為邏輯 0時，輸出端的電壓不得超過 0.4V 輸出端為邏輯 0時，輸出端所容許流進的電流必須高於輸入端和輸出端相等時的臨界電壓約為 1.3V 當輸出端處在邏輯 1時，把輸出端對地短路的短路電流處在邏輯 0時的雜訊邊限處在邏輯 1時的雜訊邊限電源電壓：54系為 4.5V~5.5V；74系為 4.75V~5.25V，標準值為 5V 扇出數（fan-out）：邏輯電路輸出端所能推動次級同類 IC的數量

mA55~mA18 (max)(max) OLILNL VVV

(max)(max) IHOHNH VVV NHVNLVOSITVOLIOLVOHIOHVILIILVIHIIHV

▼ 表 2-7 57/74 IC 規格表


2 - 17A15152D 適用

CMOS ICCMOS （ Complementary Metal-Oxide Semiconductor ）是互補金屬氧化物半導體的簡稱，它是由 P 通道 MOS 與 N 通道 MOS 組合而成的。

COMS ∕輸入輸出特性輸入端為邏輯 1時，所需之電壓必須高於 3.5V ( ) 輸入端為邏輯 0時，所需之電壓不得超過 1.5V ( ) 輸出端為邏輯 1時，輸出端之電壓必須高於 4.95V 輸出端為邏輯 0時，輸出端之電壓不得超過 0.05V

電源電壓：可從 3V~18V，一般標準使用時，接 5V~15V

高輸入阻抗：，但由於氧化膜的關係，在輸入端為大約 5pF的電容與高輸入阻抗所並聯構成

雜訊邊限大：一般 CMOS雜訊邊限值（）約為電源電壓的 30%，當時，雜訊邊限值等於，此值為 TTL的 4倍

頻率特性：由於存有輸入電容，每一個 CMOS閘電路的傳遞延遲時間為 50ns左右，與 TTL 邏輯電路比較，CMOS邏輯電路要慢些

溫度穩定性：工作溫度介於，適用於多種溫度範圍，所產生的誤差較小

沒有使用到的輸入腳，務必接到邏輯 "1" 或邏輯 "0" 的電位，切勿讓其浮接，以避免 IC受到靜電的破壞，及輸入位準不穩定

ILV

V5DDV

IHV

OHV

OLV

1512 10~10

IHOH VV

DDV7.0

DDV3.0

V5.1%30V5

C125~C55

▼ 表 2-8 CMOS IC 規格表

Documents

邏輯狀態的表示