หลักการทํางานและโมเดลของ MOSFETapinunt.yolasite.com/resources/AnalogIC/HO2_2013.pdfท าให ม กระแส diffusion!! ย

+

หลักการทํางานและโมเดลของ MOSFET (Operation and modeling of MOSFETs)

+ ไดโอดรอยต่อพีเอ็น (pn-junction diode)

n  ซิลิคอนอะตอมที่อยู่ใกล้บริเวณรอยต่อจะสูญเสียอิเล็กตรอนโดยการแพร่ (diffusion)

n  เกิดสนามไฟฟ้าที่มีผลตรงกันข้ามกับการแพร่

n ณ. สภาวะสมดุลย์ กระแสที่เกิดจากการแพร่ = กระแสที่เกิดจากสนามไฟฟ้า

Analog IC Design A. Thanachayanont

2

+ คุณลักษณะของไดโอด

n  ศักดาไฟฟ้ากําแพง (barrier potential)

n  ความกว้างของบริเวณปลอดพาหะ (depletion width)


3

+ คุณลักษณะของไดโอดรอยต่อพีเอ็น n  ค่าตัวเก็บประจุของบริเวณปลอดพาหะ (depletion capacitance) n  คุณลักษณะ large-signal


4

+ Metal-Oxide-Semiconductor Field Effect Transistor: MOSFET)

n Enhancement-mode => ไม่นํากระแสที่ vGS < 0

n Depletion-mode => นํากระแสที่ vGS < 0


5

+ การเกิดช่องทางนํากระแสใน MOSFET

n  เมื่อ vGS=0 บริเวณขาซอสและเดรนจะถูกแยกจากกันโดยรอยต่อ pn ที่ต่อหลังชนกัน ทําให้มีความต้านทานสูงมากระหว่างซอสและเดรน MOSFET ไม่นํากระแส และประพฤติตัวเหมือนกับตัวเก็บประจุ

n  สําหรับ VGS ที่มีค่าน้อย โฮลในฐาน p- บริเวณภายใต้เกท จะถูกผลักดันลงไปด้านล่าง ทําให้เกิดบริเวณปลอดพาพะขึ้นระหว่างซอสและเดรน

n  สําหรับ VGS ที่มีค่ามากขึ้น อิเล็กตรอนอิสระถูกดึงดูดมาจากซอสและเดรน ทําให้เกิดช่องทาง (channel) ภายใต้เกทที่เต็มไปด้วยอิเล็กตรอนอิสระ

n  ช่องทางภายใต้เกทนั้นได้เกิด ‘inversion’ ขึ้น คือได้เปลี่ยนคุณสมบัติจากสารกึ่งตัวนําชนิด p เป็น n

(ซึ่งเริ่มเกิดขึ้นเมื่อความหนาแน่นของอิเล็กตรอนภายใต้เกทและ ของโฮลในฐานรอง p- มีค่าเท่ากัน)

n  ค่าของ VGS ที่ทําให้เริ่มเกิด inversion ถูกเรียกว่า ‘แรงดันขีดเริ่ม’ (threshold voltage, VT)


6

+ คุณลักษณะ iD-vGS ของ NMOS เมื่อ VDS = 0.1 V

n  VGS = VT

n  VGS = 2VT

n  VGS = 3VT


7

+ คุณลักษณะ iD-vDS ของ NMOS เมื่อ VGS = 2VT

n  VDS = 0

n  VDS = 0.5 VT

n  VDS = VT


8

+ คุณลักษณะ iD-vDS ของ NMOS เมื่อ VDS = 2VT

n  VGS = VT

n  VGS = 2 VT

n  VGS = 3 VT


9

+ คุณลักษณะ i-v ของ n-channel MOSFET

n  iD-vDS n  iD-vGS


10

+ แบบจําลอง large-signal ของ MOSFET สําหรับการคํานวณด้วยมือ


11

( ) ( ) ( )

( ) ( )

( ) ( )

( )

0 0

2

(3) Carrier velocity:

(4)

(5) 22

DS

d n n

D ox GS T n

L v

D n ox GS T

n oxD GS T DS DS

dv yv y E y

dydv y

i WC v v y Vdy

i dy W C v v y V dv y

C Wi v V v vL

µ µ

µ

µ

µ

= =

= − −⎡ ⎤⎣ ⎦

= − −⎡ ⎤⎣ ⎦

⎡ ⎤= − −⎣ ⎦

∫ ∫

( ) ( )

( )( ) ( )

2(1) Charge per unit area (Clbs/cm ):

(2) Channel current:

and

I ox GS T

Id

D I d

Q y C v v y V

dQIdtdydQ QWdy dtv y

I WQ y v y

= − − −⎡ ⎤⎣ ⎦

=

= =

= −

+ แรงดันอิ่มตัว (saturation voltage, VDS(sat))

n  แรงดันอิ่มตัว คือ แรงดันเดรน-ซอสที่จุดสูงสุดของพาราโบล่า


12

MOSFET ในย่าน Triode

n เมื่อ VDS << 2(VGS-VT)

Analog IC Design A. Thanachayanont 13

( ) 222n ox

D GS T DS DSC WI V V V V

Lµ

⎡ ⎤= − −⎣ ⎦

( )D n ox GS T DSWI C V V VL

µ= −

( )

1DSON

Dn ox GS T

V R WI C V VL

µ≡ =

−

+ MOSFET ในย่านอิ่มตัว (saturation region)

n  เมื่อ VDS = VGS-VT => ความหนาแน่นของประจุ (QI) ที่ฝั่งเดรนเท่ากับศูนย์ ทําให้ช่องทางขาดออกจากเดรน หรือ ‘pinch-off’ และ MOSFET อยู่โหมดทํางานอิ่มตัว โดยที ่ID มีค่าคงที่ไม่ชึ้นกับ vDS


14

+ ผลของ vDS ต่อคุณลักษณะของ

MOSFET


15

n  เมื่อ VDS > VGS-VT ทําให้เกิดแรงดันตกคร่อมบริเวณปลอดพาหะระหว่างปลายช่องทางและเดรนมากขึ้น ทําให้ความกว้างของบริเวณปลอดพาหะมากขึ้นและความยาวช่องทาง (L) ลดลง ส่งผลทําให้ ID เพิ่มขึ้น

( ) ( )2 12n ox

D GS T DS DSATC WI V V V V

Lµ

λ= − + −⎡ ⎤⎣ ⎦

effDD DSAT DS

eff DS

LII I VL V

⎛ ⎞ ∂⎛ ⎞∂= + Δ⎜ ⎟⎜ ⎟⎜ ⎟∂ ∂⎝ ⎠⎝ ⎠

( )0

12

ds DS DSATDSAT

eff DG T

k V VI

L V V φ

⎛ ⎞−≅ +⎜ ⎟

⎜ ⎟+ +⎝ ⎠

0

00 2

2

channel-length modulation factor

2 ln

ds

eff DG T

s A Dds T

A i

kL V V

K N Nk VqN n

λφ

εφ

=+ +

=

⎛ ⎞= = ⎜ ⎟

⎝ ⎠

eff dL L X= −

+ ผลของ vDS ต่อคุณลักษณะของ MOSFET

n  L มากทําให้ λ น้อยลง n  ∂iD/∂vDS มีค่ามากขึ้นเมื่อ iD เพิ่มขึ้น


16

+ ผลของแรงดัน Body (Body effect)


17

( )0 2 2T T f SB fV V Vγ φ φ= + + −

+ แรงดันขีดเริ่ม (threshold voltage, VT)

n  εSi คือค่า permittivity ของ Si (F/cm)

n  tox คือความหนาของชั้น oxide (~100 Ao)

n  NSUB คือความเข้มข้นของ doping ในฐานรอง

n  γ คือค่าคงที ่body effect (~ 0.5 V ½)

n  Φms คือ ผลต่างของ work-function ระหว่างเกทและฐานรอง =

n  Φf คือ ศักดาไฟฟ้าที่พื้นผิว Si =

n  Qb0 = ความหนาแน่นของประจุในบริเวณปลอดพาหะ เมื่อ vSB = 0 V

n  Qb = ความหนาแน่นของประจุในบริเวณปลอดพาหะ เมื่อ vSB ไม่เท่ากับ 0 V

n  Qss = ความหนาแน่นของประจุในชั้น oxide ที่บริเวณผิวหน้าของรอยต่อ Si-SiO2

n  Cox คือ ค่าตัวเก็บประจุ oxide ต่อพื้นที่ (fF/mm2)


18

( )

0 0

0

2

2

2 2

1 2 and

b ssT ms f

ox ox

b ss b bms f

ox ox ox

T T f SB f

oxSi Sub ox

ox ox

Q QVC CQ Q Q QC C C

V V v

q N CC t

φ φ

φ φ

γ φ φ

εγ ε

= + + −

−= + + − +

∴ = + + −

= =

ln lnSUB GATE

i i

N NkT kTq n q n

⎛ ⎞ ⎛ ⎞− −⎜ ⎟ ⎜ ⎟

⎝ ⎠ ⎝ ⎠

ln SUB

i

NkTq n

⎛ ⎞− ⎜ ⎟

⎝ ⎠

+ ค่าคงที่และค่าตัวแปรต่างๆ


19

+ Small-signal model of MOSFET

n  What is a small-signal model?


20

+ แบบจําลอง small-signal ของ MOSFET in the saturation region


21

( )

( ) ( )

( )

( )( )

( ) ( )

2

2 2

2

2

22

22

12

2

n oxD GS i T

n oxGS T GS T i i

n oxD GS T i i

D D d

id n ox GS T i

GS T

i GS T d n ox GS T i m i

C Wi V v VL

C W V V V V v vLC WI V V v v

Li I i

vWi C V V vL V V

Wv V V i C V V v g vL

µ

µ

µ

µ

µ

= + −

⎡ ⎤= − + − +⎣ ⎦

⎡ ⎤= + − +⎣ ⎦

≡ +

⎡ ⎤∴ = − +⎢ ⎥

−⎣ ⎦

− ⇒ = − ≡=

( ) 22D Dm n ox GS T n ox D

GS GS T

I IW Wg C V V C IV L L V V

µ µ∂

= = − = =∂ −

Small-signal transconductance

+ แบบจำลอง small-signal ของ MOSFET ในยานอิ่มตัว


22

+ ตัวเก็บประจุใน MOSFET

n  ตัวเก็บประจุใน MOSFET สามารถแบ่งได้ 2 ประเภท n  ตัวเก็บประจุ depletion (CBS และ CBD)

n  Nonlinear C

n  ตัวเก็บประจุ charge storage หรือ parallel-plate (C1-C4)

n  C1&C3 = overlap capacitance – linear C

n  C2 gate-oxide cap – nonlinear C

n  C4 = channel-bulk C – nonlinear C


23

+ MOS Diffusion Capacitances


24

S D

p substrate

B

G VGS +

-

n+ n+

depletion region n channel

CSB = CSdiff CDB = CDdiff

n  The junction (or diffusion) capacitance is from the reverse-biased source-body and drain-body pn-junctions.

+ Source Junction View


25

side walls

channel

W

xj

channel-stop implant (NA+)

source bottom plate (ND)

LS

substrate (NA)

Cdiff = Cbp + Csw = Cj AREA + Cjsw PERIMETER = Cj LS W + Cjsw (2LS + W)

junction depth

+ MOS overlap Capacitances


26

xd Source

n+ Drain

n+ W

Ldrawn

xd

Poly Gate

n+ n+ tox

Leff

Top view

lateral diffusion

CGSO = CGDO = Cox xd W = Co W

Overlap capacitance (linear)

+ Gate capacitance (Cg)

n  Gate-SiO2-channel structure

n  C value depends on operating mode

n  Total C =>

n  Since tox and L are scaled down at the same rate => Cg remains constant over tech. generations


27

+ MOS Channel Capacitances


28

S D

p substrate

B

G VGS +

-

n+ n+

depletion region n channel

CGS = CGCS + CGSO CGD = CGCD + CGDO

CGB = CGCB

n  The gate-to-channel capacitance depends upon the operating region and the terminal voltages

+ MOS Capacitance Model


29

CGS

CSB CDB

CGD

CGB

S

G

B

D

CGS = CGCS + CGSO CGD = CGCD + CGDO

CGB = CGCB

CSB = CSdiff CDB = CDdiff

+ Gate capacitance


30

+ วงจรสมมูล small-signal ของ MOSFET


31

+ Transition frequency of MOSFET


32

+ ผลของความยาวช่องทางสั้น (short-channel effect)

n  ความเร็วอิ่มตัว (velocity saturation)

n  ความเร็วของพาหะนําไฟฟ้าอิ่มตัวเมื่อสนามไฟฟ้ามีค่าสูงขึ้น

n vd = ความเร็ว drift ของอิเล็กตรอน

n µn = ค่า mobility ที่สนามไฟฟ้าต่ํา

n Ec = ค่าสนามไฟฟ้าที่เริ่มเกิดการอิ่มตัว n  ย่านไม่อิ่มตัว

n  ย่านอิ่มตัว


33

+ ผลของความเร็วอิ่มตัว (velocity saturation)

n ผลต่อคุณลักษณะ iD/vGS n  iD/vGS จะมีความเป็นเชิงเส้นมากขึ้น n  วงจรสมมูล


34

+ MOSFET ในย่านการทํางาน weak-inversion

n  MOSFET ทํางานในย่าน weak-

inversion เมื่อ vGS < VT และ channel

มีการ invert แบบอ่อนๆ n  ทําให้มีกระแส diffusion

n  ย่านการทํางานของ MOSFET ขึ้นกับศักดาไฟฟ้าที่พื้นผิวของ Si, φs

n  φs < φf => ไม่มีการ invert

n  φf < φs < 2φf => invert อ่อนๆ (กระแส diffusion)

n  2φf < φs => invert มาก (กระแส drift)


35

+ MOSFET ในย่านการทํางาน weak-inversion


36

exp 1 exp

1 1.5 3

GS T DSD t

t t

js

ox

v V vWI IL nV V

Cn

C

⎡ ⎤⎛ ⎞ ⎛ ⎞−= − −⎢ ⎥⎜ ⎟ ⎜ ⎟

⎝ ⎠ ⎝ ⎠⎣ ⎦

= + ≈ −

Fig1.43-1.44 gray

+ กระแสใน substrate n  ผลของ impact ionization

n  เกิดขึ้นที่สภาวะที่มีสนามไฟฟาสูง ทำใหมีการชนที่เกิดคูอิเล็กตรอน-โฮล

n อิเล็กตรอนวิ่งเขาขา drain สวนโฮลวิ่งลง substrate ทำใหมีกระแสไหล


37

+ MOSFET model LEVEL 1 IDS: Schichman-Hodges Model


38

+ BSIM3v3 Model Equations for Hand Calculations


39

+ MOSFET models n  .MODEL CMOSN NMOS

( +LEVEL=1 LMIN=1.5E-6 WMIN=3E-6 +NSUB=2E+15 TOX=25E-09 UO=650 LAMBDA=0.03 +LD=0.2E-6 CGSO=0.18E-9 CGDO=0.18E-9 PB=0.65 +VTO=0.7 CJ=0.14E-3 MJ=0.5 CJSW=0.8E-9 MJSW=0.5)


40

+ Extraction of parameters for hand calculations


41

+ Characterization of the Simple Square-Law

Model


42

+ Extraction of Model Parameters


43

+ Extraction of K’ and VT

n  Stay away from the extreme regions of mobility degradation and weak inversion

n  Use channel lengths greater than Lmin


44

+ Extraction of γ


45

+ Extraction of γ


46

+ Extraction of λ


47

Documents

หลักการทํางานและโมเดลของ MOSFETapinunt.yolasite.com/resources/AnalogIC/HO2_2013.pdfท าให ม กระแส diffusion!! ย