BAB VI Elektronika Digital

Penerapan Konsep Dasar Listrik dan Elektronika untuk Kelas X

BAB VIELEKTRONIKA DIGITAL

KOMPETENSI DASAR : Konsep Elektronika Digital.

TUJUAN PEMBELAJARAN : Setelah pembelajaran, peserta diklat diharapkan dapat:

Memahami konversi Bilangan.

Mengetahui dan memahami macam-macam gerbang

dasar.

Merangkai gerbang dasar.

Memahami persamaan logika dan Aljabar Boole.

Merangkai gerbang dasar untuk menyederhanakan

persamaan Logika

Memahami logika Flip-Flop.

A. Sistem Bilangan

1. Basis atau Radik

Terdapat bermacam-macam sistem bilangan. Masing-masing sistem bilangan

tersebut dibatasi oleh apa yang dinamakan Basis atau Radik (Radix) : yaitu

banyaknya angka atau “ Digit “ yang digunakan. Misalnya sistem bilangan Desimal,

mempunyai sepuluh digit yaitu : 0, 1, 2, 3, 4, 5, 6, 7, 8, dan 9. Sedangkan bilangan

desimal adalah bilangan yang mempunyai radik (r) = 10.

Nama dari masing-masing sistem bilangan itu pun berasal dari basis atau

radiknya. Misalnya, dinamakan bilangan desimal yang berarti sepuluh atau kelipatan

sepuluh. Oleh karena itu dinamakan juga bilangan puluhan. Sistem bilangan yang

lain misalnya bilangan Oktal, dinamakan demikian karena radiknya adalah delapan

(Oktal : delapan ). Dinamakan bilangan biner, karena radiknya adalah dua ( Bi :

mengandung arti dua ).

Dikarenakan orang sudah biasa berhitung memakai bilangan desimal, maka

tidak banyak mempersoalkan tentang radiknya. Namun untuk mempelajari sistem

Dadan Juansah, S.Pd. SST. Halaman 1 dari 46


bilangan yang lainnya, perhitungan tentang radik adalah sangaat penting karena

radik untuk menentukan nilai ataau bobot bilangan tersebut.

2. Bobot Bilangan

Bobot suatu bilangan tergantung dari radik dan sususan digit-digitnya. Misalnya

bilangan desimal 156 atau ditulis (156)10, mempunyai bobot bilangan sebagai berikut

:

6 : menunjukkan harga satuaan ( = 6 ).

5: menunjukkan harga puluhan ( = 50 ).

1: menunjukkan harga ratusan ( = 100 ).

Sehingga : (156)10 = 6 + 50 + 100.

= (6 X 100) + ( 5 X 101 ) + ( 1 X 102 ).

Bila dari persamaan bobot bilangan desimal tersebut angka-angka atau digit-digitnya

diganti : d.

Dihitung mulai dari angka satuan, digit kesatu :d0

Digit kedua : d1

Digit ketiga : d2

Basis atau radik: 10 = r, bilangan 156 = N, maka akan didapat suatu rumus bobot

bilangan :

( N )r = d0r0 + d1r1 + d2r2 + ……..

Rumus tersebut berlaku secara umum untuk mengetahui nilai desimal (bobot

bilangan) dari berbagai bilangan dengan radik yang lain, dan berlaku untuk bilangan

utuh (bukan pecahan).

3. Bilangan Oktal

Bilangan Oktal hanya menggunakan delapan digit saja, yaitu 0, 1, 2, 3, 4, 5, 6,

dan 7. Sehingga radik bilangan oktal adalah r = 8. Dengan demikian suatu bilangan

oktal tidak pernah mempunyai angka 8 dan 9, kecuali untuk menunjukkan radiknya

tetap dipakai angka 8. Misalnya bilangan oktal 61 atau (61)8, nilainya tidak sama

dengan bilangan desimal 61, melainkan sama dengan bilangan desimal 49 (menjadi



lebih kecil). Cara mengetahui nilai desimalnya dengan menggunakan rumus bobot

bilangan di atas tadi.

( N )r = d0r0 + d1r1

(61)8 = ( 1 X 80 ) + ( 6 X 81 )

= 1 + 48

= ( 49 )10.

Contoh : Berapa nilai desimal dari bilangan oktal 1257 ?

( 1257 )8 = ( 7 X 80 ) + ( 5 X 81 ) + ( 2 X 82 ) + ( 1 X 83 )

= 7 + 40 + 128 + 512

= ( 687 )10

4. Bilangan Duodesimal

Kalau bilangan desimal mempunyai radik sepuluh, bilangan Duodesimal radiknya

lebih dua, r = 12. Digit-digitnya adalah : 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A dan B. Huruf A

dan B menggantikan bilangan desimal 10 dan 11, sehingga : A = ( 10 )10.

B = ( 11 )10

Untuk mengetahui nilai desimal dari bilangan duodesimal tetap memakai rumus

bobot bilangan (rumus N).

Contoh : Hitunglah nilai desimal (bobot bilangan) dari bilangan duodesimal 2AB.

( 2AB )12 = ( B X 120 ) + ( A X 121 ) + ( 2 X 122 )

= B + ( 10 X 12 ) + ( 2 X 122 )

= 11 + 120 + 288

= ( 419 )10

5. Bilangan Heksadesimal

Bilangan Heksadesimal mempunyai radik : r = 16. Ke – 16 digit-digitnya yaitu : 0, 1,

2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E dan F. Huruf-huruf A sampai F menggantikan

bilangan desimal 10 sampai 15 :



A = ( 10 )10

B = ( 11 )10

C = ( 12 )10

D = ( 13 )10

E = ( 14 )10

F = ( 15 )10

Dengan menggunakan rumus N dapat diketahui nilai desimal dari suatu bilangan

heksadesimal.

Contoh : Hitunglah nilai desimal dari ( 1A2B )16

( 1A2B )16 = ( B X 160 ) + ( 2 X 161 ) + ( A X 162 ) + ( 1 X 163 )

= B + 32 + ( 10 X 256 ) + 4096

= 11 + 32 + 2560 + 4096

= ( 6699 )10

6. Bilangan Biner

Bilangan Biner hanya mempunyai dua digit saja, yaitu digit “0“ dan digit “1“.

Sehingga bilangan biner merupakan sistem bilangan yang mempunyai radik paling

kecil, yaitu 2. Dengan menyusun digit-digit 0 dan 1 sesuai kaidah yang berlaku,

orang dapat berhitung seperti bilangan desimal biasa.

Keuntungannya, digit 0 dan 1 dapat diwujudkan oleh besaran elektris yaitu tegangan

(voltage). Sehingga kita dapat dengan mudah mengetahui nilai elektris dari suatu

bilangan desimal biasa, bahkan juga kata-kata yang berrupa perintah ataupun

informasi, setelah semuanya disandi dalam bilangan biner tersebut. Hal itu dilakukan

pada mesin-mesin logika, misalnya Digital Komputer, yaitu komputer yang bekerja

dengan informasi atau data numerik yang dinyatakan dalam bentuk digital.

Dalam besaran listrik, digit 0 berarti tidak ada tegangan (sebenarnya tetap ada, tetapi

kecil sekali yaitu antara 0 – 2,4 V), sedangkan digit 1 berarti ada tegangan (antara

2,4 – 5 V).



Bilangan biner dari 0 sampai 15 dapat dilihat pada tabel ini :

Tabel 6.1

Bilangan desimal Bilangan Biner

0 0 0 0 0

1 0 0 0 1

2 0 0 1 0

3 0 0 1 1

4 0 1 0 0

5 0 1 0 1

6 0 1 1 0

7 0 1 1 1

8 1 0 0 0

9 1 0 0 1

10 1 0 1 0

11 1 0 1 1

12 1 1 0 0

13 1 1 0 1

14 1 1 1 0

15 1 1 1 1

Dari tabel tersebut dapat dilihat bahwa nilai digit 1 bertambah besar bila

bergeser ke kiri. Sehingga bila menghitung naik (Count – Up), digit 1 harus selalu

digeser ke kiri. Sebaliknya bila menghitung turun (Count – Down), digit 1 harus

digeser ke kanan. Dengan demikian, digit yang paling kanan bernilai yang paling

kecil, digit yang paling kiri bernilai yang paling besar.

Digit yang paling kanan : disebut LSD (Least Significant Digit), yaitu digit

yang mempunyai bobot paling kecil. Digit yang paling kiri : disebut MSD (Most

Significant Digit), yaitu digit yang mempunyai bobot paling besar. Oleh karena

masing-masing digit bilangan biner itu disebut “Bit” (berasal dari : Binary Digit),

maka singkatan atau istilah LSD dapat diganti dengan LSB (Least Significant Bit),



Istilah MSD dapat diganti dengan MSB (Most Significant Bit). Kedua istilah

tersebut sangat penting dalam perhitungan bilangan biner selanjutnya.

Contoh LSB dan MSB : MSB 1 0 1 1 0 LSB

MSB 1 1 0 1 0 1 LSB

Selanjutnya untuk mengetahui nilai desimal dari bilangan biner, dapat digunakan

rumus N ( rumus bobot bilangan ) seperti yang telah dikerjakan pada sistem bilangan

yang lain. Pelaksanaannya dikerjakan sebagai berikut :

( 1 1 1 0 1 0 1 )2 = ( ………..)10

1 1 1 0 1 0 1 = 1 + 4 + 16 + 32 + 64

26 25 24 23 22 21 20 = (117)

64 32 16 8 4 2 1

Keterangan : dengan r = 2, maka tiap–tiap bit mulai dari LSB mempunyai bobot

kelipatan dari 20, 21 ……, atau deret bilangan 1, 2, 4, 8, 16 …… Sehingga tinggal

menjumlahkan bobot masing-masing digit 1.

Contoh : Hitung nilai desimal dari ( 1010101 )2

1 0 1 0 1 0 1 = 1 + 4 + 16 + 64

64 16 4 1 = (85)10

Kembali pada tabel 1.1 di atas tadi, di sana terlihat bahwa 4 bit bilangan biner yang

penuh berisi digit 1 mempunyai bobot 15. Berarti kemampuan berhitung dari 4 bit

hanya sampai 15, lewat dari itu harus tambah bit.

(15)10 = (1111)2 …………..banyak bit : 4

15 = 16 – 1

15 = 24 – 1 ……………… 2 = radik

Dari persamaan tersebut, bila banyaknya bit = 4 diganti n, radik = r, dan bilangan 15

(nilai tertinggi 4 bit) diganti B, maka didapat suatu rumus :



B = rn - 1

Atau dikatakan, bahwa kemampuan berhitung dari sejumlah bit bilangan biner sama

dengan radik pangkat banyaknya bit, setelah itu dikurangi satu. Misalnya bilangan

biner yang terdiri dari 5 bit, kemampuan berhitung (bobot tertinggi) adalah :

(11111)2 = 25 – 1

= 32 – 1 = (31)2

Dalam tabel dapat dilihat pula, 3 bit penuh : 111 = 7, 2 bit penuh : 11 = 3 sesuai

rumus di atas tadi.

7. Mengubah Bilangan Desimal Menjadi Bilangan Radik Lain

Pada tulisan terdahulu telah diketahui cara mencari bobot bilangan atau nilai

desimal dari suatu sistem bilangan dengan radik yang lain. Kebalikan dari proses

tersebut adalah mengubah dari bilangan desimal menjadi bilangan radik lain,

misalnya menjadi bilangan oktal, menjadi bilangan biner dan sebagainya.

Pada umumnya mengubah bilangan desimal menjadi bilangan radik lain dapat

dilakukan dengan cara pembagian yang terus menerus. Bilangan desimal tersebut

dibagi dengan radik bilangan baru yang dikehendaki secara terus menerus sampai

habis atau sampai hasilnya sama dengan nol. Sisa tiap-tiap pembagian akan menjadi

digit-digit bilangan baru tersebut. Sisa pembagian yang pertama menjadi digit yang

paling kanan atau LSD, berturut-turut sehingga sisa pembagian yang terakhir

menjadi digit yang paling kiri atau MSD. Agar lebih jelas ikuti contoh-contoh di

bawah ini.

a. Mengubah Bilangan Desimal Menjadi Oktal

Contoh : Ubahlah (1675)10 menjadi bilangan Oktal

1675 : 8 = 209 sisa 3 (LSB)

209 : 8 = 26 sisa 1

26 : 8 = 3 sisa 2

3 : 8 = 0 sisa 3 (MSD)

(1675)10 = (3213)8

b. Mengubah Bilangan Desimal Menjadi Bilangan Heksadesimal

Contoh : Buatlah sandi heksadesimal dari bilangan desimal 6699



6699 : 16 = 418 sisa 11 = B (LSB)

418 : 16 = 26 sisa 2

26 : 16 = 1 sisa 10 = A

1 : 16 = 0 sisa 1 (MSB)

(6699)10 = (1A2B)16

c. Mengubah Bilangan Desimal Menjadi Bilangan Biner

Contoh : Buatlah bilangan biner dari (35)10

35 : 2 = 17 sisa 1 (LSB)

17 : 2 = 8 sisa 1

8 : 2 = 4 sisa 0

4 : 2 = 2 sisa 0

2 : 2 = 1 sisa 0

1 : 2 = 0 sisa 1 (MSB)

(35)10 = (100011)2

Mengubah bilangan desimal ke bilangan biner seperti yang dikerjakan

pada contoh di atas kadang kadang terlalu menghabiskan waktu dan tempat,

terutama dalam mengubah bilangan desimal yang besar. Oleh karena itu ada cara

lain yang lebih mudah, yaitu dengan menguraikan bilangna desimal menjadi

beberapa bilangan yang merupakan yang merupakan kelipatan 20,21 ……dan

seterusnya. Untuk pertama kali harus dibuat taabel yang berisi urutan bobot bilangan

biner tersebut.

No. Bit 9 8 7 6 5 4 3 2 1

Bobot Bilangan 256 128 64 32 16 8 4 2 1

Tabel diatas berguna untuk mengetahui dari bit nomor berapa penguraian

bilangan desimal tersebut dimulai, seterusnya penguraian harus berurutan ke arah

bobot bilangan yang lebih kecil. Misalnya contoh diatas, bilangan 35 lebih kecil dari

64 (bit no. 7), maka penguaraian dimulai dari 32 (bit no. 6).



35 = 32 + 3

= 32 + 2 + 1

Dari penguraian tersebut diketahui bahwa yang berisi digit-digit 1 hanyalah bit-bit

no. 6, no. 2 dan no. 1 saja, sehingga didapat hasiolnya (100011)2


145 = 128 +17

= 128 + 16 + 1 (Bit no. : 8, 5, dan 1)

(145)10 = (10010001)2


451 = 256 + 195

= 256 + 128 + 67

= 256 + 128 + 64 + 3

= 256 + 128 + 64 + 2 + 1 (Bit no. : 9, 8, 7, 2 dan 1)

(451)10 = (111000011)2

8. Mengubah Bilangan Biner Menjadi Bilangan Oktal

Pada umumnya untuk mengubah bilangan dari radik yang satu ke radik yang

lain dapat dilakukan dengan melalui pengubahan dulu menjadi bilangan desimal.

Setelah menjadi bilangan desimal (diubah dengan rumus N/bobot bilangan), baru

dilakukan pengubahan ke sistem bilangan yang dikehendaki (cara pembagian

dengan rasdik terus menerus sampai habis).

Untuk mengubah bilangan binerr menjadi bilangan oktal ada cara lain yang

lebih mudah yaitu dengan cara pengubahan langsung. Hal itu dilakukan dengan

mengelompokan bit-bit bilangan biner tersebut tiga-tiga dimulai dari LSB.

Masing-masing kelompok itu kemudian dibaca bobot bilangan atau nilai desimalnya.

Susunan bobot bilangan tersebut sudah merupakan bilangan oktalnya.

Contoh : Hitunglah nilai Oktal dari ( 1 1 0 1 0 1 1 1 )2

1 1 0 1 0 1 1 1 = 1 1 0 1 0 1 1 1 = ( 327 )8

LSB 3 2 7



9. MENGUBAH BILANGAN OKTAL MENJADI BILANGAN BINER

Mengubah bilangan octal menjadi bilangan biner dapat dilakukan dengan

mudah, yaitu sebagai kebalikan dari proses yang dilakukan di atas tadi. Dalam hal

ini masing-masing digit octal diubah langsung menjadi biner kelompok tiga bit,

kemudian menyusun kelompok bit tersebut sesuai urutan semula.

Contoh : Ubahlah ( 347 )8 mejadi bilangan biner.

( 3 4 7 )8 = ( 1 1 1 0 0 1 1 1)2

011 100 111

10. MENGUBAH BILANGAN BINER MENJADI BILANGAN HEKSADESIMAL

Mengubah bilangan biner menjadi bilangan heksadesimal dapat dilakukan

dengan mengubah dulu bilangan biner menjadi bilangan decimal biasa, kemudian

diubah menjadi bilangan heksadesimal dengan cara pembagian oleh radik : 16 terus

menerus sampai habis. Tetapi ada cara lain yang lebih mudah, yaitu pengubahan

langsung. Cara pengubahan langsung dilakukan dengan mengelompokan bilangan

biner tersebut masing-masing empat bit dimulai dari LSB. Susunan dari bobot

bilangan masing-masing kelompok sudah merupakan bilangan heksadesimal.

Contoh : Ubahlah ( 10111000111)2 menjadi heksadesimal.

1 0 1 1 1 0 0 0 1 1 1 = 1 0 1 1 1 0 0 0 1 1 1

LSB 5 12 7

C

= ( 5C7 )16

11. Mengubah Bilangan Heksadesimal Menjadi Bilangan Biner

Mengubah bilangan heksadisimal menjadi bilangan biner dilakukan sebagai

kebalikan dari proses diatas, yaitu dengan mengubah langsung masing-masing digit

bilangan heksadesimal menjadi bilangan biner empat bit. Setelah itu disusun urutan

semula.

Contoh : Ubahlah ( 493 )16 menjadi bilangan biner.



( 4 9 3 )16 = ( 10010010011 )2

0100 1001 0011

12. Bilangan Pecahan

Pada uraian terdahulu telah diketahui cara menghitung bobot bilangan dari

bermacam-macam system bilangan, yaitu dengan menggunakan rumus (N)r = d0r0 +

d1r1 + d2r2 + …. Dan seterusnya. Rumus tersebut hanya berlaku untuk atau bilangan

yang tidak mengandung pecahan. Untuk mencari bobot bilangan pecahan dilakuakn

sebagai berikut

Misalnya bilangan pecahan (0,75)10, bobotnya adalah :

0,75 = 75

100

= 7 + 5

10 100

= ( 7 X 10-1 ) + ( 5 X 10-2 )

Bila digit diganti dengan : d-1, digit 5 diganti : d-2 dan radik 10 = r, dimasukkan

dalam persamaan diatas, maka didapat rumus bobot bilangan pecahan : d-1r-1 + d-2r-2

+ ….dan seterusnya.

Bila rumus tersebut digabungkan dengan rumus bobot bilangan utuh, mendapatkan

rumus umum bobot bilangan sebagai berikut :

( N )r = dnrn + dn-1rn-1 + d2r2 + d1r1 + d0r0 + d-1r-1 + d-2r-2 + d-nr-n

Dimana :

n : menunjukkan digit yang keberapa dihitung dari satuan/ d0

d : digit yang dipergunakan.

R : radik atau basis bilangan

Dengan rumus tersebut dapat dihitung bobot bilangan dari berbagai system bilangan,

baik utuh maupun yang mengandung pecahan. Di bawah ini diberikan beberapa

contoh :

(35,27)8 = (3 X 81) + (5 X 80) + (2 X 8-1) + (7 X 8-2)

(4,3A)12 = (4 X 120) + (3 X 12-1) + (A X 12-2)



(7,BC)16 = (7 X 160) + (B X 16-1) + (C X 16-2)

(11,11)2 = (1 X 21) + (1 X 20) + (1 X 2-1) + (1 X 2-2)

Untuk mengubah bilangan decimal yang mengandung pecahan menjadi bilangan

radik lain, masing-masing bagian yang utuh dan yang pecahan dikerjakan sendiri-

sendiri. Bilangan yang utuh diubah dengan cara pembagian oleh radik terus menerus

sampai habis. Bilangan pecahan diubah dengan cara : mengalikan berturut-turut

dengan radik baru yang dikehendaki. Tiap-tiap hasil perkalian yang utuh (bukan

pecahan), menjadi digit-digit pecahan bilangan baru tersebut.

Selanjutnya dibawah ini diberikan contoh pengubahan bilangan decimal yang

mengandung pecahan ke bilangan biner, misalnya dari bilangan decimal 23,375 :

Bagian yang utuh Bagian yang pecahan

23 : 2 = 11 sisa :1

11 : 2 = 5 sisa :1

5 : 2 = 2 sisa : 1

2 : 2 = 1 sisa :0

1 : 2 = 0 sisa :1 ….(MSB)

0,375 X 2 = 0,750

0,750 X 2 = 1,500

0,500 X 2 = 1,00

LSB

Setelah disusun dari MSB ke LSB, hasilnya : 23,375 = (10111,011)2

Table 6.2 PERSAMAAN BILANGAN

Sistem Biner Oktal Desimal Duodesimal Heksadesimal

Radik 2 8 10 12 16

0

1

0

1

0

1

0

1

0

1



10

11

100

101

110

111

1000

1001

1010

1011

1100

1101

1110

1111

10000

10001

10010

10011

10100

10101

10110

10111

11000

11001

11010

11011

11100

11101

11110

11111

100000

2

3

4

5

6

7

10

11

12

13

14

15

16

17

20

21

22

23

24

25

26

27

30

31

32

33

34

35

36

37

40

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

2

3

4

5

6

7

8

9

10

A

B

10

11

12

13

14

15

16

17

18

19

1A

1B

20

21

22

23

24

25

26

27

2

3

4

5

6

7

8

9

A

B

C

D

E

F

10

11

12

13

14

15

16

17

18

19

1A

1B

1C

1D

1E

1F

20



B. Rangkaian Logika

Seperti telah diketahui dalam Aljabar Boole digunakan dua konstanta yaitu logika “0”

dan logika “1”. Dua kontanta tersebut bila diterapkan pada rangkaian logika akan berupa

taraf tegangan dan pada rangkaian logika digunakan dua taraf tegangan, yaitu taraf

tegangan rendah (Low Level : L) dan taraf tegangan tinggi (High Level) : H.

Jika taraf tegangan tinggi (H) dinyatakan sebagai logika “1” dan taraf tegangan

rendah dinyatakan sebagai logika “0”, maka disebut suatu penerapan “ Logika Positip”.

Jadi yang dimaksud “Logika Positip” adalah suatu penerapan tegangan pada

rangkaian logika, dimana tegangan yang lebih positip dinyatakan dengan logika “1”,

tegangan yang lebih negatip dinyatakan dengan logika “0”

00

0

0

t

1

00

OUTPUT

0

0

1

11

0 1

0

Sebaliknya bila taraf tegangan tinggi dinyatakan dengan logika “0” sebagai taraf

tegangan rendah (L) dinyatakan dengan logika “1”, maka disebut suatu penerapan

“Logika Negatip”. Jadi yang dimaksud dengan “Logika Negatip” adalah suatu

penerapan tegangan pada rangkaian logika, dimana tegangan yang lebih positip

dinyatakan dengabn logika “0”, tegangan yang lebih negatip dinyatakan dengan logika

“1”



11

1

1

t

0

11

OUTPUT

1

1

0

00

1 0

1

Oleh karena itu bila suatu rangkaian logika (Penerapan “logika Positip”) mempunyai

output “0”, maka nilainya menjadi “1” pada penerapan “Logika Negatip”. Dengan kata

lain, konstante “0” pada penerapan Logika Positip sama dengan Konstante “1” pada

penerapan Logika Negatip, demikian juga sebaliknya. Sehingga dapat dinyatakan :

Logika Positip = NOT Logika Negatip

Logika Negatip = NOT Logika Positip

1. PINTU NOT ( NOT GATE )

Pintu NOT ( NOT Gate) atau sering disebut “Inverter” adalah suatu rangkaian

logika yang berfungsi sebagai “Pembalik”. Bila pada rangkaian ini dimasukkan

konstate “1” (input), maka keluarannya (Output) adalah konstante “0”. Atau bila

dimasukkan variable A, maka keluarnnya adalah A , demikian juga sebaliknya.

Simbol atau tanda gambar pintu NOT ditunjukkan pada gambar dibawah ini.

1



Pintu NOT dapat disamakan dengan rangkaian Saklar, seperti dibawah ini.

F

A

---

S

RELAY

Pada gambar diatas :

Saklar A = “1” bila On (menutup)

Saklar A = “0” bila Off (membuka)

Lampu F = “1” bila menyala

Lampu F = “0” bila padam

Oleh karena itu bila A adalah input dan F adalah output : A = “1” (On) akibatnya

lampu padam atau F = “0”. Hal ini disebabkan karena pada waktu saklar A On

(menutup), maka relay akan bekerja dan menarik saklar S, sehingga arus listrik yang

menuju ke lampu F terputus.

Sebaliknya bila A = “0” (Off) maka relay tidak bekerja sehingga lampu F akan

menyala atau : F = “1”. Dari uraian diatas dapat dinyatakan :

Input A = “1”, maka outputnya F = “0” = A.

Input A = “0”, maka outputnya F = “1” = A.

2. PINTU AND (AND GATE)

Pintu AND (AND Gate) atau dapat pula disebut pintu Dan, adalah suatu

rangkaian logika yang mempunyai beberapa jalan masuk (Input) dan hanya

mempunyai satu jalan keluar (Output). Symbol atau tanda gambarnya ditunjukkan

pada gambar dibawah ini.



&

Tabel Kebenaran:

F = A . B

A B F

0 0 0

0 1 0

1 0 0

1 1 1

Dari gambar diatas dapat dilihat bahwa output pintu AND merupakan fungsi

perkalian logika dari variable inputnya. Output F = “1” hanya bila A = “1” dan

“B” = “1” (lihat table kebenaran). Ada pula pintu AND yang menggunakan tiga

variable input A, B, dan C, sehingga akan menghasilkan delapan kombinasi variable

input. Dalam hal ini, table kebenarannya dapat dibuat dengan mudah sesuai

ketentuan dalam dua variable input, yaitu F = “1” hanya bila A = “1” dan B = “1”

dan C = “1”. Bila salah satu saja mempunyai nilai “0” maka output F = “0”.

Selanjutnya rangkaian ekivalen pintu AND dapat dilihat dibawah inni.

F---

BA

Lampu F akan menyala ( F = “1”) bila kedua saklar A dan B menutup (A = “1” dan

B = “1”). Bila salah satu atau kedua saklar tersebut membuka (A = “0”, B = “0”)

maka lampu F akan padam (F = “0”).



3. PINTU OR (OR GATE)

Pintu OR (OR Gate) atau dapat disebut pintu ATAU, adalah suatu rangkaian

logika yang mempunyai beberapa jalan masuk (Input) dan hanya mempunyai satu

jalan keluar (Output). Simbol pintu OR dapat dilihat dibawah ini.

1

Tabel Kebenaran

F = A + B

A B F

0 0 0

0 1 1

1 0 1

1 1 1

Output pintu OR adalah “1” bila salah satu atau semua inputnya adalah “1”. Hal

itu ditunjukkan sesuai table kebenaran yang ada di gambar tersebut. Bila semua

inputnya adalah “0”, maka output F = “0”.

Rangkaian ekivalen pintu OR dapat dilihat dibawah.

F--- B

A

Lampu F akan menyala (F = “1”)bila salah satu atau kedua saklar A dan B menutup

(A = “1” atau B = “1”). Bila kedua saklar A dan B terbuka (A = “0” dan B = “0”)

maka lampu F akan padam.



4. PINTU NAND (NAND GATE)

Pintu NAND (NAND Gate) adalah gabungan pintu AND dengan pintu NOT, atau

pintu AND yang mempunyai Inverter pada outputnya. Oleh karena itu pengaruhnya

tehadap hasil output adalah merupakan fungsi NOT dari pintu AND.

Simbol pintu NAND dapat dilihat dibawah ini.

&

Tabel Kebenaran

F = A.B

A B F

0 0 1

0 1 1

1 0 1

1 1 0

Sesuai gambar dan table kebenaran di atas, output pintu NAND akan ada (F = “1”)

bila salah satu atau kedua variable inputnya adalah “0’. Bila semua variable input

bernilai “1”, maka output F = “0”.

Untuk jelasnya lihat rangkaian ekivalen NAND di bawah ini.

A

L A M P

R E L A Y

B

---

B A TTE R Y

Bila kedua saklar A dan B terbuka (A = “0” dan B = “0”), atau salah satu saja yang

terbuka, maka relay tidak bekerja sehingga lampu F akan menyala (F = “1”). Bila

kedua saklar A dan B menutup (A = “1” dan B = “1”), maka relay akan aktif dan



menarik saklar S, sehingga hubungan ke lampu terputus dan lampu F akan padam

(F= “0”).

5. PINTU NOR (NOR GATE)

Pintu NOR (NOR Gate) adalah gabungan dari pintu OR dengan pintu NOT,

atau pintu OR yang mempunyai Inverter pada outputnya. Sehingga outputnya

merupakan fungsi NOT dari hasil output pintu OR.

Simbol pintu OR dapat dilihat dibawah ini.

A+B

A

A+BBA

BA+B

1

Tabel Kebenaran :

F = A + B

A B F

0 0 1

0 1 0

1 0 0

1 1 0

Output pintu NOR akan ada ( F = “1”) hanya bila semua variable inputnya

adalah “0” (A = “0” dan B = “0”, lihat table kebenaran). Bila salah satu atau kedua

variable input adalah “1”,maka output F = “0”.



A

R E L A Y

---

B A TTE R YL A M P

B

Bila kedua saklar A dan B terbuka (“0”), maka relay aktif dan akan menariksaklar S

sehingga hubungan ke lampu terputus, lampu F akan padam (F = “0”).

6. PINTU EXCLUSIVE – OR (EXCLUSIVE – OR GATE)

Pintu Exclusive – OR atau disingkat Ex – OR gate adalah suatu rangkaian logika

yang merupakan kombinasi dari pintu-pintu NOT, AND, dan OR. Pintu ini

mempunyai beberapa jalan masuk (Input) dan hanya satu jalan keluaran (Outout).

Output akan ada atau : F = “1” hanya bila salah satu inputnya = “1”.

Diagram logika pintu Ex – OR dan simbolnya dapat dilihat dibawah ini.

F=A.B+A.B

A.B

A.B

A.B+A.B

BB

AA

=1



Pada gambar diatas menggunakan dua variable input dan outputnya adalah : F

= A B + A B. Pintu Ex – OR yang menggunakan tiga variable input, outputnya

adalah : F = A B C + A B C + A B C.

Selanjutnya di bawah ini dapat dilihat table Kebenaran dua variable input dan tiga

variable input suatu pintu Ex – OR.

Tabel Kebenaran

F = A B + A B.

A B F

0 0 0

0 1 1

1 0 1

1 1 0

Tabel Kebenaran

F = A B C + A B C + A B C.

A B C F

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 1

1 0 1 0

1 1 0 0

1 1 1 1

Keterangan :

Output akan ada F = “1”, hanya bila input satu berjumlah ganjil.

7. PINTU EXCLUSIVE – NOR (EXCLUSIVE – NOR GATE)



Pintu Exclusive – NOR atau disingkat Ex – NOR sering disebut Pintu

Komparator (Comparator Gate) atau dapat dinamakan pintu “Pembanding” adalah

rangkaian logika yang juga merupakan kombinasi dari pintu-pintu NOT, AND, dan

OR. Dinamakan Komparator atau Pembanding, karena rangkaian tersebut berguna

untuk membandingkan dua atau beberapa sinyal input, apakah sama atau tidak. Bila

semua inputnya sama (semuanya “0” atau semuanya “1”), maka outputnya akan ada

atau F = “1”. Sebaliknya bila inputnya tidak sama nilainya (ada yang “0” dan ada

yang “1”), maka outputnya adalah F = “0”.

Diagram logika dan simbolnya dapat dilihat dibawah ini.

A.B+A.B A.B+A.BBA

=1

Dari gambar diatas diketahui bahwa pintu komparator untuk dua variable input

adalah : F = A B + A B. Hasil output tersebut merupakan fungsi NOT dari Output

pintu Ex – OR, dapat dilihat dari penyerderhanaan pernyataan di bawah ini :

Fungsi NOT output pintu Ex – OR : F= A B + A B

= A B . A B

= ( A + B ) . ( A + B )

= A A + A B + A B + B B

= A B + A B

Tabel Kebenaran



F = A B + A B

A B F

0 0 1

0 1 0

1 0 0

1 1 1

Keterangan :

Output akan ada : F = “1”, bila kedua inputnya sama (semua “0” atau semua

“1”).

Tabel Kebenaran

F = A B C + A B C

A B C F

0 0 0 1

0 0 1 0

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 0

Keterangan :

Output akan ada : F = “1”, bila jumlah input “1” nya genap.

8. MEMBANGUN PINTU : NOT, AND dan OR dari PINTU NAND



Dengan menggunakan dua variable input A dan B, output pintu NAND : F = A.B,

untuk tiga variable input, outputnya menjadi : F = A.B.C. Berdasarkan teori Van de

Morgan, kedua pernyataan tersebut dapat diuraikan sebagai berikut :

F = A.B = A + B

F = A.B.C = A + B + C

Dari uraian di atas akan mudah dimengerti, bahwa bila variable inputnya

hanya satu : A, maka output pintu NAND adalah : F = A. Dan pernyataan tersebut

tidak lain adalah output dari suatu pintu Not. Jadi suatu pintu NOT dapat dibangun

dari pintu NAND dengan hanya menggunakan satu variable input lihat gambar di

bawah ini.

A

AA

A1

Pintu NAND mempunyai beberapa jalan masuk. Bila hanya satu yang digunakan,

maka jalan masuk lainnya harus diberi logika “1”.

Output pintu NAND : F = A.B adalah merupakan output pintu AND yang

diberi Inverter pada ujungnya (Pintu NAND = pintu AND + pintu NOT). Oleh

karena itu bila output pintu NAND tersebut disambungkan lagi pada pintu NOT,

hasilnya akan merupakan output pintu AND lagi. Pintu AND = pintu NAND + pintu

NOT. Lihat gambar dibawah ini.

A

A.B A.BB

A.B A.B

A

B

Selanjutnya perhatikan pernyataan Aljabar Boole di bawah ini : F = A + B,

bila diuraikan menurut De Morgan akan di dapat persamaan sebagai berikut :

A + B = A.B



A + B = A . B

Karena F = A + B adalah funsi output dari pintu OR, maka dengan mengambarkan

Diagram Logika pernyataan F = A . B memakai pintu NAND, berarti membangun

pintu OR dari pintu NAND. Lihat gambar dibawah ini.

BB

A

A+B

AA

A

B

A

=A+B

F=A.B

9. MEMBANGUN PINTU: NOT, AND dan OR dari PINTU NOR

Seperti pada waktu membuat pintu NOT dari pintu NAND, membangun pintu

NOT dari pintu NOR juga dilakukan dengan hanya menggunakan satu jalan

masukan saja. Hal ini dapat dimengerti dengan membandingkan output pintu NOR

bila menggunakan dua atau tiga jalan ‘masukan’ seperti yang ditunjukkan pada

persamaan dibawah ini :

F = A + B + C = A . B . C

F = A + B = A . B

Untuk satu variable input A, outputnya : F = A. Lihat gambar dibawah ini.

A

BA0

A

Pintu NOR mempunyai beberapa jalan masukan, bila hanya satu yang digunakan

maka jalan masuk lainnya harus disambungkan dengan logika “0”

Pintu NOR = pintu OR + pintu NOT, atau dikatakan bahwa pintu NOR

dibangun dari pintu OR yang disambungkan Inverter pada outputnya oleh karenaitu

untuk membangun pintu OR dari pintu NOR adalah dengan menghubungkanoutput

pintu NOR tersebgut dengan pintu NOT lagi.

Pintu OR = pintu NOR + pintu NOT



Lihat gambar dibawah ini :

BF=A+BA+BA

Untuk membangun pintu AND dari pintu NOR, diterapkan teori de Morgan

pada pernyataan Aljabar Boole dibawah ini :

A . B = A + B

A . B = A + B

Karena F = A + B adalah fungsi output pintu AND, maka dengan

menggambarkan diagram logika F = A + B memakai pintu NOR, berarti

membangun pintu AND dari pintu NOR. Diagram Logikanya dapat dilihat pada

gambar dibawah ini.

F=A+B

B

AA

B =A.B

10. Aljabar Boole Dan Peta Karnaugh

Aljabar Boole dan Petra Karnaugh merupakan sarana yang digunakan untuk

melakukan transformasi dari tabel kebenaran menjadi rangkaian logika praktis.

a. Hubungan-hubungan Boole

Bagian berikut akan membahas hubungan-hubungan dasar dalam aljabar

Boole. Banyak di antaranya yang telah kita kenal dalam aljabar biasa, dan itu

memudahkan kita untuk mengingatnya kembali.

Hukum-hukum Komutatif, asosiatif dan Distribusi.



Pada gerbang OR 2 input tertentu, kita dapat mengubah urutan sinyal-sinyal input

tanpa mengubah outputnya(lihat gambar 1a). Persamaannya Boolean yang

bersangkutan adalah

A + B = B + A (1)

Begitu pula, kita dapat mengubah urutan sinyal-sinyal input gerbang AND 2

input tanpa mempengaruhi sinyal outputnya (gambar 1b).

=

=

=

=

=

A

AA

AA

AA

AA

A

B

BB

BB

BB

B

B

B

YY

YY

YY

YY

YY

C

CC

(e)

(d)

(c)

(b)

(a)

C

C C

Gambar 6.1. Hukum-hukum komjutatif, asosiatif dan distributive

Persamaan aljabar Boole yang bersangkutan adalah :

AB = BA (2)

Kedua persamaan di atas disebut Hukum komutatif

Kaidah berikut adalah yang disebut hukum asosiatif. Hukum asosiatif untuk

operasi OR adalah :

A + (B + C) = (A + B) + C (3)

Gambar 1c memperjelas hukum ini. Idenya adalah bahwa cara pengelompokan

variabel dalam suatu operasi Or itu tidak berpengaruh pada outpitnya. Untuk

kedua susunan gerbang pada gambar 1c, output tetap sama dengan :

Y = A + B + C

Hukum asosiatif untuk operasi AND diungkapkan oleh



A(BC) = (AB)C (4)

Ilustrasi aturan ini disajikan dalam gambar 1d. Jadi, cara pengelompokkan

variabel dalam operasi AND yang tidak mempengaruhi outputnya. Output kedua

gerbang dari gambar 1d adalah :

Y = ABC

Hukum distribusi menyatakan bahwa :

A(B + C) = AB + AC (5)

Hukum ini mudah diingat karena identik dengan aljabar biasa. Gambar 1e

memperlihatkan susunan gerbang yang memenuhi persamaan 5.

Operasi OR

(d)

(c)

(b)

(a)

10

000

dan0

AA

1

00

dan1

0A

11

A

dan110

111 1

A

10

dan0

1A

11

A1

1

A

Gambar 6.2. Hubungan-hubungan OR.

Keempat persamaan Boole yang berikut terkait dengan operasi OR. Persamaan

pertama adalah :

A + 0 = A (6)

Persamaan ini menyatakan bahwa sebuah variabel yang dikenakan operasi OR

dengan 0 menghasilkan kembali variabel semula. Untuk mendapatkan

pemahaman yang lebih baik terhadap gagasan ini, kita amati gambar 2a. (Tanda

panah besar melambangkan arti ‘ini mempunyai implikasi”). Jadi, dua operasi di

sebelah kiri mempunyai implikasi operasi di sebelah kanan. Dengan kata lain,

jika variabelnya 0, maka outputnya juga 0 (gerbang kiri); jika variabel 1, maka



outputnya adalah 1 (gerbang tengah); karena itu, sebuah variabel yang dikenakan

operasi OR dengan 0 sama dengan variabel itu sendiri (gerbang kanan).

Hubungan Boole yang lain adalah :

A + A = A (7)

Ilustrasinya diberikan oleh gambar 2b. Kita dapat melihat apa yang terjadi. Jika A

adalah 0, maka output 0; jika A sama dengan 1, outputnya 1. Jadi, operasi OR

dari sebuah variabel dengan dirinya sendiri menghasilkan variabel semula.

Gambar 2c menjelaskan kaidah Boole yang berikut, yaitu :

A + 1 = 1 (8)

Secara singkat, jika satu input gerbang Or sama dengan 1, maka outputnya 1

apapun nilaio input lain.

Kaidah terakhir adalah :

A + A = 1 (9)

Ini ditunjukkan oleh gambar 2d. dalam hal in, kita lihat bahwa suatu variabel

yang di OR kan komplemennya menghasilkan output 1.

Operasi AND

(d)

(c)

(b)

(a)

11

010

dan1

AA

1

00

dan1

0A

11

A

dan100

010 0

A

10

dan0

1A

01

A0

0

A

Gambar 6.3. Hubungan-hubungan AND.

Hubungan AND yang pertama adalah

A.1 = A (10)

Ilistrasinya diberikan dalam gambar 3a : Jika A berharga 0, maka outputnya

adalah 0; jika A berharga 1, outputnya 1. dengan demikian, hasil operasi AND

dari sebuah variabel dengan 1 adalah variabel semula.

Hubungan yang lain adalah



A . A = A (11)

Dari gambar 3b terlihat bahwa sebuah variabel yang di AND kan dengan dirinya

sendiri tidak akan mengubah variabel tesebut.

Gambar 3c melukiskan hubungan :

A . 0 = 0 (12)

Aturan ini sudah jelas, yaitu jika salah satu input dari gerbang AND bernilai 0,

outputnya akan menjadi 0 berapun nilai input yang lain.

Aturan operasi AND yang terakhir adalah :

A . A = 0 (13)

Sebagaimana ditunjukkan oleh gambar 3d, bahwa operasi AND pada suatu

variabel dengan komplennya mengahsilkan output 0.

b. Inversi Ganda dan Teorema De Morgan

Aturan inverse ganda menyatakan :

A = A (14)

Yaitu bahwa komplemen ganda dari suatu variabel sama dengan variabel itu

sendiri. Akhirnya perlu dicantumkan dalil-dalil (teorema) De Morgan yang

dibahas sebelumnya, yaitu :

A + B = A . B (15)

AB = A + B (16)

Kalian harus mengingat dengan baik persamaan 1 sampai 16, karena hubungan-

hubungan tersebut akan sering dipakai dalam perancangan system logika.

c. Teorema Dualitas

Teorema dualitas akan dibahs di sini tanpa disertai pembuktiannya. Bermula dari

sebuah persamaan Boole dapat diturunkan persamaan Boole yang lain melalui

langkah sebagai berikut :

Gantikan setiap tanda OR dengan sebuah tanda AND.

Gantikan setiap tanda AND dengan sebuah tanda OR.

Setiap 0 dan 1 diganti dengan komplemennya.

Sebagai contoh, lihat kembali persamaan 6 :



A + 0 = A

Hubungan dualnya adalah :

A . 1 = A

Hubungna inni diperoleh dengan mengganti tanda OR dengan tanda AND dan

mengantikan 0 dengan komplemennya 1.

Teorema dualitas berguna untuk meghasilkan hubungan Boole yang baru.

Sebagai contoh, perhatikan pers. 5 :

A (B + C) = AB + AC

Dengan menukar setiap operasi OR dan AND, kita dapatkan hubungan dual

sebagai berikut :

A + BC = (A + B).(A + C)

Ini merupakan hubungan Boole baru yang belum pernah kita bahas sebelumnya

(jika anda berminat membuktikannya, susunlah tabel kebenaran masing-masing

untuk opersi di sebelah kiri dan operasi di sebelah kanan. Anda akan

mendapatkan bahwa kedua tabel kebenaran tersebut identik).

Ikhitisar

Untuk keperluan referansi kelak telah didaftarkan beberapa hubungan Boole dan

hubungan dualnya sebagai berikut :

A + B = B + A AB = BA

A + (B + C) = (A + B) + C A(BC) = (AB)C

A(B + C) = AB + AC A + BC = (A + B).(A + C)

A + 0 = A A . 1 = A

A + 1 = 1 A . 0 = 0

A + A = A A.A = A

A + A = 1 A . A = 0

A = A A = A

A + B = A . B AB = A + B

A + AB = A A(A + B) = A

A + A . B = A + B A(A + B) = AB

C. Penahan



Oleh karena FF RS mudah terkena keadaan pacu, kita akan melakukan modifikasi

desainnya untuk menghilangkan kemungkinan terjadinya keadaan tersebut. Hasilnya

adalah FF jenis baru yang dikenal sebagai Penahan D (D Latch).

RDQ

SQ

Gambar 6.4. Penahan D

1. Jenis Tanpa Sinyal Pendetak.

Satu cara membangun penahan D ditunjukkan oleh gambar 6.4 di atas. Dengan

meggunakan sebuah pembalik, bit data D memberikan masukan S kepada gerbang

NAND dan komplemen D menggerakkan masukan R. dengan ini, penahan akan

diset jikaD rendah. Operasi ini dirangkum oleh tabel 6.3. Yang penting sekali disini

ada lagi keadaan pacu. Inverter akan selalu menjamin supaya masukan S dan R

berada pada keadaan yang berlawanan, sehingga tidak mungkin akan terjadi

keadaan pacu.

Penahan D seperti pada gambar 1 tidak menggunakan sinyal pendetak. Rangkaian

akan diset atau direset pada saat D menjadi tinggi atau rendah. FF jenis ini hamper

tidak pernah dipakai.

Tabel 6.3

Penahan D tanpa sinyal pendetak.

D Q

0 0

1 1

Gambar 6.5a memperlihatkan rangkaian penahan D yang diatur oleh tingkat logika

dari sinyal detak. CLK yang rendah akan membuat gerbang masukan tak aktif dan

mencegah perubahan keadaan pada penahan. Dengan kata lain, pada waktu CLK

rendah, penahan berada pada keadaaan tak aktif dan rangkaian dikatakan sedang



menyimpan atau mengingat. Dipihak lain, bila CLK tinggi, masukan D

mengendalilkan keluaran. Dalam keadaan ini penahan akan diset oleh D yang

tinggi, dan direset oleh D yang rendah.

Tabel 6.4.

Penahan dengan sinyal pendetak

CLK D Q

0 X NC

1 0 0

1 1 1

Tabel 6.4 merangkum hasil-hasil operasi tersebut. Tanda X menyatakan keadaan

yang tak peduli, boleh 0 atau 1. Selama CLK berada dalam keadaan rendah,

keluaran tidak mengalami perubahan, lepas dari keadaan masukan D. Akan tetapi

jika CLK tinggi, keadaan keluaran sam adengan masukan :

Q = D

Q

QD

(a)

CLK

CLK

(b)

Q

D

Gambar 6.5. Penahan D dengan sinyal pendetak.



Diagram pewaktuan (timing) yang mengambarkan proses ini disajikan oleh gambar

6.5b. Jika sinyal detak rendah, rangkaian ditahan pada keadaan semula dan keluaran

Q tidak dapat diubah. Namun selama sinyal pendetak berada pada tingkat logika

tinggi, keluaran Q sama dengan D; bila D tinggi, Q menjadi tinggi; dan bila D

rendah, Q menjadi rendah. Dalam keadaan ini, penahan bersifat “tembus cahaya”

atau transparan, artinya keluaran mengikuti nilai masukan D sewaktu sinyal detak

dalam keadaan tinggi.

2. Kerugian

Oleh karena penahan D merupakan penahan yang diatur oleh tingkat logika sinyal

pendetak, rangkaian inni memiliki kekurangan yang serius. Keluaran mengikuti

nilai masukan d pada saat sinyal pendetak tinggi. Penahan-penahan yang

transparan, mungkin dapat bekerja dengan baik dalam beberapa kasus penerapan,

tetapi tidak untuk rangkaian computer yang akan kita bahas kemudian. Untuk

berfungsi sebagai rangkaian yang benar-benar berguna, rangkaian dari gambar 6.5a

masih memerlukan sedikit perbaikan.

D. FF D Dengan Pemicuan Tepi

Sekarang kita telah siap untuk membicarakan jenis paling umum dari FF D. apa yang

dibutuhkan oleh sebuah computer praktis adalah FF D yang dapat mencuplik bit data

pada waktu yang khusus.

Gambar 6.6. FF D dengan pemicuan tepi


Q

QD

(a)

CLK

CLK

(b)

Q

D

+


1. Pemicuan Tepi

Gambar 6.6a memperlihatkan sebuah rangkaian RC pada bagian masukan dari

sebuah FF D. Rangkaian tersebut dirancang sedemikian rupa sehingga konstanta

waktu RC jauh lebih kecil daripada lebar pulsa sinyal lonceng. Karena itu, kapasitor

dapat mengisi muatan sepenuhnya sewaktu CLK bertransisinaik. Pengisian muatan

secara eksponensial ini menghasilkan paku atau sentakan (spike) tegangan positip

yang tajam pada tahanan. Di pihak lain, tepi ekor dari pulsa detak (ketika bertransisi

turun) memberikan sentakan tegangan negatip.

Tegangan positip yang tajam mengaktifkan gerbang-gerbang masukan untuk

waktu singkat; sementara paku tegangan negatip tidak menimbulkan perubahan

apapun. Gerbang-gerbang masukan yang diaktifkan selama waktu singkat ini akan

mencuplik nilai masukan D selama waktu tersebut. Dalam selang waktu yang

khusus ini, masukan D dan komplemennya tiba pada masukan FF, dan mendorong

keluaran Q menjadi set atau reset.

Operasi yang demikian disebut pemicuan tepi (edge triggering), karena FF

bereaksi hanya pada saat pewaktu berubah keadaan. Pemicuan pada gambar 3a

terjadi pada tepi positp (awal pulsa naik) dari sinyal detak, karena itu proses ini

disebut pemicuan tepi positip.

Gambar 6.6b melukiskan operasi tersebut di atas. Pokok pengertian dari

penjelasan ini adalah bahwa perubahan keadaan keluaran hanya terjadi pada tepi

naik dari sinyal detak. Atau dalam pernyataan lain, data tersimpan hanya pada tepi

positip.

Tanda-tanda panah keatas dan ke bawah menyatakan tepi-tepi naik dan turun

dari sinyal detak. Tiga baris pertama menunjukkan tidak terdapatnya perubahan

pada keluaran ketika sinyal detak dalam tingkat logika rendah, tinggi, atau pun pada

tepi transisi negatip. Sedangkan dua baris terakhir menunjukkan perubahan keluaran

pada tepi positip dari sinyal detak. Jadi, data masukkan D disimpan hanya selama

tepi transisi positip dari sinyal detak.



2. Pemicuan Tepi Lawan Pendetakan tingkat Logika

Pada rangkaian pemicuan tepi, keluaran hanya dapat berubah pada tepi naik (atau

turun) dari sinyal detak. Akan tetapi dengan pengaturan detak oleh tingkat logika,

keluaran dapat berubah selama sinyal detak berada dalam tingkat logika tinggi (atau

rendah). Dengan pemicuan tepi, keluaran dapat berubah hanya dalam waktu sesaat

dari siklus detak; sebaliknya, dengan pendetakan tingkat logika, keluaran dapat

berubah dalam selang waktu sepanjang setengah siklus penuh dari sinyal detak.

3. Preset dan Clear

CLEAR

PRESET

Q

QD

CLK +

Gambar 6.7. FF D pemicuan tepi dengan preset dan clear

Pada waktu catu tegangan baru dinyalakan, FF akan menempati keadaan yang

rambang. Penekanan tombol reset induk harus dilakuikan pada saat kita mengawali

operasi sebuah computer. Dengan ini akan dikirimkan sinyal clear (reset) kepada

semua FF. Di samping itu, pada beberapa computer dibutuhkan pula sinyal preset

( set) untuk mengaktifkan FF tertentu sebelum bekerja.

Pada gambar 6.7 disajikan cara memasukkan kedua fungsi tersebut dalam

sebuah FF D. Pemicuan tepi yang dioperasikan di sinni serupa dengan yang telah

dibahas. Di samping itu, gerbang-gerbang AND telah disediakan untuk pemasukkan

sinyal PRESET rendah atau CLEAR rendah menurut keperluan. PRESET yang

rendah akan menyebabkan keluaran Q bernilai 1; dan CLEAR yang rendah akan

mereset Q ke O.

Operasi selengkapnya dirangkum oleh tabel 6.5 . Bila PRESET dan CLEAR

sama-sama rendah kita akan menjumpai keadaaan pacu. Karena itu, dalam keadaan



tak aktif PRESET dan CLEAR harus dalam tingkat logika tinggi. Bila PRESET

dibuat rendah sendirian, maka FF akan di set; dan bila CLEAR yang menjadi

rendah, maka FF akan di reset. Baris-baris lainnya dalam tabel kebenaran

menunjukkan terjadinya perubahan keluaran pada tepo transisi positip dari sinyal

detak.

Preset kadang-kadang disebut pula set langsung ( direct set), sedangkan clear

kadang-kadang disebut reset langsung (direct reset). Kata “langsung” berarti tanpa

adanya kendali sinyal detak. Misalnya, sinyal clear dapat berasal dari sebuah tombol

tekan. Jadi, lepas dari keadaan detak yang sedang bekerja, keluaran akann langsung

di reset bilamana operator menekan tombol clear.

Masukan-masukan PRESET dan CLEAR mengesampingkan (mengalahkan)

masukan-masukan yang lain; mereka memiliki prioritas pertama.

Tabel 6.5

FF D dengan Preset dan Clear

PRESET CLEAR CLK D Q

0 0 X X *

0 1 X X 1

1 0 X X 0

1 1 0 X NC

1 1 1 X NC

1 1 ↓ X NC

1 1 0 0

1 1 1 1

Misalnya, bila PRESET menjadi rendah, keluaran Q akan menjadi tinggi dan tetap

bertahan dalam keadaan ini tanpa mempedulikan apa yang sedang terjadi pada

masukan-masukan D dan CLK. Keluaran akan tetap tinggi selama PRESET rendah.

Dengan demikian, prosedur normal dalam melakukan preset adalah membuat

PRESET rendah untuk sementara waktu, lalu mengembalikannya kepada keadaaan



tinggi. Dengan cara serupa, untuk melaksanakan fungsi clear : CLEAR dibuat

rendah sesaat untuk mereset FF, kemudian kembalikannya kepada keadaan tinggi

untuk memungkinkan operasi rangkaian.

4. FF D Pemicuan Tepi Gandengan Langsung

Gambar 6.8. FF D pemicuan tepi gandengan langsung

FF D terpadu tidak menggunakan rangkaian RC dalam membangkitkan sentakan

tegangan oleh karena sukar menyediakan kapasitas dalam suatu serpihan.

Sebaliknya, suatu variasi desain gandengan langsung yang digunakan dalam hal ini.

Sebagai contoh pada gambar 6.8 dilukiskan sebuah FF D pemicuan tepi positip.

Rangkaian tergandeng langsung ini hanya mengandung gerbang-gerbang NAND,

tidak memiliki kapasitor. Analisis rangkaian tersebut sangat panjang dan rumit

untuk diberikan di sini, namun gagasan pokoknya tetap sama sebagaimana telah kita

bahas. Rangkaian hanya menanggapi sinyal masukan untuk beberapa saat selama

sinyal detak bertransisi dari keadaaan rendah ke keadaaan tinggi. Bit data D

disimpan hanya pada waktu transisi naiknya sinyal detak.


PRESET

Q

Q

CLK

D

CLEAR


5. Simbol Logika

Gambar 6.9. Simbol logika FF D pemicuan tepi

Gambar 6.9 merupakan symbol logika FF D Pemicuan Tepi Positip. Pada masukan

CLK terdapat tanda segi tiga kecil untuk mengingatkan operasi pemicuan tepi. Bila

anda melihat symbol skematik ini, ingatlah pengertian berikut: masukan D

disimpanh pada tepi transisi naik dari sinyal detak.

Dalam gambar 6.9 terdapat pula masukan-masukan preset (PR) dan clear

(CLR). Tanda lingkaran kecil menyatakan keadan aktif yang rendah (active low

state). Ini berarti masukan-masukan preset dan clear dalam logika tinggi bilamana

FF tak aktif. Untuk melaksanakan preset pada FF, masukan preset harus dibuat

rendah sejenak dan kemudian dikembalikan kepada keadaaan tinggi. Begitu pula,

untuk mereset FF, masukan clear harus dibuat rendah sejenak, kemudian

dikembalikan kepada keadaan tinggi.

Jalan pikiran yang sama dapat diterapkan pada rangkaian-rangkaian yang akan

dibahas kemudian. Tanda lingkaran kecil pada bagian masukan mewakili suatu

keadaan aktif rendah: artinya hanya masukan rendah yang akan ditanggapi oleh

rangkaian. Bila tidak ada tanda lingkaran kecil tersebut, maka hanya masukan tinggi

yang dapat menimbulkan pengaruh pada keluaran.

6. Waktu Tunda Propagasi

Diode-diode dan transistor-transistor tidak dapat bertukar beralih keadaan secara

sesaat. Diperlukan sedikit waktu untuk menyalakan atau mematikan sebuah diode.

Demikian pula diperlukan waktu untuk mengubah keadaan sebuah transistor dari

kejenuhan menjadi terpancung atau sebaliknya. Bagi diode dan transistor bipolar ,


D

C L K

Q

Q

PR

CL


waktu penyaklaran (switching time) yang diperlukan itu berukuran dalam orde

nanodetik.

Waktu penyaklaran adalah sebab utama dari waktu tunda propagasi tp. Waktu

tp merupakan selang waktu yang diperlukan untuk menghasilkan perubahan

keadaan pada keluaran suatu gerbang atau FF. Misalnya, jika lembaran data dari

sebuah FFD menunjukkan harga tp 10 ns, imi berarti dibutuhkan waktu sekitar 10 ns

bagi keluaran Q untuk menguabah keadaannya sesudah masukan D dicuplik oleh

tepi sinyal detak.

Waktu tunda propagasi berukuran demikian kecilnya sehingga dalam banyak

kasus penerapan, parameter ini dapat diabaikan. Akan tetapi dalam rangkaian-

rangkaian yang berkecepatan tinggi, waktu tunda propagasi harus diperhitungkan.

Jika sebuah FF mempunyai tp 10 ns, inni berarti kita harus menunggu selama 10 ns

sebelum keluaran dapat memicu rangkian yang lain.

7. Waktu Siap

Kapasitas sesat liar (stray capacitance) yang terjadi pada masukan D (dan factor-

faktor lain) mengharuskan bit data D berada pada masukan sebelum tepi sinyal CLK

tiba. Waktu siap (setup time) tsetup adalah selang waktu minimum bagi kehadiran bit

data pada masukan sebelum tepi sinyal CLK memicu.

Sebagai contoh, jika pada lembaran data sebuah FF D dicantumkan harga tsetup

sebesar 15 ns, maka bit data yang akan disimpan harus sudah berada pada masukan

D minimum 15 ns sebelum tepi sinyal CLK masuk; jika tidak, pabrik IC yang

bersangkutan tidak dapat menjamin ketepatan operasi pencuplikan dan

penyompanan data dari IC tersebut.

8. Waktu Tahan

Lebih lanjut, bit data D harus ditahan dalam selang waktu yang cukup panjang bagi

transistor-transistor internal untuk beralih keadaaan. Bit data D hanya diperbolehkan

berubah setelah transisi selesai terlaksana secara mantap. Waktu tahan (hold time)

thold didefinisikan sebagai selantg waktu minimum selama bit data bertahan sesudah

tepi sinyal CLK memicu FF.



Sebagai contoh, jika diketahui tsetup 15 ns dan thold 5 ns, maka ini berarti bit data

harus sudah siap di masukan D minimum 15 ns sebelumtepi sinyal CLK sampai,

dan bit data tersebut harus bertahan di situ paling tidak 5 ns sesudah tepi sinyal

CLK berlalu.

E. JK FF PEMICUAN TEPI

Kalau bicara tentang rangkaian yang dapat mencacah, maka FF JK merupakan elemen

memori yang ideal untuk digunakan.

Rangkaian+

K

J

CLK

Q

Q

(a)

CLK

(b)

Q

K

J

Gambar 6.10. (a) FF JK pemicuan tepi; (b) diagram pewaktuan.

Gambar 6.10a memperlihatkan suatu cara menyusun sebuah FF JK. Seperti sebelumnya

sebuah rangkaian RC dengan konstanta waktu yang singkat akan mengubah pulsa CLK

yang persegi menjadi paku-paku tegangan yang berbentuk tajam. Karena adanya

inverse ganda melalui gerbang-gerbang NAND, rangkaian ini merupakan rangkaian

pemicuan tepi positif. Dalam kata lain, gerbang-gerbang input diaktifkan hanya pada

tepi naik dari sinyal detak.

1. Tak-Aktif

Input-input J dan K merupakan sinyal-sinyal kendali, yang mengatur apa yang

dilakukan rangkaian pada tepi positif dari sinyal detak. Bila J dan K rendah, kedua



gerbang input menjadi tak aktif dan rangkaian tidak berfungsi sepanjang waktu itu,

dan termasuk selama tepi dari sinyal detak.

2. Reset

Bila J rendah dan K tinggi, gerbang bagian atas tak berfungsi sehingga FF tidak

dapat diset. Satu-satunya langkah yang mungkin diambil adalah melakukan reset.

Bila Q tinggi, gerbang bagian bahwa akan melewatkan sebuah sinyal pemicu reset

segera setibanya tepi positif dari

sinyal detak. Ini akan menyebabkan Q menjadi rendah. Karena itu, J = 0 dan K = 1

berarti reset FF oleh tepi naik dari sinyal detak.

3. Set

Bila J tinggi dan K rendah, gerbang bagian bawah tidak berfungsi, dan tidak

mungkin melakukan reset terhadap FF. Akan tetapi FF dapat diset sebagai berikut.

Ketika Q rendah, Q menjadi tinggi. Karena itu, gerbang bagian atas akan

melewatkan sebuah sinyal pemicu set pada tepi positif dari sinyal detak. Keadaan

ini akan menghasilkan output Q yang tinggi. Jadi, J = 1 dan K = 0 berarti FF diset

oleh tepi positif dari sinyal detak berikutnya.

4. Toggle

Bila kedua masukkan J dan K dalam tingkat logika tinggi, FF dapat diset atau

direset, bergantung pada keadaan arus dari keluaran. Jika Q tinggi, gerbang bagian

bawah akan melewatkan sebuah pemicu reset pada saat tibanya tepi sinyal detak

positif yang berikut. Di pihak lain, ketika Q rendah, gerbang bagian atas yang akan

meloloskan sebuah pemicu set pada waktu tibanya tepi positif sinyal detak

berikutnya. Dalam kedua kasus ini, Q berubah menjadi harga komplemen dari

keadaan sebelumnya. Jadi, J = 1 dan K = 1 berarti bahwa FF akan togel (toggle)

pada tepi positif dari sinyal detak berikutnya ( Toggle berarti beralih kepada

keadaan yang berlawanan).



5. Diagram Pewaktuan

Diagram pewaktuan dari gambar 6.10b merupakan rangkuman visual dari operasi

diatas. Ketika J tinggi dan K rendah, tepi naik dari sinyal detak menghasilkan Q

yang tinggi (operasi set). Di pihak lain, ketika J rendah dan K tinggi, tepi naik dari

sinyal detak mereset Q menjadi rendah. Dan bila J dan K tinggi secara serentak,

output akan togel pada saat tibanya setiap tepi naik dari sinyal detak.

Tabel Kebenaran

Tabel 6.6. FF JK Pemicuan tepi positif

CLK J K Q

0 X X NC

1 X X NC

↓ X X NC

X 0 0 NC

0 1 0

1 0 1

1 1 Toggle

Rangkaian operasi yang diuraikan di atas disajikan dalam tabel 6.6. Rangkaian

menjadi tak aktif, bila mana sinyal detak berada pada tingkat logika rendah, tinggi,

atau pada transisi turun. Begitu pula, kondisi tak aktif terjadi pada saat J dan K

sama-sama rendah. Perubahan kondisi output hanya terjadi pada saat sinyal detak

bertransisi naik, seperti ditunjukkan oleh tiga baris terakhir dari tabel kebenaran

tersebut. Dalam kasus-kasus ini, keluarannya berupa hasil reset, set, atau togel.

6. Pemacuan

FF JK dari gambar 5.10a harus dijalankan dengan pemicuan tepi untuk menghindari

osilasi. Mengapa ? Andaikan rangkaian bekerja dengan sinyal detak berupa tingkat

logika. Atau dengan kata lain, andaikan bahwa rangkaian RC di bagian input

dilepaskan dan sinyal detak dimasukkan langsung ke dalam gerbang. Dengan J, K



dan CLK yang tinggi semuanya, output akan togel. Output ini kemudian

diumpanbalikkan ke gerbang-gerbang input. Setelah dua selang waktu propagasi

(melalui gerbang-gerbang input dan output), output nya akan togel kembali. Dan

sekali lagi, output yang baru ini dikembalikan ke gerbang-gerbang input. Dengan

cara demikian, output dapat bertogel secara berulang-ulang selama sinyal detak

tetap tinggi. Dengan kita dapatkan osilasi selama setengah siklus dari sinyal detak.

Toggle lebih dari sekali selama satu siklus sinyal detak disebut pemacuan (racing).

Sekarang andaikan bahwa rangkaian RC kita pasang kembali untuk

melaksanakan pemicuan tepi. Waktu tunda propagasi akan melindungi FF JK dari

pemacuan. Alasannya adalah sebagai berikut. Perhatikan gambar 5.10a, output

berubah keadaaan setelah tepi positif sinyal detak masuk. Pada saat sinyal Q dan Q

yang baru dikembalikan ke gerbang-gerbang input, paku tegangan positif sudah

meluruh menuju nol. Inilah kita hanya memperoleh satu togel pada setiap siklus

sinyal detak.

Misalkan waktu tunda propagasi total dari input sampai output adalah sebesar

20 ns, maka output akan berubah keadaan kira-kira 20 ns sesudah tibanya tepi naik

dari sinyal detak. Bila paku tegangan lebih sempit dari 20 ns, maka Q dan Q yang

diumpanbalikkan ke gerbang-gerbang Input akan tiba terlambat untuk menyebabkan

pemicuan yang keliru.

7. Simbol

J

C L K

K

Q

Q

PR

CL

J

C L K

K

Q

Q

J

C L K

K

Q

Q

PR

CL

(c)(a) (b)

Gambar 6.11. (a) Pemicuan tepi positif; (b) preset dan clear aktif rendah (c) pemicuan tepi

negatif; (d) diagram pewaktuan.



Seperti disinggul dalam uraian yang lalu,kapasitor-kapasitor sulit dibuat pada suatu

serpihan. Karena alas an ini, pabrik pembuat IC lebih senang memilih desain

gandengan langsung bagi FF JK pemicuan tepi. Desain semacam ini sangat rumit

dibicarakan di sinni, akan tetapi anda dapat menemukannya dalam buku-buku data

IC dari perusahaan-perusahaan yang memproduksinya.

Gambar 6.11a memperilhatkan symbol baku bagi sebuah FF JK pemicuan tepi

positif dari desain yang manapun.

Gambar 6.11b merupakan symbol bagi sebuah FF JK dengan fungsi preset dan

clear. Seperti biasa, PR dan CLR mempunyai keadaan aktif yang berupa keadaan

rendah. Inni berarti bahwa dalam keadaan normal keduanya harus bertingkat logika

tinggi dan dapat dibuat rendah sejenak untuk melakukan preset atau clear terhadap

rangkaian.

Gambar 6.11c menunjukkan FF JK lain yang tersedia secara komersial.

Lingkaran kecil pada input sinyal detak merupakan cara baku untuk menunjukkan

pemicuan tepi negative. Dalam tabel 6.7 ditunjukkan bahwa output dapat berubah

hanya pada saat tibanya tepi turun dari sinyal detak. Diagram pewaktuan dari

gambar 6.11d memperjelas pemicuan tepi negative ini.


Documents

BAB VI Elektronika Digital