clubse-89

7/28/2019 clubse-89

1/84

Portada club 89M 7/7/12 5:35 PM Pgina 1

7/28/2019 clubse-89

2/84

2 de forros.qxd 7/9/12 7:21 AM Pgina 2Fo1

7/28/2019 clubse-89

3/84

Electrnica Digital Muy Fcil

Electrnica Digital Muy Fcil 1

DirectorIng. Horacio D. Vallejo

ProduccinJos Mara Nieves (Grupo Quark SRL)

Seleccin y Recopilacin de esta Obra:Ing. Horacio Daniel Vallejo

[email protected]

SOBRE APORTES DEL CLUB SE, MONOGRAFAS YPROGRAMAS DE PROFESIONALES

Coordinacin:Ing. Federico Prado

EDITORIAL QUARK S.R.L.

Propietaria de los derechos en castellano de la publicacin men-

sual SABER ELECTRNICA - San Ricardo 2072 (1273) - Capi-tal Federal - Buenos Aires - Argentina - T.E. 4301-8804Administracin y Negocios

Teresa C. Jara (Grupo Quark SRL)Patricia Rivero Rivero (SISA SA de CV)

Margarita Rivero Rivero (SISASA de CV)

StaffLiliana Teresa Vallejo

Mariela VallejoDiego Vallejo

Luis Alberto Castro Regalado (SISASA de CV)Jos Luis Paredes Flores (SISA SA de CV)

Sistemas: Paula Mariana VidalRed y Computadoras: Ral Romero

Video y Animaciones: Fernando FernndezLegales: Fernando Flores

Contadura: Fernando DucachTcnica y Desarrollo de Prototipos:

Alfredo Armando Flores

Atencin al ClienteAlejandro Vallejo

[email protected]

Internet: www.webelectronica.com.mx

Publicidad:Rafael Morales

[email protected]

Club SE:Grupo Quark SRL

[email protected]

Editorial Quark SRLSan Ricardo 2072 (1273) - Capital Federal

www.webelectronica.com.ar

La Editorial no se responsabiliza por el contenido de las notasfirmadas. Todos los productos o marcas que se mencionan sona los efectos de prestar un servicio al lector, y no entraan res-ponsabilidad de nuestra parte. Est prohibida la reproduccintotal o parcial del material contenido en esta revista, as comola industrializacin y/o comercializacin de los aparatos oideas que aparecen en los mencionados textos, bajo pena desanciones legales, salvo mediante autorizacin por escrito dela Editorial.

Impresin: Talleres Babieca - Mxico

El primer circuito que recuerdo haber armado, a comienzos de los 70 del siglo

pasado (que viejo que suena eso) fue un oscilador con compuertas TTL para

hacer titilar a un par de Leds que haba colocado en un carro controlado con un

par de perillas y un potencimetro por medio de cables con 12 aos recin

cumplidos creo que ni siquiera saba que era un control remoto y menos una

compuerta lgica, simplemente haba copiado un esquemtico que haba apa-

recido en una revista de historietas llamada Lupin que en cada nmero inclua

una seccin de circuitos con semiconductores.

Esa revista me marc a tal punto que a partir de su lectura siempre trat deintercalar el entretenimiento con el aprendizaje.

El estudio de la electrnica digital facilita el aprendizaje de la electrnica

analgica y, a su vez, se puede aprender mientras uno practica. Es muy fcil esta-

blecer cmo funciona una compuerta lgica manipulando sus entradas para ver

qu ocurre con una salida o cmo comprobar las leyes fundamentales por medio

de circuitos fciles de armar. Adems, un circuito integrado digital es casi tan

barato como un transistor comn, lo que implica que si por error uno daa un

componente, no va a perder mucho dinero.

Desde que comenc a escribir libros de electrnica, hace ms de 25 aos,

llevo editados 6 libros de electrnica digital y 3 cursos obviamente todos ellos

contienen los mismos conceptos ya que la electrnica digital es una sola, 4 son

muy bsicos, el quinto es sobre proyectos y el restante posee un amplio contenidomatemtico, ya que est dirigido a estudiantes de ingeniera.

Es por ello que al escribir este texto pens en que deba ser una obra neta-

mente prctica, fcil de comprender y didctica a la hora de tener que propo-

ner prcticas. Me bas en escritos de lectores, monografas de estudiante y pro-

gramas de simulacin diseados por profesionales, pero en todos los casos la pre-

misa fue: que resulte fcil.

Hasta el mes prximo!

SOBRE LOS 2 CDS YSU DESCARGA

Ud. podr descargar de nuestra web 1 CD: Curso de Electrnica Digitaly 1

VCD Constructor Virtual y Simulador de Circuitos Digitales con Chips TTL que

contienen Cursos, Videos, Tutoriales, Guas de Reparacin y Proyectos, etc. Todos

los CDs son productos multimedia completos con un costo de mercado equiva-

lente a 8 dlares americanos cada uno y Ud. los puede descargar GRATIS con su

nmero de serie por ser comprador de este libro.

Para realizar la descarga deber ingresar a nuestra web: www.webelectro-

nica.com.mx, tendr que hacer clic en el cono password e ingresar la clave

STDCLUB89. Tenga este texto cerca suyo ya que se le har una pregunta aleato-

ria sobre el contenido para que pueda iniciar la descarga.

Editorial

Del Editor al Lector

editorial sumario.qxd 7/9/12 6:37 AM Pgina 1

7/28/2019 clubse-89

4/84

Sumario

2 Club Saber Electrnica N 89

CAPTULO 1INTRODUCCIN A LAELECTRNICADIGITAL. . . . . 3Introduccin. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

Lgica Positiva . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

Lgica Negativa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

Compuertas Lgicas . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

Compuerta NO NOT. . . . . . . . . . . . . . . . . . . . . . . . . . 4

Compuerta AND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

Compuerta OR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

Compuerta OR-EX o XOR . . . . . . . . . . . . . . . . . . . . . . . 6Compuertas Lgicas Combinadas. . . . . . . . . . . . . . . . 6

Compuerta NAND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

Compuerta NOR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

Compuerta NOR-EX. . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Buffer's . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Un Poco de Leyes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

Leyes de De Morgan . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1 Ley de De Morgan . . . . . . . . . . . . . . . . . . . . . . . . . 10

2 Ley de De Morgan . . . . . . . . . . . . . . . . . . . . . . . . . 10

Mapas de Karnaught. . . . . . . . . . . . . . . . . . . . . . . . . . 11

Osciladores, Multivibradores y

Circuitos Astables. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13Circuitos Biestables o Flip-Flop (FF). . . . . . . . . . . . . . . . 14

Circuitos Monoestables . . . . . . . . . . . . . . . . . . . . . . . . 14

Oscilador Astable Simtrico

con Compuertas NOT . . . . . . . . . . . . . . . . . . . . . . . . . 14

Oscilador Simtrico

con compuertas NAND y NOR. . . . . . . . . . . . . . . . . . . 14

Disparadores Schmitt Trigger . . . . . . . . . . . . . . . . . . . . 15

Oscilador a Cristal . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Osciladores Controlados . . . . . . . . . . . . . . . . . . . . . . . 16

Modulacin por Ancho de Pulso . . . . . . . . . . . . . . . . . 16

Modulacin por Ancho de Pulso Conmutado. . . . . . . 16

Demodulacin de Seales . . . . . . . . . . . . . . . . . . . . . 17Doblador de Frecuencia . . . . . . . . . . . . . . . . . . . . . . . 17

Circuitos Monoestables . . . . . . . . . . . . . . . . . . . . . . . . 17

Cerradura con Teclado Electrnico. . . . . . . . . . . . . . . 18

Circuitos Biestables. . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Flip-Flop Bsico RS . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Flip-Flop RS - Controlado por un Pulso de Reloj. . . . . . 20

Flip-Flop D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Flip-Flop Master-Slave. . . . . . . . . . . . . . . . . . . . . . . . . . 21

Flip-Flop JK. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

CAPTULO 2ELECCIN DE LOS CIRCUITOS INTEGRADOS DIGITALES:FAMILIAS LGICAS . . . . . . . . . . . . . . . . . . . 23Introduccin. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Familias Lgicas. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Familia RTL (Resistor Transistor Logic). . . . . . . . . . . . . . . 24

Familia DTL (Diode Transistor Logic) . . . . . . . . . . . . . . . 24

Familia TTL (Transistor Transistor Logic). . . . . . . . . . . . . . 25

TTL con Salida a Colector Abierto . . . . . . . . . . . . . . . . 26

TTL de Tres Estados (Thre State). . . . . . . . . . . . . . . . . . . 27Compuerta AND TTL. . . . . . . . . . . . . . . . . . . . . . . . . . . 28

TTL de Baja Potencia

(Low power TTL, serie 54L/74L) . . . . . . . . . . . . . . . . . . . 29

TTL de Alta Velocidad . . . . . . . . . . . . . . . . . . . . . . . . . 29

TTL Schottky . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

TTL Schottky de Baja Potencia . . . . . . . . . . . . . . . . . . . 29

Familia HTL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Familia ECL (Lgica Acoplada por Emisor) . . . . . . . . . 29

Familia CMOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Simbologa y Parmetros Usuales para

Identificar a los Circuitos Integrados Digitales . . . . . . . 32

Encapsulados Utilizados en losCircuitos Integrados Digitales. . . . . . . . . . . . . . . . . . . . 33

Nomenclatura Utilizada por los Fabricantes . . . . . . . . 34

Ventajas de los Circuitos Integrados Digitales . . . . . . . 35

Algunas Definiciones . . . . . . . . . . . . . . . . . . . . . . . . . . 35

SSI (Small Scale Integration) . . . . . . . . . . . . . . . . . . . . . 36

MSI (Medium Scale Integration) . . . . . . . . . . . . . . . . . . 36

LSI (Large Scale Integration). . . . . . . . . . . . . . . . . . . . . 36

VLSI (Very Large Scale Integration) . . . . . . . . . . . . . . . . 36

Fan-out (Cargabilidad de salida Fo) . . . . . . . . . . . . . . 36

Fan-in (Cargabilidad de entrada Fi) . . . . . . . . . . . . . . 36

Niveles Lgicos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Margen de Ruido. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

CAPTULO 3PRCTICA CON CIRCUITOS DIGITALES:ENTORNO DE DESARROLLO

YPLACA DE ENTRENAMIENTO. . . . . . . . . . . . . 37Introduccin. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

Trabajando con el Protoboard. . . . . . . . . . . . . . . . . . . 39

Construccin de Prototipos . . . . . . . . . . . . . . . . . . . . . 39

Ejemplos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

Placa de Entrenamiento para

Electrnica Digital . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

Primero Aprenda a Simular . . . . . . . . . . . . . . . . . . . . . 44

El Circuito de la Placa Entrenadora. . . . . . . . . . . . . . . 45

Nuestras Primeras Prcticas . . . . . . . . . . . . . . . . . . . . . 48

CAPTULO 4SIMULADOR DE CONSTRUCCIN DE CIRCUITOSDIGITALES CON ESCENARIOSVIRTUALES Y

TUTORIALES INTERACTIVOS . . . . . . . . . . . . . . . 49Introduccin. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50Ventajas del Programa . . . . . . . . . . . . . . . . . . . . . . . . 50

Limitaciones. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

Problemas Detectados . . . . . . . . . . . . . . . . . . . . . . . . 50

El Mdulo Digital . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

Edicin de Circuitos. . . . . . . . . . . . . . . . . . . . . . . . . . . 51

Mens del Programa . . . . . . . . . . . . . . . . . . . . . . . . . . 51

Modelos de Circuitos Integrados Estndares. . . . . . . . 52

Modelos de Circuitos Integrados

de Aplicacin Especfica. . . . . . . . . . . . . . . . . . . . . . . 54

Ejemplos de Circuitos, Escenarios y Tutoriales . . . . . . . 57

Cmo se Usa el Simulador deConstruccin de Circuitos Digitales. . . . . . . . . . . . . . . 59

Descripcin General . . . . . . . . . . . . . . . . . . . . . . . . . . 60

El Protoboard . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

Conexiones con Cables . . . . . . . . . . . . . . . . . . . . . . . 61

Fuente DC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

Tableros de Interruptores y Leds. . . . . . . . . . . . . . . . . . 62

Tablero de Pulsadores . . . . . . . . . . . . . . . . . . . . . . . . . 63

Visualizadores de Siete Segmentos . . . . . . . . . . . . . . . 63

Tablero de Temporizadores . . . . . . . . . . . . . . . . . . . . . 63

Tutorial de Lgica Programable (PLA) . . . . . . . . . . . . . 64

Circuitos Integrados TTL . . . . . . . . . . . . . . . . . . . . . . . . 64

Ejemplos de Circuitos . . . . . . . . . . . . . . . . . . . . . . . . . 65

CAPTULO 5CIRCUITOS INTEGRADOS DE FUNCIONES ESPECIALESCIRCUITOS COMBINACIONALES . . . . . . . . . . . 71Introduccin. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

Codificadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

Decodificadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

Multiplexores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

Demultiplexores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

ELECTRNICA DIGITAL MUY FCIL

SUMARIO

editorial sumario.qxd 7/9/12 6:37 AM Pgina 2

7/28/2019 clubse-89

5/84

CCAPTULAPTULOO 11

INTRODUCCIN A LA

ELECTRNICA DIGITALEntre las actividades que desarrolla el Club Saber Electrnica durante este ao, se

encuentra un Taller Prctico de Tcnicas Digitales, evento que se est dictando en

diferentes ciudades de 11 pases e Amrica Latina, por profesores avalados por el

Club SE, que sirve como base para explicar proyectos que empleen las denomina-

das energas limpias. Para dichos talleres, de 8 horas de duracin, en los que los

asistentes realizan prcticas con un entrenador que publicamos en este libro, se ha

preparado una introduccin terica que explica los fundamentos de la electrnica

Digital. Aclaramos que tanto el tomo N1 como el N 46 de la coleccin Club SE

estn dedicados a las tcnicas digitales, sin embargo, decidimos realizar un nuevo

trabajo en base al tutorial de Luis Rueda (www.r-luis.xbot.es), reconocido por el

Grupo de ABCdatos.com, por considerar que nuestros lectores merecen tener otro

enfoque, netamente prctico. Como dato adicional, queremos comentarles que

este captulo es introductorio y que Ud. puede descargar gratuitamente los dos

libros del Club SE en formato pdf desde nuestra web: www.webelectronica.com.mx,

haciendo clic en el cono password e ingresando la clave: eledigi300.


Cap 1 - Introduccion.qxd 7/9/12 6:30 AM Pgina 3

7/28/2019 clubse-89

6/84

INTRODUCCIN

La electrnica digital es una asignatura que estudia

las seales elctricas, pero en este caso son seales dis-cretas, es decir, estn bien identificadas, razn por la

cual a un determinado nivel de tensin se lo llama

estado alto (High) o Uno lgico; y a otro, estado bajo

(Low) o Cero lgico.

Supongamos que las seales elctricas con que tra-

baja un sistema digital son 0V y 5V. Parece obvio que 5V

ser el estado alto o 1 lgico, pero deberemos tener

en cuenta que existe la Lgica Positiva y la Lgica

Negativa, veamos cada una de ellas.

Lgica PositivaEn esta notacin al 1 lgico le corresponde el nivel

ms alto de tensin (positivo, si quieres llamarlo as) y al

0 lgico el nivel mas bajo (que bien podra ser nega-

tivo), pero:

Qu ocurre cuando la seal no est bien definida?

Deberemos conocer cules son los lmites para

cada tipo de seal (conocido como tensin de histre-

sis), en el grfico de la figura 1 se puede ver con mayor

claridad cada estado lgico y su nivel de tensin.

Lgica NegativaAqu ocurre todo lo contrario, es decir, se representa

al estado "1" con los niveles ms bajos de tensin y al "0"con los niveles ms altos, tal como queda expresado en

la figura 2.

Por lo general se suele trabajar con lgica positiva, y

as lo haremos en este manual, la forma ms sencilla de

representar estos estados es como se puede ver en el

grfico de la figura 3.

COMPUERTAS LGICAS

Las compuertas lgicas son dispositivos que operan

con aquellos estados lgicos mencionados anterior-

mente y funcionan igual que una calculadora: de unlado ingresa los datos, la compuerta realiza una opera-

cin y, finalmente, muestra el resultado en una salida,

figura 4.

A cada una de las compuertas lgicas se las repre-

senta mediante un smbolo, y la operacin que realiza

(operacin lgica) se corresponde con una tabla, lla-

mada Tabla de Verdad. Veamos a continuacin cules

son las compuertas lgicas ms relevantes:

Compuerta NO NOTSe trata de un inversor, es decir, invierte el dato de

entrada, por ejemplo; si ponemos su entrada a 1 (nivel

alto) obtendremos en su salida un 0 (o nivel bajo), y vice-

versa. Esta compuerta dispone de una sola entrada. Su

operacin lgica es:__

S = a

Aclaracin:

La rayita encima de la a indica que se trata de su

valor negado, es decir, cada vez que queremos indicar

el valor inverso de una variable y/o funcin, se coloca

encima una rayita.

Captulo 1


Figura 1

Figura 2

Figura 3

Figura 4


7/28/2019 clubse-89

7/84


7/28/2019 clubse-89

8/84

En la figura 5 se grafica su smbolo y tabla de ver-

dad.

Compuerta ANDUna compuerta AND tiene dos entradas como

mnimo y su operacin lgica es un producto entre

ambas, no es un producto aritmtico, aunque en este

caso coincidan. Vea en la figura 6 el smbolo de la

compuerta AND y cul es su tabla de verdad.

Observamos que su salida ser alta si sus dos entra-

das estn a nivel alto

Compuerta OREsta compuerta tambin posee dos entradas comomnimo y la operacin lgica, ser una suma entre

ambas. He aqu una de las principales definiciones que

debemos razonar: estamos acostumbrados a sumar

nmeros decimales, sabiendo que el sistema decimal

posee 10 smbolos (del 0 al 9); ahora debemos aprender

a sumar con un sistema que posee slo dos smbolos (0

y 1) por lo cual cuando sumamos: (1 + 1), el resultado

ser 10 y si la compuerta tiene una sola salida, se ver

nicamente el dgito menos significativo, es decir, el 0.

La compuerta OR es O Inclusiva, es decir, a y/o b.Vea en la figura 7 el smbolo de la compuerta OR y

cul es su tabla de verdad.

Basta con que una de las entradas sea 1para que

su salida sea tambin 1

Compuerta OR-EX o XOREn realidad deberamos llamarla OR Exclusiva, tiene

dos entradas y realiza la siguiente operacin aritmtica:

__ __S = a.b + a.b

Vea en la figura 8 el smbolo de la compuerta XOR y

cul es su tabla de verdad.

Al ser O Exclusiva su salida ser 1 si una y slo una

de sus entradas es 1

COMPUERTAS LGICAS COMBINADAS

Al agregar una compuerta NOT a cada una de lascompuertas anteriores, los resultados de sus respectivas

tablas de verdad se invierten, y dan origen a tres nuevas

compuertas llamadas NAND, NOR y NOR-EX. Veamos

ahora cmo son y cul es el smbolo que las representa.

Compuerta NANDResponde a la inversin del producto lgico de sus

entradas, en su representacin simblica se reemplaza

la compuerta NOT por un crculo a la salida de la com-

puerta AND, figura 9.

Compuerta NOREl resultado que se obtiene a la salida de esta com-

Captulo 1


Figura 5

Figura 6

Figura 7

Figura 8

Figura 9


7/28/2019 clubse-89

9/84


7/28/2019 clubse-89

10/84

puerta surge de la inversin de la operacin lgica o

inclusiva, es como un no a y/o b. Igual que antes, solo

agregamos un crculo a la compuerta OR y ya tienes

una NOR, figura 10.

Compuerta NOR-EX

Es simplemente la inversin de la compuerta OR-EX,los resultados se pueden apreciar en la tabla de verdad,

que bien podramos compararla con la anterior y notar

la diferencia, el smbolo que la representa se muestra en

la figura 11.

Buffer'sUn buffer es un separador de etapas o circuitos elec-

trnicos, es decir, no realiza ninguna operacin lgica,

su finalidad es amplificar un poco la seal (o refrescarla

si se puede decir) y se emplea cuando las seales lgi-

cas pueden estar degradadas ya sea por atenuaciones

o por interferencias.

Como podemos ver en el grfico de la figura 12, la

seal de salida es la misma que la de entrada.

Se lo emplea tambin para obtener pequeas

demoras o temporizaciones, que es el tiempo de

demora de la compuerta en cambiar el valor de la

salida ante el cambio de su entrada.

CIRCUITOS INTEGRADOS YCIRCUITO DE PRUEBA

Existen varias familias de Circuitos integrados, pero

slo mencionar dos, los ms comunes, que son: TTL y

CMOS.

Comercialmente, estos Integrados los podemos

caracterizar por el nmero que corresponde a cada

familia segn su composicin. Por ejemplo;

Los TTL se corresponden con la serie 5400, 7400,

74LSXX, 74HCXX, 74HCTXX etc. algunos 3000 y 9000.

Los C-MOS y MOS se corresponde con la serie

CD4000, CD4500, MC14000, 54C00 74C00.

No es objeto de este manual explicar en profundi-

dad cada una de estas familias pero siempre aclaro

que para comenzar es ms fcil trabajar con compuer-

tas CMOS, ya que aceptan un rango de tensin de ali-

mentacin amplio, a diferencia de los integrados TTL

que se alimentan solamente con 5V.

Sin embargo, tenemos que destacar que los circui-

tos integrados TTL son mucho ms veloces y poseen

mayor inmunidad a interferencias, sobre todo las del

tipo electromagnticas.

Hay muchas empresas fabricantes de compuertas

lgicas pero todas ellas pueden ser reemplazadas por

su equivalente. Es un caso similar al uso de una resisten-

cia o un capacitor, en general no nos importa quien los

fabrica sino que la banda de colores sea la adecuada

(en el caso de las resistencias). Con las compuertas o

circuitos integrados en general no interesa quien lo

fabrica sino que su matrcula sea la adecuada. Porejemplo, en la figura 13 observamos un Circuito inte-

grado 74LS08, un componente de familia TTL, es una

cudruple compuerta AND. Es importante que notemos

el sentido en que estn numerados los pines; ya que

esto es general, para todo tipo de integrado.

Comenzaremos con este integrado para verificar el

comportamiento de las compuertas vistas anterior-

mente. El representado en el grfico de la figura 14

Captulo 1


Figura 10

Figura 11

Figura 12


7/28/2019 clubse-89

11/84

marca una de las compuertas que ser puesta a

prueba, para ello utilizaremos una fuente regulada de

+5V, un LED una resistencia de 220 ohm, y por supuesto

el IC que corresponda y la placa de prueba o placa

entrenadora (ms adelante veremos cmo es fsica-mente una placa entrenadora.

En el esquema usamos una de las 4 compuertas dis-

ponibles en el Integrado 74LS08 (por ello se usa la nota-

cin 1/4), los extremos a y b son las entradas que debe-

remos llevar a un 1 lgico (+5V) 0 lgico (GND) y el

resultado en la salida s de la compuerta se ver refle-

jado en el LED, LED encendido (1 lgico) y LED apagado

(0 lgico). Ms adelante veremos cmo realizar nuestras

prcticas en una placa entrenadora, sin embargo, en la

figura 15 podemos ver cmo realizar nuestra prctica

en un protoboard. Recuerde que debemos conectar los

terminales de alimentacin que en este caso son el pin

7 a GND y el 14 a +5V.

Debemos armar el circuito y construir la tabla de

verdad para comprobar que lo que hemos estudiado

es correcto.

UN POCO DE LEYES

Recuerde que es muy importante que Ud. realice

prcticas para comprobar el funcionamiento de las t res

compuertas bsicas. La completa interpretacin deestos componentes es la base para que pueda seguir

estudiando electrnica digital.

Una vez que conoce las compuertas, debemos

enunciar cules son las leyes bsicas de esta asigna-

tura es como aprender la Ley de Ohm, pero para

electrnica digital.

LEYES DE DE MORGAN

Estas leyes permiten simplificar el diseo de circui-

tos electrnicos digitales. Se trata simplemente de estu-

diar una combinacin de compuertas, de tal modo de

encontrar una equivalencia entre ellas, esto viene a

consecuencia de que en algunos casos no disponemos

del integrado que necesitamos, pero si de otros que

podran producir los mismos resultados que estamos

buscando. Dicho de otra manera, explican cmo se

puede construir una compuerta a partir de la combina-

cin de otras de distinto tipo.

Para interpretar mejor estas leyes, debemos conside-

rar a las seales de entrada como variables y al resul-tado como una funcin entre ellas. El smbolo de nega-

cin (operador NOT) se representa por medio de una

lnea colocada encima del smbolo u operacin mate-

mtica. Por ejemplo:

_A significa A negada

_____(A+B) significa que el resultado es la inversa de (A+B)

Introduccin a la Electrnica Digital


Figura 13

Figura 14

Figura 15


7/28/2019 clubse-89

12/84

1 Ley de De MorganEl producto lgico negado de varias variables lgi-

cas es igual a la suma lgica de cada una de dichas

variables negadas.Si tomamos un ejemplo para 3 variables tendramos:

______ _ _ _(a.b.c) = a + b + c

El primer miembro de esta ecuacin equivale a una

compuerta NAND de 3 entradas, representada en el

grfico de la figura 16, con su respectiva tabla de ver-

dad.

En la figura 17 tenemos representada la tabla de

verdad para el segundo miembro de la ecuacin.

Mirando la tabla de verdad, deducimos que el segundo

miembro de la ecuacin se puede obtener de dos for-

mas, usando una compuerta OR de 3 entradas o

empleando 3 compuertas OR de 2 entradas.

Obviamente, la tabla de verdad para ambos miem-

bros de la ecuacin es la misma, ya que los resultados

obtenidos son iguales. Acabamos de verificar la primera

ley.

2 Ley de De MorganLa suma lgica negada de varias variables lgicas

es igual al producto de cada una de dichas variables

negadas.___________ _ _ _(a + b + c) = a . b . c

En la figura 18 se grafica el primer miembro de esta

ecuacin, que equivale a una compuerta NOR de 3

entradas, tambin mostramos su tabla de verdad.

Al segundo miembro de la ecuacin se lo puede

obtener de diferentes formas, en la figura 19 podemos

ver dos de los circuitos combinacionales posibles.

Observamos que la tabla de verdad del segundomiembro de la ecuacin es la misma que para el pri-

mer miembro. Acabamos as de verificar la segunda ley

de De Morgan.

Con la aplicacin de estas dos leyes podemos lle-

gar a una gran variedad de conclusiones.

Veamos algunos ejemplos:

Para obtener una compuerta AND de 2 entradas, se

Captulo 1


Figura 16

Figura 17

Figura 18

Figura 19


7/28/2019 clubse-89

13/84

puede utilizar una compuerta NOR con sus entradas

negadas, o sea:

_______

__ __a . b = (a + b)

Para obtener una compuerta OR se puede utilizar

una compuerta NAND con sus entradas negadas, es

decir:

_______

__ __a + b = ( a . b)

Para obtener una compuerta NAND podemos

emplear una compuerta OR con sus dos entradasnegadas, como indica la primera ley de De Morgan:

____ __ __(a.b) = a + b

Para obtener una compuerta NOR utilizamos una

compuerta AND con sus entradas negadas, ya que eso

dice la 2 ley de De Morgan:

______ __ __(a + b) = a . b

La compuerta OR-EX tiene la particularidad de entre-

gar un nivel alto en su salida cuando una y slo una de

sus entradas se encuentra en nivel alto. Su funcin se

puede representar como sigue:

__ __s = a . b + a . b

Analizando el segundo miembro de la ecuacin,

podemos deducir que esta compuerta se puede cons-

truir como una combinacin de compuertas AND, OR y

NOT, tal como sugerimos en la figura 20.

Note en la figura la notacin:

(~a), (~b), (~a.b), etc.

El smbolo ~antes de una variable o funcin cumple

la misma funcin que la rayita encima de dicha varia-

ble o funcin, es decir, indica que esa variable o fun-

cin est megada.

Para obtener una compuerta NOR-EX debemos

agregar una compuerta NOT a la salida de la com-

puerta OR-EX vista anteriormente y su funcin es:

s = ~(a . ~b + ~a . b)

De acuerdo a lo dicho anteriormente, esto tambinlo podemos escribir cmo:

_______________ __

s = (a . b + a . b)

Para obtener Inversores (NOT) podemos hacer uso de

compuertas NOR o compuertas NAND, simplemente

uniendo sus entradas, figura 21.

MAPAS DE KARNAUGHT

A estas alturas ya estamos muy familiarizados con las

funciones de todos los operadores lgicos y sus tablas

de verdad, ahora qu hacemos si disponemos sola-

mente de compuertas con tres entradas (a, b y c) ydeseo que los estados altos slo se den en las combi-

naciones 0, 2, 4, 5 y 6 (decimal)? cmo combinamos

las compuertas? y qu compuertas utilizo?

La respuesta a estas preguntas es la simplificacin

de funciones, tcnica que emplea los denominados

mapas de Karnaught, veamos de qu se trata.

Es un mtodo para encontrar la forma ms sencilla

de representar una funcin lgica.



Figura 20

Figura 21


7/28/2019 clubse-89

14/84

Esto es, encontrar la funcin que relaciona todas las

variables disponibles, de tal modo que el resultado sea

el que se est buscando.

Para esto vamos a aclarar tres conceptos que sonfundamentales:

Minitrmino: Es cada una de las combinacionesposibles entre todas las variables disponibles, por ejem-

plo con 2 variables obtienes 4 minitrminos; con 3 obtie-

nes 8; con 4, 16 etc.

Se puede encontrar la cantidad de minitrminos

haciendo la operacin 2n donde n es el nmero de

variables disponibles.

Numeracin de un minitrmino: Cada minitrminoes numerado en decimal de acuerdo a la combinacin

de las variables y su equivalente en binario. En el cuadro

de la figura 22 se indica cul es cada uno de los cua-

tro minitrminos posibles para dos variables.

El Mapa de Karnaugh representa la tabla de verdad

de una funcin a travs de una matriz, en la cual en la

primer fila y la primer columna se indican las posibles

combinaciones de las variables. En la figura 23 tenemos

los tres mapas para 2, 3 y 4 variables.

Analicemos el mapa para cuatro variables, las dos

primeras columnas (columnas adyacentes) difieren slo

en la variable d, y c permanece sin cambio, en la

segunda y tercer columna (columnas adyacentes)cambia c, y d permanece sin cambio, ocurre lo mismo

en las filas. En general se dice que:

Dos columnas o filas adyacentes slo pueden

diferir en el estado de una de sus variables

Segn lo dicho anteriormente, la primer columna con

la ltima seran adyacentes, al igual que la primer fila y la

ltima, ya que slo difieren en una de sus variables.

Valor lgico de un minitrmino: es el que resulta dela operacin que se realiza entre las variables.

Lgicamente slo pueden tomar los valores 0 1.

Para construir el mapa de Karnaught de una funcin,

lo que haremos es colocar el valor de cada minitrmino

segn la tabla de verdad que estamos buscando.

Supongamos la tabla de verdad de la figura 24.

El siguiente paso, es agrupar los unos adyacentes

(horizontal o verticalmente) en grupos de potencias de

2, es decir, en grupos de 2, de 4, de 8 etc. Nos que-dara la configuracin de la figura 25.

Captulo 1


Figura 22

Figura 23

Figura 24

Figura 25


7/28/2019 clubse-89

15/84

Para saber por qu estn agrupados los nmeros de

la fila de abajo, debemos recordar que la primer

columna y la ltima son adyacentes, por lo tanto sus

minitrminos tambin lo son.De ahora en ms a cada grupo de unos se le asigna

la unin (producto lgico) de las variables que se man-

tienen constante (ya sea uno o cero) ignorando aque-

llas que cambian, tal como se puede ver en la figura

26.

Para terminar, simplemente se realiza la suma lgica

entre los trminos obtenidos, dando como resultado la

funcin que estamos buscando, es decir:

f = (~a . ~b) + (a . ~c)

Tambin se puede escribir como:

__ __ __f = (a . b) + (a . c)

Podemos plantear el tema como una funcin de

variables, en nuestro ejemplo quedara de esta forma:

f(a, b, c) = s(0, 1, 4, 6)

Donde:

F es la funcin buscada(a, b, c) son las variables utilizadas(0, 1, 4, 6) son los minitrminos que dan como resul-

tado 1 o un nivel alto.

s es la sumatoria de las funciones que producen elestado alto en dichos minitrminos.

Slo resta convertir esa funcin en su circuito elc-

trico correspondiente. La funcin es:

f = (~a . ~b) + (a . ~c)

O sea:

(NOT a AND NOT b) OR (a AND NOT c)

El esquema elctrico que le corresponde a esta

ecuacin se muestra en la figura 27.

El resultado es un circuito con la menor cantidad de

compuertas posibles, lo cual lo hace ms econmico,

por otro lado cumple totalmente con la tabla de verdad

planteada al inicio del problema y, adems, recuerda

que al tener menor cantidad de compuertas la transmi-

sin de datos se hace ms rpida.

En la web puede encontrar un programa que hace

todo este trabajo por su cuenta. El programa se llama

Karma, creado por Pablo Fernndez Fraga, vale la pena

probarlo.

OSCILADORES, MULTIVIBRADORES YCIRCUITOSASTABLES

Existen tres circuitos digitales clasificados segn la

forma en que retienen o memorizan el estado queadoptan sus salidas, estos son:

Circuitos Biestables o Flip-Flop (FF):Son aquellos que cambian de estado cada vez que

reciben una seal de entrada (ya sea nivel bajo o alto),

es decir retienen el dato de salida aunque desaparezca

el de entrada.

Conclusin: Poseen dos estados estables.



Figura 26

Figura 27


7/28/2019 clubse-89

16/84

Circuitos Monoestables:Estos circuitos cambian de estado slo si se man-

tiene la seal de entrada (nivel alto o bajo), si sta se

quita, la salida regresa a su estado anterior.Conclusin: Poseen un slo estado estable y otro

metaestable.

Circuitos Astables o Aestables:Son circuitos gobernados por una red de tiempo R-C

(Resistencia-Capacitor) y un circuito de realimentacin.

A diferencia de los anteriores se puede decir que no

poseen un estado estable sino dos metaestables.

Conclusin: Son los clsicos osciladores de dos esta-

dos predecibles.

OSCILADORASTABLE SIMTRICO CON COMPUERTAS NOT

Es la clsica configuracin de un oscilador con ciclo

de actividad del 50%, compuesto por dos inversores

realimentados por una red RC, figura 28.

Para explicar el funcionamiento supongamos que en

determinado momento la salida del inversor B est a

nivel "1", entonces su entrada esta a "0", y la entrada del

inversor "A" a nivel "1". En esas condiciones el capacitor

C se carga a travs de R y los inversores permanecen en

ese estado.

En la medida que el capacitor se carga, va cam-biando la tensin en sus placas. Cuando el capacitor

alcanza su carga mxima, se produce la conmutacin

del inversor "A". Su entrada pasa a "0", su salida a "1" y la

salida del inversor "B" a "0", se invierte la polaridad del

capacitor y este se descarga, mientras tanto los inverso-

res permanecen sin cambio, una vez descargado, la

entrada del inversor "A" pasa nuevamente a "1", y

comienza un nuevo ciclo.

Este oscilador es simtrico ya que el tiempo que

dura el nivel alto es igual al que permanece en nivel

bajo, este tiempo esta dado por:

T = 2,5 R C

Donde:

T es el perodo expresado en segundos

R est en Ohm

C se expresa en Farad

OSCILADOR SIMTRICO CON COMPUERTAS NAND YNOR

Si recuerda lo visto en las l leyes de De Morgan sabrque uniendo las entradas de compuertas NAND o com-

puertas NOR se obtiene la misma funcin que los inver-

sores o compuertas NOT, de forma tal que con estas

compuertas tambin es posible armar un oscilador

astable. En la figura 29 tenemos el circuito de un oscila-

dor con compuertas NAND y en la figura 30 un oscilador

con compuertas NOR.

Puede sustirtuir una compuerta con un inversor, tal

como se aprecia en la figura 31.

Captulo 1


Figura 28 Figura 29

Figura 30

Figura 31


7/28/2019 clubse-89

17/84

Como puede comprender, es muy fcil construir un

oscilador con frecuencia ajustable, basta con colocar

una resistencia o un capacitor variable. En la figura 32

podemos apreciar un oscilador con frecuencia ajusta-ble.

Otra opcin, si se quiere alimentar a una pequea

bocina o parlante para poder tener sonidos, cuando la

frecuencia est entre 100Hz y 10kHz es la configuracinmostrada en la figura 33.

Pruebe colocando un capacitor de 10F y resisten-

cias de 10k para obtener frecuencias dentro del rango

audible. Hasta puede reemplazar R por un potencime-

tro de 50k y regular el sonido (es decir, su frecuencia).

DISPARADORES SCHMITT TRIGGER

Algo que no vimos hasta ahora son las compuertas

SCHMITT TRIGGER o disparadores de Schimitt, son iguales

a las compuertas vistas hasta ahora pero tienen la ven-

taja de tener umbrales de conmutacin muy definidosllamados VT+ y VT-, esto hace que puedan reconocer

seales que en las compuertas lgicas comunes seran

una indeterminacin de su estado y llevarlas a estados

lgicos definidos, mucho mas definidos que las com-

puertas comunes que tienen un solo umbral de conmu-

tacin.

En la figura 34 tenemos el esquema de un oscilador

tpico armado con una compuerta Schmitt Trigger.

Supongamos que la salida est a nivel lgico 1, C

comienza a cargarse a travs de R, a medida que la

tensin crece en la entrada de la compuerta esta

alcanza el nivel VT+ y produce la conmutacin de la

compuerta llevando la salida a nivel 0 y el capacitor

comienza su descarga.

Cuando el potencial a la entrada de la compuertadisminuye por debajo del umbral de VT-, se produce

nuevamente la conmutacin de la compuerta,

pasando la salida a nivel 1 y se reinicia el ciclo.

No slo existen inversores Schmitt Trigger, sino tam-

bin compuertas AND, OR, NOR, etc.

OSCILADOR ACRISTAL

Para aplicaciones en las que es preciso tener estabi-

lidad en frecuencia es necesario contar con un oscila-

dor de caractersticas especiales.

Vea el circuito de la figura 35, se trata de un oscila-

dor implementado con dos inversores y un Cristal de

cuarzo, el trimer de 40pF se incluye para un ajuste fino

de la frecuencia de oscilacin, mientras el circuito osci-

lante en si funciona con un solo inversor, se incluye otro

para actuar como etapa separadora.

Los osciladores vistos hasta el momento pueden ser

controlados fcilmente y ahora veremos cmo hacerlo.



Figura 32

Figura 33

Figura 34

Figura 35


7/28/2019 clubse-89

18/84

OSCILADORES CONTROLADOS

Se trata simplemente de controlar el momento en

que estos circuitos deben oscilar.Tenemos dos opciones, que sean controlados por un

nivel alto o por un nivel bajo.

Si tenemos en cuenta que los osciladores vistos

hasta el momento solo pueden oscilar cambiando el

estado de sus entradas en forma alternada, lo que hare-

mos ser forzar ese estado a un rgimen permanente,

como dije anteriormente ya sea a 1 o a 0.

En la figura 36 tenemos nuestro primer ejemplo, utili-

zando un diodo en la entrada del primer inversor.

El principio de funcionamiento no es muy compli-

cado, si el terminal de control est a nivel 0 el circuito

oscilar, si est a nivel 1 dejar de hacerlo.

Lo mismo ocurre con las otras compuertas, en la

figura 37 podemos ver un oscilador controlado con una

compuerta NOR, una de sus entradas forma parte del

oscilador y la otra funciona como terminal de control.

Si lo queremos hacer un oscilador con compuertas

NAND, la configuracin es igual que la anterior, solo queesta vez un "1" en la entrada de Control habilita al osci-

lador y un "0" lo inhabilita, figura 38.

MODULACIN PORANCHO DE PULSO

Cuando un principiante quiere controlar la veloci-

dad de un motor de corriente continua, en general,vara la tensin aplicada a su arrollamiento lo que

puede dificultar el arranque si el motor tiene asociado

algn elemento que deba arrastrar. Para evitar este pro-

blema, lo que se hace es aplicar pulsos de tensin, o

sea, debemos generar una seal con ciclo de actividad

variable, o sea, tratar de que los pulsos de salida no

sean simtricos, por ejemplo que el nivel alto en la

salida dure ms que el nivel bajo, o quizs al revs y que

podamos variar dicha situacin a voluntad.

Analicemos el circuito de la figura 39.

De entrada ya sabemos que es un circuito astable,

solo que esta vez el capacitor se descarga ms rpida-

mente utilizando el diodo como puente y evitando as

pasar por R1.

El efecto obtenido es que T1 es de mayor duracin

que T2. Podemos ajustar T1 si reemplazamos R1 por un

potencimetro. Los periodos de tiempo para T1 y T2

estn dados en la grfica de la misma figura.

Un detalle ms, si invertimos la polaridad del diodo

obtendremos la situacin inversa, es decir T2 > T1.

MODULACIN PORANCHO DE PULSO CONMUTADO

Describiremos los mismos circuitos vistos anterior-

mente pero adaptados para esta tarea.

Aqu la cantidad de pulsos de salida depende de la

duracin del pulso de entrada. Vea el circuito de la

figura 40.

Aquel terminal que usbamos antes como terminal

de control, ahora est como entrada de seal y la

salida del circuito entregar una cierta cantidad de pul-

Captulo 1


Figura 36

Figura 37

Figura 38

Figura 39


7/28/2019 clubse-89

19/84

sos mientras dure el pulso de entrada. Si observamos la

forma de onda en la entrada y la comparamos con la

salida nos daremos cuenta de su funcionamiento.

DEMODULACIN DE SEALES

Esta configuracin es todo lo opuesto a lo anterior,

es decir, tomamos una seal modulada y la remodu-lamos. Usaremos la configuracin mostrada en la

figura 41.

Esta vez el tren de pulsos ingresa por el Inversor a, en

el primer pulso positivo, la salida de a se pone a 0 y se

carga el capacitor C a travs del diodo D. Cuando la

entrada de a se invierte el diodo queda bloqueado y C

se descarga a travs de R. Ahora bien, durante toda la

transmisin de pulsos la salida de b permanece a nivel

1 ya que el tiempo de descarga del capacitor es

mucho mayor que el tiempo de duracin de cadapulso que ingresa por la entrada del inversor a.

DOBLADOR DE FRECUENCIA

Otra aplicacin que se le puede dar a las compuer-

tas lgicas es duplicar la frecuencia de una seal, para

ello podemos usar el circuito de la figura 42.

Observe las formas de onda obtenidas.

Analicemos su funcionamiento; el flanco de des-

censo de la seal de entrada es diferenciado por R1 y

C1, y es aplicado a la entrada "a" de la compuerta

NAND, esto produce un pulso a la salida de esta com-

puerta segn su tabla de verdad; "basta que una de las

entradas este a nivel lgico bajo para que la salida

vaya a nivel lgico alto".El flanco de subida del pulso de entrada, luego de

ser invertido, es diferenciado y aplicado a la entrada "b"

de la compuerta NAND, de modo que para un tren de

pulsos de entrada de frecuencia f, hay un tren de pulsos

de salida de frecuencia 2f.

CIRCUITOS MONOESTABLES

Los osciladores monoestables son aquellos que tie-

nen un nico nivel de salida estable. Para aclarar un

poco las ideas... la mayora de los edificios disponen de

un pulsador que enciende momentneamente las

luces de los pasillos, transcurrido un cierto tiempo stas

se apagan. Conclusin; slo disponen de un estado

estable (apagado) y un estado metaestable (encen-

dido), stos estado se consiguen con circuitos oscilado-

res monoestables.

Monoestable Sencillo:

Primero lo bsico, en la figura 43 tenemos un mono-estable sencillo con un inversor.

Consideramos inicialmente la entrada del inversor



Figura 40

Figura 41

Figura 42

Figura 43


7/28/2019 clubse-89

20/84

en nivel bajo, entonces su salida estar a nivel alto,

ahora bien, un 1 lgico de poca duracin en la

entrada, hace que se cargue el capacitor y conmute el

inversor entregando un 0 lgico en su salida la que per-manecer en ese estado hasta que la descarga del

capacitor alcance el umbral de histresis de la com-

puerta y entonces conmutar y regresar a su estado

inicial...

Monoestables con Dos Compuertas NOROtra configuracin para un circuito monoestable se

puede apreciar en la figura 44. Fjese que la compuerta

b la podemos cambiar por un inversor.

Para explicar el funcionamiento supongamos que no

existe seal en la entrada, entonces la compuerta b

tiene su entrada a nivel "1" por intermedio de R1, y su

salida a nivel "0", la cual alimenta una de las entradas

de a.

Al estar ambas entradas de "a" a nivel "0" la salida de

"a" estar a nivel "1". Como el capacitor C tiene sus dos

extremos al mismo nivel no adquiere carga alguna.

Si entregamos un impulso positivo a la entrada de a,

su salida pasa inmediatamente a nivel "0" y C comienza

a cargarse a travs de R, la entrada de b se hace 0 y su

salida 1, como sta realimenta la compuerta a, la deja

enganchada con su salida a nivel 0.

Cuando la carga del capacitor alcanza el umbral

de conmutacin de "b" su salida pasa a 0 y la de apasa a 1, esto hace que el capacitor se descargue a

travs de R1 y la lnea de alimentacin, dejando al cir-

cuito listo para un nuevo disparo.

Monoestables con Dos InversoresLa diferencia aqu, esta en que el gatillado se realiza

durante la excursin negativa del pulso de entrada,

figura 45.

Como puede observar, estos circuitos disponen de

algn mtodo de realimentacin y un capacitor que es

quien retiene momentneamente una determinada

seal lgica en la entrada de alguna de las compuer-

tas implicadas en el circuito mientras se va cargando o

descargando.

CERRADURA CON TECLADO ELECTRNICO

Una aplicacin interesante utilizando solamente

compuertas lgicas es una cerradura electrnica como

la mostrada en la figura 46, que utiliza osciladores

Captulo 1


Figura 44

Figura 45

Figura 46


7/28/2019 clubse-89

21/84

monoestables. La secuencia para activar la salida es el

orden en que estn numerados los pulsadores, eso s,

note que debe pulsar S0 y sin liberarlo activar S1, luego

de eso puedes continuar con la secuencia correspon-diente.

La idea es conectar cada pulsador a una tecla de

un teclado de modo que solo el usuario sepa la

secuencia que debe presionar, caso contrario no se

activar la cerradura y se dar aviso a un sistema de

alarma.

Los botones libres del teclado deberan ir unidos a un

sistema de alarma o hacer que se desactive momen-

tneamente todo el sistema antes de ingresar un nuevo

cdigo, en fin tienes muchas opciones. En la salida

deberamos conectar un rel, un optoacoplador o algopor el estilo para accionar la cerradura electrnica.

En realidad la intencin de esta prctica es darle

una utilidad a los circuitos monoestables. Los compo-

nentes utilizados son los siguientes:

D1 a D4 = 1N4148

R1 a R6 = 1k

R7 a R9 = 2k2

C1 a C3 = 1nF

C4 = 1000F / 16V

IC1 = CD4081

S1 a S5 = Teclas de un teclado

CIRCUITOS BIESTABLES

Los circuitos biestables son muy conocidos y emple-

ados como elementos de memoria, ya que son capa-

ces de almacenar un bit de informacin. En general,

son conocidos como Flip-Flop y poseen dos estados

estables, uno a nivel alto (1 lgico) y otro a nivel bajo(cero lgico).

Aclaracin:Es posible que al presionar el pulsador se produz-

can rebotes elctricos, es como haberlo presionado

varias veces, y de esta manera, los resultados sern

totalmente inesperados, as que al hacer prcticas en

protoboard el uso de cablecitos para probar estos cir-

cuitos no nos servirn de mucho, es conveniente utili-

zar un pulso de reloj para realizar estas pruebas pro-

ducido por un oscilador astable como los vistos ante-

riormente. De ahora en ms lo llamaremos pulso dereloj Clock o CK.

Por lo general un Flip-Flop dispone de dos seales de

salida, una con el mismo valor de la entrada y otra con

la negacin del mismo o sea su complemento. Veamos

entonces cules son los Flip-Flops (FF) bsicos:

FLIP FLOP BSICO RSSe puede construir un FF fcilmente utilizando dos

compuertas NAND o NOR conectadas de tal forma de

realimentar la entrada de una con la salida de la otra,quedando libre una entrada de cada compuerta, las

cuales sern utilizadas para control Set y Reset, tal como

podemos observar en la figura 47.

Las resistencias R1 y R2 utilizadas en ambos casos

son de 10k y las puse solamente para evitar estados

indeterminados, observa el circuito con compuertas

NOR.

Un nivel alto aplicado en Set, hace que la salida

negada (~Q) sea 0 debido a la tabla de verdad de la

compuerta NOR, al realimentar la entrada de la

segunda compuerta y estando la otra a masa, la salida

normal Q ser 1. Ahora bien, esta seal realimenta laprimer compuerta, por lo tanto no importan los rebotes,

y el FF se mantendr en este estado hasta que le des un

pulso positivo a la entrada Reset.

Recuerde que ~ es el smbolo que empleamos para

indicar que una entrada o una salida est negada.

Conclusin:El biestable posee dos entradas Set y Reset que tra-



Figura 47


7/28/2019 clubse-89

22/84

bajan con un mismo nivel de seal, provee dos salidas,

una salida normal Q que refleja la seal de entrada Set

y otra ~Q que es el complemento de la anterior.

Si comparas los dos flip-flop representados en el gr-fico, vers que slo difieren en los niveles de seal que

se utilizan, debido a la tabla de verdad que le corres-

ponde a cada tipo de compuerta.

FLIP FLOP RS - Controlado por un Pulso de RelojEn este caso vamos a utilizar el ejemplo de las com-

puertas NAND, pero le agregaremos dos compuertas

ms, y uniremos la entrada de cada una a una seal de

Reloj, tal como queda expresado en el circuito de la

figura 48.

Segn lo dicho mas arriba, necesitamos un genera-

dor de pulsos (astable) para conectarlo en la entrada

Clo CK, una vez que lo tenemos pasamos a interpretar

el circuito.

Si ponemos un 0 en Set y la entrada CK est a 1 ocu-

rrir todo lo que se describe para el FF RS recin anali-

zado. Veamos que ocurre cuando CK pasa a 0, figura

49:

El FF se mant iene sin cambios en Q y ~Q.El FF se mant iene sin cambios en Q y ~Q.

Fjese que ahora no importa el estado de Set y Reset,

esto se debe a su tabla de verdad (basta que una de

sus entradas sea 0 para que su salida sea 1) por lo tanto

Set y Reset quedan inhabilitadas. Es decir que se leern

los niveles de Set y Reset slo cuando la entrada Clock

CK sea 1.

NOTA 1: El primer circuito que vimos (Flip-Flop simple)es llamado Flip-Flop Asncrono ya que puede cambiar

el estados de sus salidas en cualquier momento, y slo

depende de las entradas Set y Reset.

NOTA 2: El segundo circuito es controlado por unaentrada CK y es llamado Flip-Flop Sncrono o Sincrnico

ya que el cambio de estado de sus salidas esta sincro-

nizado por un pulso de reloj que realiza la lectura de las

entradas en un determinado instante.

Antes de continuar quiero mostrarte algo muy intere-sante, no es la nica forma de obtener un Flip-Flop,

observemos lo siguiente:

FLIP FLOP con un InversorEn la figura 50 tenemos un FF un poco revoluciona-

rio. La ventaja aqu es la cantidad de compuertas utili-

zadas.

Analice el circuito y comprender que se lo puede

emplear de forma idntica al circuito de la figura 47, es

decir, son equivalentes.

Bien, el flip-flop analizado, conocido como flip-flop

RS, suele presentar un estado indeterminado cuandosus dos entradas R y S se encuentran en estado alto as

que veamos como se puede solucionar este inconve-

niente.

FLIP FLOP DEn este circuito no existe la posibilidad de que las

dos entradas estn a nivel alto, ya que posee un inver-

sor entre una y otra, de tal modo que:

Captulo 1


Figura 48

Figura 49

Figura 50


7/28/2019 clubse-89

23/84

R = ~S

Observe el circuito de la figura 51, aqu se supone la

entrada Dato est a nivel 0.

En la figura 52 vemos que ocurre cuando la entrada

Dato, pasa a 1 y CK cambia de estado pasando tam-

bin a 1, segn como se van transmitiendo los datos porlas compuertas resulta Q=1 y ~Q=0.

Para que el flip-flop retorne a su estado inicial, la

entrada Dato D deber pasar a 0 y slo se transferir a

la salida si CK es 1. Nuevamente se repite el caso que

para leer el datos debe ser CK=1.

En forma general se representa el filp-flop D con el

smbolo mostrado en la figura 53.

FLIP FLOP Master-SlaveSe trata de un arreglo de dos FF independientes. El

primero acta como Master y el otro como Slave. Con

la diferencia de que en este caso las entradas Set y

Reset son realimentadas por las salidas Q y ~Q respec-

tivamente, quedando libre nicamente la entrada CK,

figura 54.

Considerando CK=0, ser la salida Q=0 y ~Q=1, al

momento del cambio de nivel de CK (CK=1), slo cam-

biaran las salidas del primer flip-flop (Master) sin afectar

las salidas Q y ~Q.

Ahora bien, cuando CK regrese a su estado inicial

(CK=0) el Slave conmutar las salidas Q y ~Q que-

dando Q=1 y ~Q=0. Al cambiar de estado CK (CK=1)

las salidas no sern afectadas. Esto se puede resumir enuna pequea tabla de verdad, como la mostrada en la

figura 55.

A este tipo de Flip-flop, se le ha dado la posibilidad

de preestablecer el estado de sus salidas, adicionn-

dole dos entradas ms, Preset (Pr) y Clear (Clr), que ven-

dran a ser algo as como Set y Reset respectivamente,

pero claro, hay que advertir que se debe evitar la situa-

cin Pr=Clr=0

Tambin tiene una forma de representacin simb-

lica y se muestra en la figura 56.

FLIP FLOP JKUn flip-flop JK es muy similar al visto anteriormente,



Figura 51

Figura 52

Figura 53

Figura 54

Figura 55

Figura 56


7/28/2019 clubse-89

24/84

pero mucho ms complejo que ste, y existen circuitos

integrados que ya lo traen incorporado as que, por

cuestiones de sencillez, y para no complicarte dema-

siado utilizar su representacin simblica (figura 57).

Lo vamos a analizar de forma sencilla haciendo uso

de la tabla de verdad que corresponde al funciona-miento del flip-flop y que se muestra en la figura 58.

Las dos primeras lneas indican que las entradas Clr

y Pr establecen el estado de las salidas Q y ~Q sin

importar el estado en que se encontraban anterior-

mente, ni el estado de las otras entradas (J, K y CK).

En la tercera y cuarta lnea se han establecido las

entradas Clr y Pr a nivel 1 y las salidas Q y ~Q perma-

necen en cualquiera de los dos estados mencionados

anteriormente, segn el que se haya establecido...!!!,

ahora bien si se mantiene CK=0 las salidas Q y ~Q per-

manecen sin cambio (Sc), lo mismo ocurre si se man-

tiene CK=1, y contina as en los cambios ascenden-

tes de CK, y como podrs notar en la siguiente lnea, si

estableces J=K=0 queda sin importancia la entrada

CK y sin cambio las salidas.

En la sptima y octava lnea se transfieren los datosde las entradas J y K a las salidas Q y ~Q respectiva-

mente, pero esto slo ocurrir en la transicin ascen-

dente de CK.

Finalmente con Clr=Pr=J=K=1 el flip-flop Cambiar

Siempre (Cs) cada vez que se presente una transicin

descendente de CK.

Y hasta aqu..., la idea fue mostrarle las ventajas y des-

ventajas de cada uno de estos circuitos, le recuerdo que

no necesita armar uno de estos embrollos de compuer-

tas, ya que existen integrados que las contienen, como el

CD4027 que es un doble flip-flop JK maestro-esclavo o el

CD4013 que es un doble flip-flop tipo D.

Captulo 1

Figura 57

Figura 58


7/28/2019 clubse-89

25/84

CCAPTULAPTULOO 22

ELECCIN DE LOS CIRCUITOS INTEGRADOS DIGITALES

FAMILIAS LGICASLos diferentes elementos analizados en el captulo 1 (compuertas y osciladores) se ofrecen en

circuitos integrados que poseen uno o ms elementos y estn fabricados con diferentes

materiales, cada uno con caractersticas propias. Los circuitos integrados digitales se dividen

en familias lgicas, cada una constituida por un tipo particular de circuito lgico que se uti-

liza en los chips de esa familia para todas las compuertas, inversores, Flip-Flops y elementos

ms complejos. Los elementos de una familia lgica son compatibles entre s. Es decir que

sus niveles lgicos son los mismos y trabajan con la misma tensin, pudiendo la salida de un

elemento lgico alimentar la entrada de otro. Las caractersticas generales de los circuitos

integrados digitales (tiempo de propagacin, inmunidad al ruido, potencia disipada, etc.)

son preponderantes en el momento de seleccionar un determinado circuito integrado.

Algunas veces hay otros factores importantes a tener en cuenta, como la complejidad y el

tipo de cpsula a emplear, el costo del componente, la posible compatibilidad con otras

familias, el margen de temperatura de trabajo, etc. En este captulo analizaremos cada una

de las familias lgicas para que el estudiante sepa qu circuito integrado es aconsejable uti-

lizar para una aplicacin determinada.


Cap 2 - Flias Lgicas.qxd 7/9/12 6:31 AM Pgina 23

7/28/2019 clubse-89

26/84

INTRODUCCIN

En la comparacin entre las distintas familias lgicas,

existen familias que son aconsejables en algunas apli-caciones y no aconsejables en otras. A veces, la propia

naturaleza de los circuitos electrnicos exige que no

exista una caracterstica para no perjudicar otra. Por

ejemplo, el incremento de la velocidad aumenta nor-

malmente el consumo de potencia. Cada familia tiene

sus caractersticas predominantes y tiende a utilizarse en

aquellas aplicaciones en que esas caractersticas son

las ms importantes.

Hay ramificaciones dentro de una misma familia

cuando es necesario destacar alguna caracterstica.

As, por ejemplo, dentro de la familia TTL de propsitosgeneral se han creado subfamilias tales como TTL de

alta velocidad (H) y TTL de bajo consumo (LS).

Para entender mejor de qu estamos hablando,

definiremos algunos conceptos que sern utilizados ms

adelante. Por ejemplo, el nivel de integracin est dado

por la cantidad de compuertas lgicas que pueden

integrarse en una misma pastilla, en un mismo chip.

FAMILIAS LGICAS

Veamos entonces, cmo se pueden costruir las dife-

rentes familias de circuitos integrados, a las cuales po-

demos agrupar de la siguiente manera, atentos a los

componentes que intervienen en los circuitos elctricos

correspondientes:

- Familia RTL

- Familia DTL

- Familia TTL

- Familia CMOS

Familia RTL (Resistor Transistor Logic)

Fue la primera de las familias, quedando en desuso

en la actualidad. El circuito bsico de la familia RTL es la

compuerta NOR que emplea resistores y transistores en

su circuito elctrico.

El circuito elctrico de esta compuerta (construida

con tcnica RTL) est mostrado en la figura 1.

El tiempo de propagacin de la RTL es algo superior

a los 10ns, con un consumo de potencia del orden de

los 10mW por compuerta.

Si en cualquiera de las entradas se coloca un "1", el

transistor correspondiente se satura y la tensin de salida

es aproximadamente 0 volt, que corresponde a un "0"lgico. Si todas las entradas estn en "0", los transistores

estn cortados; por lo tanto, la tensin de salida es apro-

ximadamente igual a Vcc, que corresponde a un "1" l-

gico. Como ventajas podemos mencionar un bajo con-

sumo y costo reducido. Las principales desventajas son

las siguientes:

* Baja capacidad de fan-out (del orden 4)

* Bajo margen de ruido

* Baja velocidad

Familia DTL (Diode Transistor Logic)

Como los niveles lgicos y la alimentacin de las fa-

milias TTL y DTL son compatibles, ambas familias pue-

den emplearse en el mismo circuito.

El circuito bsico de la familia DTL es la compuerta

NAND y en la figura 2 se representa el circuito elctrico

de esta compuerta de tres entradas.

Bsicamente, al circuito lo podemos considerar co-

mo una compuerta AND seguida de un inversor.

Captulo 2


Figura 1

Figura 2


7/28/2019 clubse-89

27/84

La compuerta AND est realizada con diodos y el in-

versor es un transistor, como vimos antes.

Cuando cualquiera de las entradas est baja, el dio-

do correspondiente conduce a travs de R1. En el pun-to P se establece una tensin del orden de 0,7V, la cual

no es suficiente para superar los 1,4V que se necesitan

para que el D4 y D5 conduzcan y, por lo tanto, al estar

cortados D4 y D5, el transistor estar cortado, con lo

cual la tensin de salida ser igual a Vcc (que corres-

ponde a un "1" lgico).

Si todas las entradas estn altas, los diodos D1, D2 y

D3 estn cortados. Conducen D4 y D5 a travs de R1,

llegando la corriente a la base del transistor, que pasa a

la saturacin, causando un estado lgico "0" a la salida.

En el punto P:

Vp = 0,7 + 0,7 + 0,8 = 2,2V

La cada de potencial en cada diodo D1, D2, D3

ser:

5V - 2,2 = 2,8V

Esta tensin se aplica en el sentido inverso, por lo

cual no conducen.

El tiempo de propagacin de esta familia es del or-

den de 25ns y la disipacin por compuerta es del orden

de 15mW.

Familia TTL (Transistor Transistor Logic)Es la familia ms usada. Todos los fabricantes de

cierta importancia tienen una lnea de productos TTL y

distintas empresas producen circuitos integrados digita-

les. El circuito de la figura 3 corresponde a una NAND TTL

Standard. La tensin de alimentacin es nica, de 5V, y

es compatible con todos los circuitos de otras subfami-lias TTL, como as tambin con la DTL.

Tienen un tiempo de propagacin tpico de 10ns,

fan-out de 10, margen de ruido de 400mV, una poten-

cia de disipacin de 10mW por compuerta y una fre-

cuencia mxima de reloj de 35MHz.

La compuerta bsica TTL es la NAND, que introduce

una serie de innovaciones respecto a la NAND DTL que

vimos antes. Estas principales diferencias son:

- La compuerta AND de entrada est constituida por

el resistor R1 y el transistor multiemisor Q4, que cumple

la misma funcin que los diodos D1, D2 y D3 de la DTL.

El reemplazo de los diodos por el transistor tiene laventaja de aumentar la velocidad de conmutacin; es

decir, disminuir el tiempo de propagacin.

- El diodo base colector de Q4 equivale al diodo D4

de la DTL.

- El diodo base emisor de Q3 equivale al diodo D5

de la DTL.

El principio de funcionamiento es similar al de la fa-

milia DTL, con la ventaja de que el reemplazo de los dio-

dos por transistores permite disminuir el tiempo de pro-

pagacin.

El circuito consta de tres etapas: una asociada al

transistor Q4, encargada de adaptar los niveles de en-

trada; otra de conmutacin, con el transistor Q3, y una

de salida formada por Q2 y Q1. El transistor Q1 es el que

da el estado lgico de salida.

En TTL, los niveles lgicos que se emplean hacen que

el estado lgico "1" corresponda a una tensin entre 2 y

5 volt y el estado lgico "0" corresponda a una tensin

entre 0 y 0,8 volt. La tensin en la base de Q4 no puedesuperar los 2,1V, ya que el circuito visto desde la base

de Q4 consta, hasta llegar a tierra, de las uniones B-C

de Q4, B-E de Q3 y B-E de Q1.

Si una de las entradas est en el nivel lgico bajo

(por ejemplo, en la entrada A) entonces hay una tensin

inferior a 0,8 volt en la unin base-emisor de Q4, con lo

cual el transistor conduce, dando lugar a una corriente

que pasa por R1 y por la unin base-emisor de Q4. Al es-


Familias Lgicas

Figura 3


7/28/2019 clubse-89

28/84

tar Q4 saturado, la tensin colector-emisor es pequea

y, en estas condiciones, la tensin base-emisor de Q3

no es suficiente para que Q3 conduzca. Para que Q3

conduzca se necesita como mnimo una tensin de 1volt (0,5V de la VBE de Q3 y 0,5V de la VBE de Q1, y pa-

ra saturar a Q3 se necesita como mnimo 1,6V; es decir,

0,8V de VBE de Q3 ms 0,8V de VBE de Q1).

Si Q3 est cortado, Q1 tambin estar cortado, y la

tensin de salida corresponde a "1", que en TTL equiva-

le a una tensin VoH >- 2,4 volt. Al estar Q3 y Q1 corta-

dos, el transistor Q2 est saturado, ya que recibe una

corriente de base a travs de R2, D1 y la carga conec-

tada a la salida.

En resumen: cuando una entrada est baja, Q4conduce, Q3 y Q1 estn cortados y Q2 est saturado.

En estas condiciones la tensin de salida ser:

Vs = Vcc - (VR2 + VBE(Q2) + VD1)

VR2 es menor que 0,5V, lo que hace que Vs > 2.6V,

que corresponde a un "1" lgico.

Si todas las entradas estn en un nivel lgico alto,

aplicando un anlisis similar, se deduce que Q2 est

cortado, Q1 saturado y la tensin de salida ser un "0"

lgico.

TTL con salida a colector abierto

El circuito que analizamos, representado en la figura

3, tiene una salida que se denomina TOTEM-POLE donde

la carga del transistor Q1 (de salida) no es un resistor, si-

no el transitor Q2, dando lugar a una baja impedancia

de salida que permite mayor velocidad de conmuta-

cin. Otra variante de esta compuerta es la TTL con sa-

lida a colector abierto, cuyo esquemtico se muestra

en la figura 4.

La diferencia en la compuerta NAND TTL, con salida

TOTEM-POLE, es que la carga de Q1 no es el transitor Q2,

sino un resistor Rc que se coloca exteriormente. De esta

manera, al dejar el colector abierto, se tiene la posibili-dad de utilizar exteriormente otra carga que sea acep-

tada por el transistor. Un esquema a colector abierto

permite, por ejemplo, conectar un circuito indicador de

salida con el objeto de que el usuario sepa en qu es-

tado se encuentra el circuito.

Otra posibilidad de la tecnologa TTL con colector

abierto es realizar el montaje llamado "Y por conexin" o

"AND cableada", permitiendo la conexin directa de las

salidas de dos o ms compuertas, tal como queda es-

pecificado en la figura 5.

En la figura 6 se puede apreciar un smbolo tradicio-nal para familias que tienen salidas con colector abierto

aunque el smbolo lgico recomendado por el IEEE pa-

ra esta conexin se grafica en la figura 7.

El fabricante del circuito integrado especifica en lahoja de datos si la compuerta tiene salida TOTEM-POLE

o colector abierto.

En la tecnologa TTL de colector abierto, para hacer

la conexin directa de dos o ms compuertas se deben

conectar los colectores de los dos transistores de salida

con un nico resistor a la fuente de alimentacin Vcc. El

esquema del conexionado AND cableado se represen-

ta en la figura 8.

Captulo 2


Figura 4

Figura 5

Figura 6 Figura 7


7/28/2019 clubse-89

29/84

Si cualquiera de los dos transitores de salida va al es-

tado de saturacin, es decir, la tensin de salida es la

VCE SAT, la salida Z ser un "0" lgico. Tenemos entonces

que un "0" en Z1 o en Z2 pone un "0" en Z. Para que la

salida sea alta, es necesario que los transitores Q1 desalida de ambas compuertas estn cortados.

En la realizacin de funciones lgicas con compuer-

tas, la utilizacin de la conexin AND cableada permite,

en algunos casos, simplificar el circuito lgico.

La tecnologa TTL con salida TOTEM-POLE no permite

realizar el montaje "Y por conexin" o "AND cableada",

ya que si la salida de una compuerta es "0" (es decir Q1

saturado y Q2 cortado) y de la otra compuerta es "1" (es

decir Q1 cortado y Q2 saturado), al unir directamente

los colectores de Q1, la salida de una de las compuer-

tas queda conectada a tierra a travs del transistor sa-

turado de la otra, creando un camino de baja resisten-

cia entre Q1 y Q2, lo cual supera la corriente mxima

admisible y el transitor se destruye.

TTL de tres estados (Thre State)

Cuando se desea conectar varias compuertas a

una lnea comn (lnea mnibus), es necesario que slo

un circuito quede "conectado" mientras los restantes se

deben comportar como si no estuvieran. Esta conexin

no se puede realizar con circuitos de la familia TTL consalida TOTEM-POLE, ya que siempre uno de los transitores

de salida est conduciendo. Este inconveniente se solu-

ciona agregando una entrada de inhibicin I, que hace

que ambos transitores de salida pasen al estado de cor-

te, con lo cual el circuito de salida se aisla de la carga;

es decir, el circuito presenta una alta impedancia.

En la figura 9 se representa una compuerta NAND de

tres estados que son:

- Estado lgico "0"

- Estado lgico "1"

- Estado de alta impedancia

Si I est alta, permite desconectar la salida de la car-

ga; por lo dems, el circuito contina operando en dos

estados lgicos.

Si se aplica un "1" a la entrada de inhibicin del cir-

cuito de la figura 9, conduce Q7 y se satura Q6, que-

dando su colector y tambin uno de los emisores de Q1

sin tensin, con lo que se bloquea Q2 y Q5 va al corte.

Por otro lado, a travs del diodo, independientemen-

te de los niveles que existan en A y B, Q3 y Q4 quedan

bloqueados, con lo cual la impedancia de salida es

elevada, consiguindose as un tercer estado diferente

del alto y del bajo, que se denomina de alta impedan-

cia y que permite que las salidas de estas compuertas

puedan unirse entre s. La tabla de verdad de esta com-

puerta es la siguiente:

I B A Z0 0 0 1

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 ALTA IMPEDANCIA





Familias Lgicas

Figura 8

Figura 9


7/28/2019 clubse-89

30/84

En la figura 10 se representa el smbolo lgico pro-

puesto por el IEEE para una compuerta NAND de tres es-

tados.

Cuando hay varias compuertas de este tipo con sus

salidas conectadas, slo existir una con su entrada de

inhibicin baja, con lo que dicha compuerta se com-

porta normalmente. Para que tenga una idea ms cla-

ra, en la figura 11 se ven conectadas tres compuertas

NAND de tres estados, tal que si, en la compuerta (1), laentrada de inhibicin est en "0" y el resto de las com-

puertas tiene I en "1", la compuerta (1) estar habilitada

y sus entradas controlarn el estado lgico de la salida

comn.

La entrada de inhibicin es la que controla qu

compuerta acta sobre la salida comn. Siempre se

debe habilitar una sola compuerta por vez. Dicho de

otra manera: funciona como un multiplexor, tal comoveremos ms adelante.

Compuerta AND TTL

Adems de la compuerta NAND bsica, la familia

TTL tiene otros elementos lgicos tales como compuer-

tas AND, OR, NOR y EXCLUSIVE-OR.

En la figura 12 se tiene una compuerta AND de dos

entradas cuyo circuito es similar al de la compuerta

NAND, a excepcin del transistor Q6, que se aade en-

tre Q3 y la salida Q2/Q1 con el propsito de invertir la se-

al que sale del colector de Q3.

El transistor Q5 que se agrega acta como una ba-

ja impedancia de base para Q6. Si cualquiera de las

entradas est en estado bajo, el diodo base emisor de

Q4 correspondiente se encuentra en conduccin. Esto

provoca el bloqueo del diodo base-colector de Q4 y

con ello el bloqueo de Q3 y Q5. En estas condiciones,

Q6 se encuentra conduciendo, lo que provoca la satu-

racin de Q1 y el corte de Q2, con lo cual la salida es

un "0" lgico. Esto significa que un "0" a la entrada pone

un "0" a la salida.

Si las entradas estn todas altas, el diodo base-co-

lector de Q4 provoca la conduccin de Q3 y Q5. Q6 se

corta, ya que su base se encuentra prcticamente a ni-

vel masa a travs de Q5 que est saturado.

El bloqueo de Q6 significa el bloqueo de Q1 y la

conduccin de Q2. A la salida tenemos un estado lgi-

co "1". Por todo lo dicho, el inversor Q6 ha convertido

una compuerta NAND en una compuerta AND.La familia TTL analizada corresponde a la serie de cir-

cuitos integrados digitales que se identifican comercial-

mente con el prefijo 54 74.

A partir de esta familia TTL estndar se han introduci-

do algunas modificaciones que han dado origen a

otras series de circuitos integrados digitales TTL, tales co-

mo la serie de baja potencia, la de alta velocidad, la

Schottky, la de alta velocidad y baja potencia, la de al-

Captulo 2


Figura 10

Figura 11

Figura 12


7/28/2019 clubse-89

31/84

ta inmunidad al ruido, etc. Analicemos cada subfamilia

de las nombradas:

TTL de baja potencia(Low power TTL, serie 54L/74L)

El circuito TTL de baja potencia es igual al visto para

la TTL normal, slo que se han incrementado los valores

de los resistores dando como resultado una menor co-

rriente y, por lo tanto, un consumo ms pequeo (del or-

den de 1mW). Como consecuencia del aumento de

estos valores, disminuye el consumo, pero aumenta el

tiempo de propagacin tpico a 33ns, con una frecuen-

cia mxima de 3MHz de funcionamiento.

Se emplean en casos que requieren bajo consumo

y mnima disipacin, sin que se necesite alta velocidadde reaccin.

TTL de alta velocidad

Es la serie "High speed TTL" o serie 54H/74H. Utiliza va-

lores de resistores inferiores a los utilizados en la TTL estn-

dar, lo que permite disminuir el tiempo de propagacin

a costa de aumentar el consumo.

Los parmetros tpicos de esta subfamilia TTL son un

tiempo de propagacin de 6ns, un consumo de 22mW

por compuerta y una frecuencia mxima de 50MHz.

TTL Schottky

Esta serie, denominada STTL y conocida comercial-

mente bajo el prefijo 54S o 74S, es la ms rpida de las

subfamilias TTL. El circuito es similar a la TTL de alta velo-

cidad, con el reemplazo de los diodos y transistores por

diodos y transistores Schottky, que se caracterizan por su

rapidez, ya que no almacenan cargas. La ausencia de

carga almacenada reduce el tiempo de conmutacin,

aumentando la velocidad del circuito. Tienen un tiempo

de propagacin tpico de 3ns, un consumo de 20mW yuna frecuencia mxima de 125MHz. El smbolo, tanto

del diodo como del transistor Schottcky, se representa

en la figura 13.

TTL Schottky de baja potencia

La serie "Low power Schottky o "54LS/74LS" es la ms

reciente de la familia TTL; con ella se consigue una solu-

cin de compromiso entre la velocidad de conmuta-cin y el consumo. El circuito es similar al correspondien-

te a la familia TTL Schottky, con la diferencia que se ha

aumentado el valor de los resistores para disminuir el

consumo y se suprime el transistor multiemisor por un cir-

cuito del tipo DTL.

Tiene una propagacin tpica de 9,5ns y un consu-

mo por compuerta de 2mW, con una frecuencia mxi-

ma para Flip-Flop de 45MHz.

Familia HTL

En la figura 14 se grafica el circuito correspondientea una compuerta NAND del tipo HTL.

La caracterstica principal de esta familia es su alta

inmunidad al ruido, por lo que se la emplea en ambien-

tes industriales y en el manejo de dispositivos electrome-

cnicos.

El circuito es similar al de la familia DTL, pero los va-

lores de R1, R2 y R4 son ms elevados y la Vcc es de

15V.

Los diodos D4 y D5 de la DTL se reemplazan por el

diodo Zener y el transistor Q1.La inmunidad al ruido es del orden de 5V; el tiempo

de propagacin es el ms alto de todas las familias y es

del orden de 150ns.

Familia ECL

(Lgica acoplada por emisor)

La lgica acoplada por emisor es la familia de alta

velocidad por excelencia.


Familias Lgicas

Figura 13

Figura 14


7/28/2019 clubse-89

32/84

En este tipo de lgica, los transistores no se saturan,

con lo que se evita el problema de almacenamiento

de portadores minoritarios en la regin de base y, en

consecuencia, se disminuye el tiempo de propagacin.La ECL se subdivide en diferentes subgrupos en fun-

cin del tiempo tpico de propagacin:

1) tp = 8ns; fmx = 30MHz; Pd = 30mW

2) tp = 4ns; fmx = 75MHz; Pd = 22mW

3) tp = 2ns; fmx = 125MHz; Pd = 25mW

4) tp = 1ns; fmx = 400MHz; Pd = 60mW

La subfamilia ms aceptada es la de tp = 2ns, ya

que compatibiliza la velocidad y el consumo.

Dada la rapidez de la familia ECL, se utiliza en gran-des computadoras y en sistemas de comunicaciones.

La figura 15 muestra una compuerta de la familia

ECL de 2ns con salida OR y NOR simultneamente.

Note el amplificador diferencial de entrada formado

por Q1, Q2, Q3 y Q4, que conducen la corriente depen-

diendo de las entradas A y B; adems controlan la satu-

racin de Q5 y de Q6 para producir una salida OR yNOR. La tensin de alimentacin es de -5,2V.

Los niveles lgicos, en lgica positiva, son de -0.7V

para el "1" y -1,6V para el "0", es decir que la diferencia

de niveles es del orden de los 900mV. Cada compuer-

ta dispone de la salida y su complemento.

Familia CMOS

La familia lgica CMOS (transistores de metal xido

semiconductor complementarios) est caracterizada

por su bajo consumo. Es la ms reciente de todas las

grandes familias y posee la ventaja fundamental de

operar con un amplio rango de tensiones de alimenta-cin, como veremos ms adelante.

El elemento bsico de la familia CMOS es el inversor

del esquema presentado en la figura 16.

Est constituido por dos transistores de efecto de

campo (FET), uno de canal P y otro de canal N. Durante

el funcionamiento, uno u otro est activado, producin-

dose a la salida un "0" o un "1" lgico. Los drenajes y las

compuertas (gates) de ambos transistores estn unidos

entre s.

La unin de las compuertas constituye la entrada del

inversor y la unin de ambos drenajes constituye la sali-

da del inversor. Una de las fuentes se conecta a la ten-

sin de alimentacin y, la otra, a masa.

Se trabaja con lgica positiva. Si la entrada es un "1"

(VG = +VDD), el transistor Qn conduce y el Qp est al

corte, por lo que la salida es un "0" lgico. Cuando la

entrada es un "0" (VG = 0V), el Qp conduce y el Qn es-

t al corte, por lo que la salida est prcticamente a

+VDD (en realidad un poco menos que VDD por la ca-

da en el canal conductor), lo que corresponde a un "1"

lgico. Vemos, entonces, que prcticamente no condu-

cen ambos transistores a la vez, con lo cual se reduce

el consumo. Por poseer transistores CMOS, esta familia

se diferencia de la TTL en lo siguiente:

a) Bajo consumo. Una compuerta CMOS consume

0,01mW en condiciones estticas (cuando no cambia

de estado).

En la forma de operar del inversor anterior, uno de

los dos MOS se encuentra siempre al corte y terica-

mente no hay circulacin de corriente (sin embargo,

existe una dbil corriente de fuga en el MOS que est

Captulo 2


Figura 15

Figura 16


7/28/2019 clubse-89

33/84


Familias Lgicas

PARAMETRO

TTL

TTL

ALTA

TTL

TTLBAJO

TTLL

P

CMOS

ECL

ECL

ECL

HTL

DTL

RTL

ESTANDAR

VELO

CIDAD

SCHOTTKY

CONSUMO

SCHOTT

KY

4ns

2ns

1ns

Circuito

NAND

NA

ND

NAND

NAND

NAND

NORo

OR/NOR

OR/NOR

OR/NOR

NAND

NAND

NOR

bsico

NAND

FAN-O

UT

10

10

10

10

10

50oms

25

25

10

10

8

5

Tensinde

3a

alimentacin

5V

5V

5V

5V

5V

18V

5,2V

-5,2

V

-5,2

V

15V

5V

3V

0,0

1mW

Disipacin

estimado

por

10mW

22

mW

19mW

1mW

2mW

1mW

22mW

25mW

60mW

55mW

15mW

10mW

compuerta

a1MHz

Margende

Muy

ruido

Bueno

Bu

eno

Bueno

Bueno

Bueno

Bueno

Bueno

Bueno

Bueno

Excelente

Bueno

Bajo

Frec.tpica

12a30

p/Flip-F

lop

35MHz

50MHz

125MHz

3MHz

45MH

z

5MHz

75MHz

125MHz

400MHz

4MHz

MHz

8MHz

Tiempode

25nsa

propagacin

50ns

por

10ns

6

ns

3ns

33ns

9,5ns

o

4ns

2ns

1ns

150ns

25ns

12ns

compuerta

ms

Tabla1


7/28/2019 clubse-89

34/84

al corte, debido a los portadores minoritarios del ca-

nal).

En condiciones dinmicas, es decir, al efectuarse la

conmutacin, un MOS pasa del estado de corte al deconduccin y el otro MOS de conduccin al corte. Exis-

te un instante en el que los dos MOS estn conducien-

do y originan un pico de corriente.

La potencia dinmica disipada crece linealmente

con la frecuencia y con el cuadrado de la tensin de la

tensin de alimentacin VDD. Para VDD = 10V y f =

50kHz, la potencia disipada es el orden de 0,1mW por

compuerta.

b) Los circuitos CMOS tienen elevada inmunidad

al ruido. Normalmente este valor ronda entre el 30 y el

45% de VDD. Este margen de ruido slo es comparablecon la familia HTL.

c) Utilizacin exclusiva de transistor MOS en la

realizacin de las compuertas. Esto permite lograr una

gran densidad de componentes en un circuito integra-

do y, por lo tanto, la realizacin

Documents

clubse-89