Computer System 2

Bài giảng Hệ thống máy tính

Nguyễn Kim Khánh - ĐHBKHN 1

8 September 2009 1

NKK-HUT

Hệ thống máy tính

Chương 2KIẾN TRÚC BỘ NHỚ

Nguyễn Kim KhánhTrường Đại học Bách khoa Hà Nội

8 September 2009 2

NKK-HUT

Nội dung học phần

Chương 1. Giới thiệu chung Chương 2. Kiến trúc bộ nhớChương 3. Kiến trúc vào-ra Chương 4. Kiến trúc bộ xử lý Chương 5. Kiến trúc máy tính tiên tiến

8 September 2009 3

NKK-HUT

2.1. Tổng quan về hệ thống nhớ2.2. Bộ nhớ bán dẫn2.3. Bộ nhớ chính2.4. Bộ nhớ cache2.5. Bộ nhớ ảo2.6. Hệ thống lưu trữ RAID

Nội dung

8 September 2009 4

NKK-HUT

2.1. Tổng quan về hệ thống nhớ

Vị tríBên trong CPU:

tập thanh ghi Bộ nhớ trong:

bộ nhớ chínhbộ nhớ cache

Bộ nhớ ngoài: các thiết bị nhớDung lượngĐộ dài từ nhớ (tính bằng bit)Số lượng từ nhớ

1. Các đặc trưng của hệ thống nhớ



8 September 2009 5

NKK-HUT

Các đặc trưng của hệ thống nhớ (tiếp)

Đơn vị truyềnTừ nhớKhối nhớ

Phương pháp truy nhậpTruy nhập tuần tự (băng từ)Truy nhập trực tiếp (các loại đĩa)Truy nhập ngẫu nhiên (bộ nhớ bán dẫn)Truy nhập liên kết (cache)

8 September 2009 6

NKK-HUT


Hiệu năng (performance)Thời gian truy nhậpChu kỳ nhớTốc độ truyền

Kiểu vật lýBộ nhớ bán dẫnBộ nhớ từBộ nhớ quang

8 September 2009 7

NKK-HUT


Các đặc tính vật lýKhả biến / Không khả biến (volatile / nonvolatile)Xoá được / không xoá được

Tổ chức

8 September 2009 8

NKK-HUT

2. Phân cấp hệ thống nhớ



8 September 2009 9

NKK-HUT

Ví dụ hệ thống nhớ thông dụng

Từ trái sang phải:dung lượng tăng dầntốc độ giảm dầngiá thành/1bit giảm dần

8 September 2009 10

NKK-HUT

Nguyên lý cục bộ hoá tham chiếu bộ nhớ

Trong một khoảng thời gian đủ nhỏ CPU thường chỉ tham chiếu các thông tin trong một khối nhớ cục bộVí dụ:

Cấu trúc chương trình tuần tựVòng lặp có thân nhỏCấu trúc dữ liệu mảng

8 September 2009 11

NKK-HUT

2.2. Bộ nhớ bán dẫn

Khả biếnBằng điệnbằng điện,mức từng byte

Bộ nhớ đọc-ghiRandom Access

Memory (RAM)

bằng điện,từng khối

Flash memory

bằng điện,mức từng byte

Electrically ErasablePROM (EEPROM)

bằng tia cực tím, cả chipBộ nhớ

hầu nhưchỉ đọc

Erasable PROM(EPROM)

Bằng điện

Programmable ROM (PROM)

Không khả biến

Mặt nạKhông xoá

đượcBộ nhớchỉ đọc

Read Only Memory(ROM)

Tính khả biến

Cơ chế ghiKhả năng xoáTiêuchuẩn

Kiểu bộ nhớ

1. Phân loại

8 September 2009 12

NKK-HUT

ROM (Read Only Memory)

Bộ nhớ không khả biến Lưu trữ các thông tin sau:

Thư viện các chương trình conCác chương trình điều khiển hệ thống (BIOS)Các bảng chức năngVi chương trình



8 September 2009 13

NKK-HUT

Các kiểu ROM

ROM mặt nạ: thông tin được ghi khi sản xuất rất đắt

PROM (Programmable ROM)Cần thiết bị chuyên dụng để ghi bằng chương trình chỉ ghi được một lần

EPROM (Erasable PROM)Cần thiết bị chuyên dụng để ghi bằng chương trình ghi được nhiều lầnTrước khi ghi lại, xóa bằng tia cực tím

8 September 2009 14

NKK-HUT

Các kiểu ROM (tiếp)

EEPROM (Electrically Erasable PROM)Có thể ghi theo từng byteXóa bằng điện

Flash memory (Bộ nhớ cực nhanh)Ghi theo khốiXóa bằng điện

8 September 2009 15

NKK-HUT

RAM (Random Access Memory)

Bộ nhớ đọc-ghi (Read/Write Memory)Khả biếnLưu trữ thông tin tạm thờiCó hai loại: SRAM và DRAM

(Static and Dynamic)

8 September 2009 16

NKK-HUT

SRAM (Static) – RAM tĩnh

Các bit được lưu trữ bằng các Flip-Flop thông tin ổn định

Cấu trúc phức tạp Dung lượng chip nhỏTốc độ nhanhĐắt tiền Dùng làm bộ nhớ cache



8 September 2009 17

NKK-HUT

DRAM (Dynamic) – RAM động

Các bit được lưu trữ trên tụ điện cần phải có mạch làm tươi

Cấu trúc đơn giản Dung lượng lớnTốc độ chậm hơn Rẻ tiền hơnDùng làm bộ nhớ chính

8 September 2009 18

NKK-HUT

Một số DRAM tiên tiến

Enhanced DRAMCache DRAMSynchronous DRAM (SDRAM): làm việc được đồng bộ bởi xung clockDDR-SDRAM (Double Data Rate SDRAM)

8 September 2009 19

NKK-HUT

2. Tổ chức của chip nhớSơ đồ cơ bản của chip nhớ

8 September 2009 20

NKK-HUT

Các tín hiệu của chip nhớ

Các đường địa chỉ: An-1 ÷ A0 có 2n từ nhớCác đường dữ liệu: Dm-1 ÷ D0 độ dài từnhớ = m bitDung lượng chip nhớ = 2n x m bitCác đường điều khiển:

Tín hiệu chọn chip CS (Chip Select)Tín hiệu điều khiển đọc OE (Output Enable) Tín hiệu điều khiển ghi WE (Write Enable)

(Các tín hiệu điều khiển thường tích cực với mức 0)



8 September 2009 21

NKK-HUT

Tổ chức của DRAM

Dùng n đường địa chỉ dồn kênh cho phép truyền 2n bit địa chỉTín hiệu chọn địa chỉ hàng RAS (Row Address Select)Tín hiệu chọn địa chỉ cột CAS (Column Address Select)Dung lượng của DRAM= 22n x m bit

8 September 2009 22

NKK-HUT

Chip nhớ

8 September 2009 23

NKK-HUT

3. Thiết kế mô-đun nhớ bán dẫn

Dung lượng chip nhớ 2n x m bitCần thiết kế để tăng dung lượng:

Thiết kế tăng độ dài từ nhớThiết kế tăng số lượng từ nhớThiết kế kết hợp

8 September 2009 24

NKK-HUT

Tăng độ dài từ nhớ

VD1: Cho chip nhớ SRAM 4K x 4 bitThiết kế mô-đun nhớ 4K x 8 bit

Giải:Dung lượng chip nhớ = 212 x 4 bitchip nhớ có:

12 chân địa chỉ4 chân dữ liệu

mô-đun nhớ cần có:12 chân địa chỉ8 chân dữ liệu



8 September 2009 25

NKK-HUT

Ví dụ tăng độ dài từ nhớ

8 September 2009 26

NKK-HUT

Bài toán tăng độ dài từ nhớ tổng quát

Cho chip nhớ 2n x mbitThiết kế mô-đun nhớ 2n x (k.m) bitDùng k chip nhớ

8 September 2009 27

NKK-HUT

Tăng số lượng từ nhớ

VD2:Cho chip nhớ SRAM 4K x 8 bitThiết kế mô-đun nhớ 8K x 8 bit

Giải:Dung lượng chip nhớ = 212 x 8 bitchip nhớ có:

12 chân địa chỉ8 chân dữ liệu

Dung lượng mô-đun nhớ = 213 x 8 bit13 chân địa chỉ8 chân dữ liệu

8 September 2009 28

NKK-HUT

Tăng số lượng từ nhớ

11x101101000

Y1Y0AG



8 September 2009 29

NKK-HUT

Bài tập

1. Tăng số lượng từ gấp 4 lần:Cho chip nhớ SRAM 4K x 8 bitThiết kế mô-đun nhớ 16K x 8 bit

2. Tăng số lượng từ gấp 8 lần:Cho chip nhớ SRAM 4K x 8 bitThiết kế mô-đun nhớ 32K x 8 bit

3. Thiết kế kết hợp:Cho chip nhớ SRAM 4K x 4 bitThiết kế mô-đun nhớ 8K x 8 bit

8 September 2009 30

NKK-HUT

Bộ giải mã 2 4

1110000

1101100

1

1

1

Y0

1

1

1

Y1

x

1

1

B

11x1

0110

1000

Y3Y2AG

8 September 2009 31

NKK-HUT

2.3. Bộ nhớ chính

1. Các đặc trưng cơ bảnChứa các chương trình đang thực hiện và các dữ liệu đang được sử dụngTồn tại trên mọi hệ thống máy tính Bao gồm các ngăn nhớ được đánh địa chỉ trực tiếp bởi CPUDung lượng của bộ nhớ chính nhỏ hơn không gian địa chỉ bộ nhớ mà CPU quản lý.Việc quản lý logic bộ nhớ chính tuỳ thuộc vào hệ điều hành

8 September 2009 32

NKK-HUT

2. Tổ chức bộ nhớ đan xen (interleaved memory)

Độ rộng của bus dữ liệu để trao đổi với bộ nhớ: m = 8, 16, 32, 64,128 ... bit Các ngăn nhớ được tổ chức theo bytetổ chức bộ nhớ vật lý khác nhau



8 September 2009 33

NKK-HUT

m=8bit một băng nhớ tuyến tính

8 September 2009 34

NKK-HUT

m = 16bit hai băng nhớ đan xen

8 September 2009 35

NKK-HUT

m = 32bit bốn băng nhớ đan xen

8 September 2009 36

NKK-HUT

m = 64bit tám băng nhớ đan xen



8 September 2009 37

NKK-HUT

2.4. Bộ nhớ đệm nhanh (cache memory)

1. Nguyên tắc chung của cacheCache có tốc độ nhanh hơn bộ nhớ chínhCache được đặt giữa CPU và bộ nhớ chính nhằm tăng tốc độ CPU truy cập bộ nhớCache có thể được đặt trên chip CPU

8 September 2009 38

NKK-HUT

Ví dụ về thao tác của cache

CPU yêu cầu nội dung của ngăn nhớCPU kiểm tra trên cache với dữ liệu nàyNếu có, CPU nhận dữ liệu từ cache(nhanh)Nếu không có, đọc Block nhớ chứa dữliệu từ bộ nhớ chính vào cacheTiếp đó chuyển dữ liệu từ cache vào CPU

8 September 2009 39

NKK-HUT

Cấu trúc chung của cache / bộ nhớ chính

8 September 2009 40

NKK-HUT

Cấu trúc chung của cache / bộ nhớ chính (tiếp)

Bộ nhớ chính có 2N byte nhớBộ nhớ chính và cache được chia thành các khối có kích thước bằng nhau

Bộ nhớ chính: B0, B1, B2, ... , Bp-1 (p Blocks)Bộ nhớ cache: L0, L1, L2, ... , Lm-1 (m Lines)Kích thước của Block = 8,16,32,64,128 byte



8 September 2009 41

NKK-HUT

Cấu trúc chung của cache / bộ nhớ chính (tiếp)

Một số Block của bộ nhớ chính được nạp vào các Line của cache. Nội dung Tag (thẻ nhớ) cho biết Block nào của bộ nhớ chính hiện đang được chứa ở Line đó. Khi CPU truy nhập (đọc/ghi) một từ nhớ, có hai khả năng xảy ra:

Từ nhớ đó có trong cache (cache hit)Từ nhớ đó không có trong cache (cache miss).

8 September 2009 42

NKK-HUT

2. Các phương pháp ánh xạ

(Chính là các phương pháp tổ chức bộnhớ cache)Ánh xạ trực tiếp

(Direct mapping)Ánh xạ liên kết toàn phần

(Fully associative mapping)Ánh xạ liên kết tập hợp

(Set associative mapping)

8 September 2009 43

NKK-HUT

Ánh xạ trực tiếpMỗi Block của bộ nhớ chính chỉ có thể được nạp vào một Line của cache:

B0 L0

B1 L1

....Bm-1 Lm-1

Bm L0

Bm+1 L1

....Tổng quát

Bj chỉ có thể nạp vào L j mod m

m là số Line của cache. 8 September 2009 44

NKK-HUT

Minh hoạ ánh xạ trực tiếp



8 September 2009 45

NKK-HUT

Đặc điểm của ánh xạ trực tiếp

Mỗi một địa chỉ N bit của bộ nhớ chính gồm ba trường:

Trường Word gồm W bit xác định một từ nhớtrong Block hay Line:

2W = kích thước của Block hay LineTrường Line gồm L bit xác định một trong số các Line trong cache:

2L = số Line trong cache = mTrường Tag gồm T bit:

T = N - (W+L)Bộ so sánh đơn giảnXác suất cache hit thấp

8 September 2009 46

NKK-HUT

Ánh xạ liên kết toàn phần

Mỗi Block có thể nạp vào bất kỳ Linenào của cache. Địa chỉ của bộ nhớ chính bao gồm hai trường:

Trường Word giống như trường hợp ở trên.Trường Tag dùng để xác định Block của bộ nhớ chính.

Tag xác định Block đang nằm ở Line đó

8 September 2009 47

NKK-HUT

Minh hoạ ánh xạ liên kết toàn phần

8 September 2009 48

NKK-HUT

Đặc điểm của ánh xạ liên kết toàn phần

So sánh đồng thời với tất cả các Tag mất nhiều thời gianXác suất cache hit cao. Bộ so sánh phức tạp.



8 September 2009 49

NKK-HUT

Ánh xạ liên kết tập hợp

Cache đươc chia thành các Tập (Set)Mỗi một Set chứa một số LineVí dụ:

4 Line/Set 4-way associative mappingÁnh xạ theo nguyên tắc sau:

B0 S0

B1 S1

B2 S2.......

8 September 2009 50

NKK-HUT

Minh hoạ ánh xạ liên kết tập hợp

8 September 2009 51

NKK-HUT

Đặc điểm của ánh xạ liên kết tập hợp

Kích thước Block = 2W WordTrường Set có S bit dùng để xác định một trong số V = 2S SetTrường Tag có T bit: T = N - (W+S) Tổng quát cho cả hai phương pháp trênThông thường 2,4,8,16Lines/Set

8 September 2009 52

NKK-HUT

Ví dụ về ánh xạ địa chỉ

Không gian địa chỉ bộ nhớ chính = 4GBDung lượng bộ nhớ cache là 256KBKích thước Line (Block) = 32byte. Xác định số bit của các trường địa chỉ cho ba trường hợp tổ chức:

Ánh xạ trực tiếpÁnh xạ liên kết toàn phầnÁnh xạ liên kết tập hợp 4 đường



8 September 2009 53

NKK-HUT

Với ánh xạ trực tiếp

Bộ nhớ chính = 4GB = 232 byte N = 32 bitCache = 256 KB = 218 byte.Line = 32 byte = 25 byte W = 5 bitSố Line trong cache = 218/ 25 = 213 Line

L = 13 bitT = 32 - (13 + 5) = 14 bit

8 September 2009 54

NKK-HUT

Với ánh xạ liên kết toàn phần

Bộ nhớ chính = 4GB = 232 byte N = 32 bitLine = 32 byte = 25 byte W = 5 bitSố bit của trường Tag sẽ là: T = 32 - 5 = 27 bit

8 September 2009 55

NKK-HUT

Với ánh xạ liên kết tập hợp 4 đường

Bộ nhớ chính = 4GB = 232 byte N = 32 bitLine = 32 byte = 25 byte W = 5 bitSố Line trong cache = 218/ 25 = 213 LineMột Set có 4 Line = 22 Linesố Set trong cache = 213/ 22 = 211 Set

S = 11 bitSố bit của trường Tag sẽ là: T = 32 - (11 + 5) = 16 bit

8 September 2009 56

NKK-HUT

Bài tập

Giả thiết rằng máy tính có 128KB cache tổchức theo kiểu ánh xạ liên kết tập hợp 4-line. Cache có tất cả là 1024 Set từ S0 đến S1023. Địa chỉ bộ nhớ chính là 32-bit và đánh địa chỉ cho từng byte. a) Tính số bit cho các trường địa chỉ khi truy nhập cache ?b) Xác định byte nhớ có địa chỉ 003D02AF(16) được ánh xạ vào Set nào của cache ?



8 September 2009 57

NKK-HUT

3. Thuật giải thay thế (1): Ánh xạ trực tiếp

Không phải lựa chọnMỗi Block chỉ ánh xạ vào một Line xác địnhThay thế Block ở Line đó

8 September 2009 58

NKK-HUT

Thuật giải thay thế (2): Ánh xạ liên kết

Được thực hiện bằng phần cứng (nhanh) Random: Thay thế ngẫu nhiênFIFO (First In First Out): Thay thế Block nào nằm lâu nhất ở trong Set đóLFU (Least Frequently Used): Thay thế Blocknào trong Set có số lần truy nhập ít nhất trong cùng một khoảng thời gian LRU (Least Recently Used): Thay thế Block ởtrong Set tương ứng có thời gian lâu nhất không được tham chiếu tới. Tối ưu nhất: LRU

8 September 2009 59

NKK-HUT

4. Phương pháp ghi dữ liệu khi cache hit

Ghi xuyên qua (Write-through): ghi cả cache và cả bộ nhớ chínhtốc độ chậm

Ghi trả sau (Write-back): chỉ ghi ra cachetốc độ nhanhkhi Block trong cache bị thay thế cần phải ghi trả cả Block về bộ nhớ chính

8 September 2009 60

NKK-HUT

2.5. Bộ nhớ ảo (Virtual Memory)

Khái niệm bộ nhớ ảo: gồm bộ nhớ chính vàbộ nhớ ngoài mà được CPU coi như là một bộ nhớ duy nhất (bộ nhớ chính).Các kỹ thuật thực hiện bộ nhớ ảo:

Kỹ thuật phân trang (thông dụng): Chia không gian địa chỉ bộ nhớ thành các trang nhớ có kích thước bằng nhau và nằm liền kề nhauThông dụng: kích thước trang = 4KBytesKỹ thuật phân đoạn: Chia không gian nhớ thành các đoạn nhớ có kích thước thay đổi, các đoạn nhớ có thể gối lên nhau.



8 September 2009 61

NKK-HUT

Phân trang

Phân chia bộ nhớ thành các phần có kích thước bằng nhau gọi là các khung trang Chia chương trình (tiến trình) thành các trangCấp phát số hiệu khung trang yêu cầu cho tiến trìnhHĐH duy trì danh sách các khung trang nhớtrốngTiến trình không yêu cầu các khung trang liên tiếpSử dụng bảng trang để quản lý

8 September 2009 62

NKK-HUT

Cấp phát các khung trang

8 September 2009 63

NKK-HUT

Địa chỉ logic và địa chỉ vật lý của phân trang

8 September 2009 64

NKK-HUT

Nguyên tắc làm việc của bộ nhớ ảo phân trang

Phân trang theo yêu cầuKhông yêu cầu tất cả các trang của tiến trình nằm trong bộ nhớChỉ nạp vào bộ nhớ những trang được yêu cầu

Lỗi trangTrang được yêu cầu không có trong bộ nhớ HĐH cần hoán đổi trang yêu cầu vàoCó thể cần hoán đổi một trang nào đó ra để lấy chỗCần chọn trang để đưa ra



8 September 2009 65

NKK-HUT

Thất bại

Quá nhiều tiến trình trong bộ nhớ quá nhỏHĐH tiêu tốn toàn bộ thời gian cho việc hoán đổi Có ít hoặc không có công việc nào được thực hiệnĐĩa luôn luôn sángGiải pháp:

Thuật toán thay trangGiảm bớt số tiến trình đang chạyThêm bộ nhớ

8 September 2009 66

NKK-HUT

Lợi ích

Không cần toàn bộ tiến trình nằm trong bộ nhớ để chạy Có thể hoán đổi trang được yêu cầuNhư vậy có thể chạy những tiến trình lớn hơn tổng bộ nhớ sẵn dùngBộ nhớ chính được gọi là bộ nhớ thựcNgười dùng cảm giác bộ nhớ lớn hơn bộ nhớ thực

8 September 2009 67

NKK-HUT

Cấu trúc bảng trang

8 September 2009 68

NKK-HUT

Translation Lookaside Buffer

Mỗi tham chiếu bộ nhớ ảo gây ra hai truy cập bộ nhớ vật lý

Tìm điểm vào của bảng trangTìm dữ liệu

Sử dụng cache đặc biệt cho bảng trangTLB



8 September 2009 69

NKK-HUT

Hoạt động của TLB

8 September 2009 70

NKK-HUT

Hoạt động của TLB và Cache

8 September 2009 71

NKK-HUT

2.6. Hệ thống lưu trữ - RAID

Redundant Array of Inexpensive DisksRedundant Array of Independent Disks Hệ thống nhớ dung lượng lớn

8 September 2009 72

NKK-HUT

Đặc điểm của RAID

Tập các đĩa cứng vật lý được OS coi như một ổ logic duy nhất dung lượng lớnDữ liệu được lưu trữ phân tán trên các ổ đĩa vật lý truy cập song song (nhanh)Có thể sử dụng dung lượng dư thừa để lưu trữ các thông tin kiểm tra chẵn lẻ, cho phép khôi phục lại thông tin trong trường hợp đĩa bị hỏng an toàn thông tin7 loại phổ biến (RAID 0 – 6)



8 September 2009 73

NKK-HUT

RAID 0, 1, 2

8 September 2009 74

NKK-HUT

RAID 3 & 4

8 September 2009 75

NKK-HUT

RAID 5 & 6

8 September 2009 76

NKK-HUT

Ánh xạ dữ liệu của RAID 0



8 September 2009 77

NKK-HUT

Hết chương 2

Documents

Computer System 2