Crtanje Simulacije Projektovanje El Kola

2010/2011 - Uvod u elektroniku

Crtanje, simulacije i projektovanje

elektronskih kola

Radivoje [email protected]

Uvod

Ideja za realizaciju kola

Proraun na papiru na osnovu uproenih modela

Modelovanje

Simulacija

Praktina realizacija-laboratorijski prototip

Merenje elektrinih i neelektrinih veliina na prototipu i

odreivanje njegovih karakteristika

Ekstrakcija realnog modela i simulacija uticaja parazitnih efekata

realizovanog prototipa

Eksperimentisanje i popravka performansi prototipa

Industrijski prototip

Pouzdan ureaj u masovnoj proizvodnji

Program za crtanje elektrinih ema

Pogodno je da se elektrina ema projektuje schematic editoromu istom paketu u kome se obavlja simulacija i projektovanje tampe (layout editor) Orcad Family Release 9.2 Lite Edition je programski paket koji omoguuje crtanje eme, simulaciju i projektovanje tampane ploe Crtanje eme bez simulacije - Schematic Crtanje eme sa mogunou simulacije Analog or Mixed A/D

Simboli i modeli komponenata

Schematic editor biblioteka simbola bez modela Analog or Mixed A/D biblioteka simbola sa bibliotekom modela Biblioteke modela sadre opis elektrinih karakteristika komponenti

U2

PIC16C67

8910

14

15161718

19202122

23242526

27282930

1

13

234567

3334353637383940

3211

RE0/RDRE1/WRRE2/CS

OSC2/CLKOUT

RC0/T1OSO/T1CKIRC1/T1OSI/CCP2

RC2/CCP1RC3/SCK/SCL

RD0/PSP0RD1/PSP1RD2/PSP2RD3/PSP3

RC4/SKI/SDARC5/SDO

RC6/TX/CKRC7/RX/DT

RD4/PSP4RD5/PSP5RD6/PSP6RD7/PSP7

MCLR/VPP

OSC1/CLKIN

RA0RA1RA2RA3RA4/TOCKIRA5/SS

RB0/INTRB1RB2RB3RB4RB5RB6RB7

VDDVDD

J1A

CONN ASY CENT P/S 14

7A6A5A4A3A2A1A 14A

13A12A11A10A9A8A

U1

80C51RA

40

18 293019

931

3938373635343332

12345678

2122232425262728

1011121314151617

VCC

X2 PSENALEX1

RSTEA

P0.0/AD0P0.1/AD1P0.2/AD2P0.3/AD3P0.4/AD4P0.5/AD5P0.6/AD6P0.7/AD7

P1.0/T2P1.1/T2EXP1.2P1.3P1.4P1.5P1.6P1.7

P2.0/A8P2.1/A9

P2.2/A10P2.3/A11P2.4/A12P2.5/A13P2.6/A14P2.7/A15

P3.0/RXDP3.1/TXD

P3.2/INT0P3.3/INT1

P3.4/T0P3.5/T1

P3.6/WRP3.7/RD

MG1

MOTOR STEPPER

123

4 5 6C6

1n

QbreakN

Q2

D1

D1N4148

V10Vdc

T1

U3A

74HC1262 3

1

U4

74HC540

11923456789

1817161514131211

OE1OE2I0I1I2I3I4I5I6I7

O0O1O2O3O4O5O6O7

V3

TD =

TF = PW = PER =

V1 =

TR =

V2 =

R7

1k

TX1

TN33_20_11_2P90

U1

01 2

M2

MbreakN

U2A

LTC1047/LT

3

2

84

1+

-

V+

V-

OUT

V2

FREQ = VAMPL = VOFF =

L1

10uH

1 2

Crtanje eme

Primer simulacije i realizacije pojaavaa sa zajednikim emitorom

C1

10U

R2

100

V2

5V

R6

10k

R1

2.2k

C3

47U

V1

FREQ = 1kVAMPL = 100mVOFF = 0

C2

10U

R31.2k

0

R4

30k

Q1BC337-16/PLP

R520k

Na osnovu eme se kreira lista povezanosti elemenata (Netlist) Simulacije se moe obaviti samo ako su sve komponente elektrini povezane sa masom ( vor 0)

R6

10kC2

10U

R4

30k

0

C1

10U

C3

47U

0

R520k

V2

5

Q1

BC337-16/PLP

R31.2k

R2

100

0

R1

2.2k

V1


PSPICE-simulacija

Pomou Bias Point analize se odreuje mirna radna taka, pojaanje za male signale, ulazna i izlazna otpornost u okolini mirneradne take i analiza DC osetljivosti napona i struja u okolini mirne radne take

Analiza jednosmernog reima rada i odreivanje statikih prenosnih karakteristika se izvodi pomou DC Sweep analize

Analiza linearnih kola u naizmeninom reimu, analiza nelinearnih kola linearizacijom u okolini mirne radne take i analiza uma se sprovode pomou AC Sweep analize

Odreivanje vremenskog odziva kola i analizu izoblienja obezbeuje Transient analiza

Sloenije analize, koje se zajedno pokreu sa jednom od tri osnovne analize (DC Sweep, AC Sweep i Transient) su Monte Carlo I Worst Case (analiza najgoreg sluaja), i sl.

Pored toga se moe obaviti proces optimizacije parametara u cilju dobijanja neke od poeljnih osobina kola (pojaanje i sl.)

Pspice-simulacija

V1


0A

0V

C1

10UQ1

BC337-16/PLP

1.013mA

5.030uA

-1.018mA

0V

C2

10U

R2

100

1.018mA

1.221V

0

1.323V

5.000V

R31.2k

1.018mA

0

R1

2.2k

1.013mA

2.772V

R520k

96.98uA

R4

30k

102.0uA

1.940V

0V

C3

47U

0

0V

V2

51.115mA

R6

10k0A

Bias Point analiza - odreivanje mirne radne take u pojaavau sa zajednikim emitorom

AC Sweep analiza - odreivanje amplitudske i fazne karakteristike pojaavaa sa zajednikim emitorom u opsegu uestanosti od 1Hz do 100 MHz (amplitudska karakteristika u dB, a fazna u stepenima)

Pspice-simulacija

Pspice-simulacija

Transient analiza odreivanje vremenskih oblika karakteristinih napona i struja u kolu

Priprema eme za pravljenje tampe

Nezavisni generatori korieni za analizu kola nisu potrebni, a umesto njih se dodaju konektori za vezu pojaavaa sa realnim generatorom i izvorom za napajanje

0R520k

R1

2.2k

C3

100U

C2

10U

R4

30k

0Q1

BC337-16/PLP

C1

10U

J2

CON2

12

R31.2k

J1

CON2

12

0

C5

100n

0

R6

10k

R2

100

C4

22u

Kreiranje liste povezanosti modela za tampu (layout) sa simbolima na emi.

Liste povezanosti (netlist) se sastoje od liste povezivanja prikljuaka komponenata, liste komponenata, oznaka komponenata, njihovih otisaka (footprints)

Pokretanje programa za pravljenje tampe

Pokretanje Layout Plus, deo programskog paketa ORCAD 9.2

Pokretanje programa za projektovanje tampe

Po uitavanju komponenti u layout editor se dobija

Komponentama je dodeljen standardni footprint (otisak na tam. kolu)

Realizacija tampe sa SMD komponentama trai promenu footprinta

Postaviti sve komponente na povrinu ploe

Grupisati komponente u funkcionalne blokove

Rasporediti komponente u funkcionalnim blokovima i rutirati ih odvojeno, eventualno i van povrine tampane ploe

Preneti zavrene funkcionalne blokove na odgovarajue pozicije na tampanoj ploi

Rutirati preostale linije izmeu blokova

Izvriti zavrna doterivanja po zavretku rutiranja

Izvriti Design Rule Check (DRC)

DRC automatski proverava ispravnost povezanosti, minimalna rastojanja i druge proizvodne zahteve kao to su minimalne i maksimalne vrednosti prenika otvora, vija, irina linija itd.

Projektovanje tampane ploe


Linije u okviru vora treba da budu to krae zbog serijskih otpornosti i induktivnosti i paralelnih kapacitivnosti

Uglovi linija za rutiranje po pravilu treba da budu 45

Linije za napajanje ureaja treba da budu bliske i sa dovoljno irokim linijama, ili povrinama

Prelaz izmeu slojeva za linije sa velikim strujama vri se postavljanjem nekoliko vija

Ne treba ostavljati izolovane bakarne povrine, ve ih treba vezati na masu

Anotacija predstavlja usklaivanje elektrine eme i PCB layout-a. Kada se unese izmena u elektrinoj emi, koristei anotaciju unapred moe se izvriti automatsko usklaivanje (unoenjem izmena) u PCB layout-u. Slino je i sa anotacijom unazad.


Jednoslojne

Vieslojne

Primena povrina za napajanje na zasebnim slojevima smanjuje impedansu izvora za napajanje komponenata. Ukoliko se projektujesamo jedna povrina za napajanje, onda to treba da bude masa.

Razdvajanje analogne i digitalne mase zbog smetnji

Sloj komponenata (silkscreen, component overlay ili component layer) predstavlja tampani sloj koji se nanosi na gornju a po potrebi i na donju povrinu ploe sito-tampom. Sadri konture komponenata, oznake komponenata i slobodni tekst.

Maska za lemljenje (solder mask) je sintetika prevlaka koja spreava da lem premosti susedne pinove, to je od posebnog znaaja za SMD komponente i generalno za komponente sa malim razmakom pinova.

U mehanikom sloju se crta kontura tampane ploe, a daju se i drugi podaci za proizvodnju



Premoavanje (Bypassing) se vri pomu kondenzatora na aktivnim komponentama, naroito ako im je struja napajanja impulsnog oblika


Korieni footprintovi u realizovanom SMD pojaavau sa zajednikim emitorom, biblioteka SM

Otpornici SM/R_0805 Konektori SIP/TM/L.200/2

Kondenzatori SM/CT_3528_12 Tranzistor SM/SOT23

Dimenzije ploice: 2.16cmX2.75cm

Documents

Crtanje Simulacije Projektovanje El Kola