Departamento de Engenharia Electrotécnica e ComputadoresFaculdade de Engenharia da Universidade do Porto

Curriculum Vitaede

José Alfredo Ribeiro da Silva Matos

PORTOJulho, 1999

2

Conteúdo

0. Curriculum Vitae Resumido1. Identificação e dados pessoais2. Educação e graus académicos3. Actividade de Ensino

3.1 Departamento de Engenharia Electrotécnica e de Computadores, FEUP3.1.1 Licenciatura3.1.2 Pós-graduação

3.2 Department of Electrical and Computer Engineering, Syracuse University 3.2.1 Nível undergraduate3.2.2 Nível graduate

3.3 Criação e gestão de Laboratórios de Ensino3.4 Cursos de curta duração3.4 Alguns trabalhos de alunos

4. Actividade de Investigação4.1 Orientação científica

4.1.1 Provas de Aptidão Pedagógica e Capacidade Científica4.1.2 Mestrado4.1.3 Doutoramento

4.2 Projectos de Investigação e Desenvolvimento4.3 Participação em júris de provas académicas

4.3.1 Provas de Aptidão Pedagógica e Capacidade Científica4.3.2 Mestrado4.3.3 Doutoramento4.3.4 Equivalência de Doutoramento4.3.5 Outros

4.4 Apresentações científicas e técnicas por convite5. Gestão Universitária6. Outras actividades7. Prémios8. Publicações9. Citações

3

0. Curriculum Vitae resumido

Nasceu no Porto, a 31 de Outubro de 1951, e concluíu os estudos liceais no LiceuNormal D. Manuel II, Porto, em 1968, com a classificação final de 16 valores.

Concluíu a Licenciatura em Engenharia Electrotécnica pela Faculdade de Engenharia daUniversidade do Porto (FEUP), em 1973, com a classificação final de 17 valores.

Obteve os graus de Master of Science in Electrical Engineering (MScEE), 1980, ePhilosophy Doctor (PhD), 1983, pela Universidade de Syracuse, N.Y., Estados Unidosda América. Em Abril de 1984 foi-lhe concedida equivalência ao grau de Doutor emEngenharia Electrotécnica pela Faculdade de Engenharia da Universidade do Porto. Em9 de Outubro de 1998, foi aprovado nas provas para o título de Agregado doDepartamento de Engenharia Electrotécnica e de Computadores da Faculdade deEngenharia.

Iniciou actividade de ensino ligado à Universidade do Porto em 1972, altura em que foicontratado como Monitor no Laboratório de Cálculo Automático da Faculdade deCiências. Em Novembro de 1973, tomou posse como Assistente Eventual doDepartamento de Engenharia Electrotécnica da FEUP, iniciando actividade de docênciae investigação na área da Electrónica, integrado no Laboratório de Correntes Fracas.

Entre Setembro de 1978 e Dezembro de 1983, realizou o seu trabalho de Doutoramentona Universidade de Syracuse, onde concluíu a Dissertação intitulada "Binary DecisionDiagrams: A Tool for Logic Design and Implementation". Regressou a Syracuse noano lectivo de 1986/87 como Visiting Assistant Professor e Visiting Research Associateno Department of Electrical and Computer Engineering e no Center for Computer Aidsand Software Engineering (CASE Center) da mesma Universidade.

Obteve a nomeação definitiva como Professor Auxiliar em Abril de 1989, e em Junho de1990 tomou posse como Professor Associado do Departamento de EngenhariaElectrotécnica e Computadores (DEEC) da FEUP. É Director do Curso de Licenciaturaem Engenharia Electrotécnica e de Computadores (LEEC) desde 1992 e membro daComissão Coordenadora Restrita do Departamento. Ocupa o cargo de Presidente doConselho Pedagógico da FEUP desde que para ele foi eleito em Outubro de 1993.Nessa qualidade é membro da Comissão Coordenadora do Conselho Científico da FEUPe membro do Senado da Universidade do Porto e da sua Secção Pedagógica.

A sua actividade docente tem-se desenvolvido fundamentalmente nas áreas daElectrónica, Sistemas Digitais, CAD e Microelectrónica. No DEEC, e desde que em1983/84 iniciou a sua actividade como Professor Auxiliar, foi responsável pela regênciade mais de 15 disciplinas diferentes de Cursos de Licenciatura e Mestrado. Foiresponsável pela introdução de matérias de VLSI e Microelectrónica no Plano de

4

Estudos da LEEC, garantindo a regência de disciplinas de Licenciatura e Mestrado,nessa área, desde 1984. Foi ainda responsável pela criação do Laboratório deMicroelectrónica e CAD do DEEC, a partir de apoios do FUNDETEC e da ComissãoEuropeia (EUROCHIP - Promotion of VLSI Design Skills e EUROPRACTICE), bemcomo pela gestão do Laboratório de Computação do DEEC, entre 1987 e 1989, alturaem que foram lançadas as bases da actual Rede da FEUP.

É investigador do INESC, no Porto, onde é responsável pelo Grupo de CAD eMicroelectrónica, que fundou em 1988. O Grupo integra mais 5 docentes do DEEC,dos quais 2 são Doutorados e 3 são Estudantes de Doutoramento, 3 Bolseiros deInvestigação associados a Projectos de I&D e 4 alunos finalistas. Tem desenvolvidoactividade de I&D em projectos europeus (Programas ESPRIT e SMT) e nacionais(PRAXIS) e com empresas nacionais.

Foi responsável pela participação portuguesa nos Projectos ESPRIT No. 2478 (BST;1989-1992), No. 2671 (ARTEMIS; 1992-1995) e No. 3271 (CHIPSHOP; 1990-1993) epor outros ainda em curso. Foi Coordenador Nacional do Projecto AICI - SpecialAction for Microelectronics in Portugal (1989-1995) patrocinado pelo EstadoPortuguês e pela Comissão Europeia, destinado a promover a utilização de soluções deraiz microelectrónica pela indústria nacional.

Foi membro da Comissão de Orientação Estratégica do GATIE (Gabinete de Apoio àsTecnologias da Informação e Vice-Presidente do seu Grupo de Microelectrónica, criadosno âmbito do Programa PITIE (Programa Integrado para as Tecnologias da Informaçãoe Electrónica), entre 1990 e 1994.

Foi Delegado Nacional efectivo ao Programa ESPRIT e membro do seu Comité deGestão (ITC — Information Technology Committee) durante a vigência do 4º ProgramaQuadro (1994-1998), depois de integrar o ad-hoc Group do CREST (Comité pour laRecherche Scientifique et Technologique) que elaborou o Programa Específico para asTecnologias da Informação (ESPRIT) do 4º Programa Quadro.

Em Janeiro de 1999 foi nomeado, Delegado Nacional ao Programa "Sociedade daInformação", correspondente à Acção Chave User-Friendly Information Society do 5ºPrograma Quadro, fazendo parte do respectivo Comité de Gestão (ISTC - InformationSociety Technologies Committee).

Os seus interesses actuais incluem o Teste de Sistemas Digitais e Analógico-Digitais, aarquitectura de processadores dedicados para síntese em hardware reconfigurável, oprojecto de circuitos integrados de muito elevada escala de integração (VLSI), incluindoos aspectos ligados com a sua automação (CAD), e o Ensino da Engenharia. Num planomais geral interessam-lhe temas relacionados com a gestão universitária (Pedagogia,avaliação da qualidade), e com a gestão de programas de investigação, desenvolvimentoe demonstração, em ciência e tecnologia, com particular ênfase nos aspectosrelacionados com a inovação e a endogeneização de novas tecnologias.

5

1. Identificação e dados pessoais

Nome: José Alfredo Ribeiro da Silva Matos

Data de nascimento: 31 de Outubro, 1951

Naturalidade: Freguesia de Cedofeita, concelho do Porto

ActividadeProfissional: Professor Associado do DEEC da FEUP

Investigador do INESC Porto

Morada: Departamento de Engenharia Electrotécnica e de ComputadoresFaculdade de Engenharia da Universidade do PortoR. Bragas,Porto 4050-123Portugal

Contactos: Tel.: 02 204 1819Fax: 02 200 3610

URL: http://www.fe.up.pt/~jsme-mail: jsm@fe.up.pt

Associaçõesprofissionais:

Ordem dos Engenheiros.

Institute of Electrical and Electronics Engineerse Computer Society.

6

2. Educação e graus académicos

Frequentou o Liceu Nacional de Salvador Correia, em Luanda, e terminou os estudosliceais no Liceu D. Manuel II, Porto, em Julho de 1968, com a média final de 16 valores.

Frequentou a Universidade de Luanda, entre 1968 e 1971, e a Faculdade de Engenhariada Universidade do Porto (FEUP), onde concluíu, em Novembro de 1973, aLicenciatura em Engenharia Electrotécnica, (Telecomunicações e Electrónica), com aclassificação final de 17 valores. O estágio escolar, subordinado ao tema "Projecto deComponentes de um Sistema para a Recepção de Fotografias de Satélite", foi realizadono Laboratório de Correntes Fracas da FEUP.

Como Bolseiro Fulbright iniciou, em Setembro de 1978, trabalho de preparação deDoutoramento na Universidade de Syracuse, Syracuse, New York, Estados Unidos daAmérica. Esse trabalho conduziu à obtenção do grau de Master of Science (MScEE) inElectrical Engineering, em Maio de 1980, e do grau de Philosophy Doctor (PhD) inElectrical Engineering, em Dezembro de 1983. O trabalho que conduziu aoDoutoramento envolveu uma parte escolar constando de um total de 20 disciplinas, aaprovação nos PhD Comprehensive Exams, e a escrita e defesa da Dissertação intitulada"The Binary Decision Diagram: A Tool for Logic Design and Implementation".

Em Abril de 1984 foi-lhe concedida equivalência ao grau de Doutor em EngenhariaElectrotécnica, pela Faculdade de Engenharia da Universidade do Porto.

Por despacho de 21 de Abril de 1998 foi admitido à prestação de provas para o título deAgregado do Departamento de Engenharia Electrotécnica e de Computadores daFaculdade de Engenharia da Universidade do Porto, que concluíu em Outubro de 1998.

7

3. Actividade de Ensino

Iniciou actividade de ensino como Monitor no Laboratório de Cálculo Automático daFaculdade de Ciências da Universidade do Porto, em 1972/73, tendo colaborado naleccionação das disciplinas de Sistemas Lógicos e Análise Numérica.

Faz parte do corpo docente do Departamento de Engenharia Electrotécnica da FEUPdesde 1973, leccionando disciplinas na área da Electrónica, Sistemas Digitais e VLSI.Tomou posse como Professor Auxiliar em Abril de 1984 e foi-lhe concedida anomeação definitiva em Abril de 1989. Tomou posse como Professor Associado emJunho de 1990.

Na Universidade de Syracuse, entre Setembro de 1978 e Dezembro de 1983, comoactividade complementar do seu trabalho de Doutoramento, foi Teaching Assistant eLecturer. Mais tarde, durante o ano lectivo de 1986/87, foi Visiting Assistant Professordo Department of Electrical and Computer Engineering da mesma Universidade.

Da actividade docente desenvolvida, na FEUP na Universidade de Syracuse, nos níveisde Licenciatura e pós-graduação, se dá conta detalhada nesta secção indicando asdisciplinas leccionadas, o ano lectivo, e a responsabilidade assumida.

3.1 Departamento de Engenharia Electrotécnica e de Computadores,FEUP

3.1.1 Licenciatura

Entre 1973 e 1978 (período anterior à conclusão do Doutoramento)

Primeiro como Assistente Eventual e depois como Assistente, integrado no Gabinete deElectrónica, leccionou aulas práticas e regeu, ou partilhou a regência teórica dasseguintes disciplinas:

Electrotecnia Teórica I e II (73/74)Circuitos e Sinais II (73/74)Electrónica Aplicada I e II (74/75)Electrónica Analógica (75/76)Electrónica Digital (75/76)Electricidade e Electrónica (75/76)Electrónica Aplicada V e VI (76/77 e 77/78)

8

A actividade de ensino durante este período foi influenciada pelas grandes alterações,que afectaram a organização dos Cursos da FEUP e, em particular, o Plano de Estudosda Licenciatura em Engenharia Electrotécnica. Disciplinas como Electrónica Analógica,Electrónica Digital, e Electrónica Aplicada V e VI, foram introduzidas pela primeira vezno Plano de Estudos.

O ensino de matérias que nunca tinham sido leccionadas na FEUP foi acompanhado deum grande esforço na revisão de programas, na elaboração de elementos de estudo, e naconcepção e preparação de trabalhos laboratoriais, que envolveu os elementos doGabinete de Electrónica do Departamento.

Depois de 1983 (período posterior ao Doutoramento)

Como Professor Auxiliar do Departamento de Engenharia Electrotécnica, integrou-sena Secção de Computadores e Sistemas Digitais, leccionando disciplinas da área daElectrónica, Sistemas Digitais e Informática, do tronco comum e dos Ramos deEspecialização da Licenciatura. Durante este período realizaram-se duas revisões doPlano de Estudos da Licenciatura: uma, iniciada em 1986/87 e que alterou o seu nomepara Engenharia Electrotécnica e de Computadores, e outra, mais recente, entre1997/98 e 1998/99. Foi também durante este período que tiveram início aulas de umsegundo Curso de Licenciatura em que o Departamento desempenha um papelimportante: a Licenciatura em Engenharia Informática e da Computação (LEIC).

Até à presente data, foi responsável pela regência das seguintes disciplinas dos doisCursos de Licenciatura em que o Departamento está envolvido1:

Instrumentação Electrónica I e II(Disciplinas do 5º ano, opção de Instrumentação Electrónica)

Regência da disciplina no lectivo de 1983/84.

Electrónica Aplicada(Disciplina do 4º ano, opção de Instrumentação Electrónica)

Regência da disciplina no lectivo de 1983/84.

1 Relativamente às disciplinas leccionadas na FEUP, na ausência de indicação em contrário, deve entender-seque se trata de disciplinas da LEEC.

9

Electrónica(Disciplina anual do 4º ano do Curso Especial de Bacharéis)

Regência da disciplina no lectivo de 1983/84.

Seminários de Informática(Disciplina do 5º ano, opção de Sistemas Digitais)

Regência da disciplina nos anos lectivos de 84/85 a 88/89. Foi responsável pelaelaboração do programa desta disciplina em que foi leccionada, pela primeira vez naFEUP, a matéria de Introdução ao Projecto VLSI, tendo como base o livro de texto deCarver Mead e Lynn Conway, Introduction to VLSI Design.

Sistemas Digitais IV(Disciplina do 5º ano, opção de Sistemas Digitais)

Regência da disciplina no lectivo de 85/86, durante as férias sabáticas do seu regentehabitual, o Prof. Marques dos Santos.

Computadores II(Disciplina do 5º ano, opção de Sistemas Digitais)

Regência da disciplina nos lectivos de 85/86 e 88/89. Nesta disciplina foi incluída pelaprimeira vez na Licenciatura, a matéria de Computação Gráfica, tendo como base olivro de Hearn e Baker, Computer Graphics.

Seminário/Projecto/Trabalho Final de Curso(Disciplina do 5º ano, de várias Opções e Ramos da Licenciatura)

Desde o ano lectivo de 84/85 até à presente data tem sido responsável pela orientaçãode trabalhos finais de curso no âmbito desta disciplina anual do 5º ano.

Análise Numérica(Disciplina do 2º ano do tronco comum da Licenciatura)

A regência da disciplina no ano lectivo de 85/86, em que foi apoiado pelos EngenheirosJosé Fernando Oliveira e João Pascoal Faria, teve como aspecto inovador maisrelevante, a realização, por todos os alunos desta disciplina do tronco comum, detrabalhos de programação e demonstração das técnicas e métodos que eram ensinadosnas aulas teóricas.

Sistema Digitais I(Disciplina do 2º ano do tronco comum da Licenciatura)

Regência da disciplina nos anos lectivos de 87/88, 90/91, e entre 92/93 e 97/98.

10

Esta disciplina foi objecto do Relatório previsto nas provas para o título de Agregadodo DEEC da FEUP, realizadas em Outubro de 1998.

Projecto de VLSI(Disciplina opcional do 5º ano do Ramo de Informática e Sistemas)

Regência da disciplina nos lectivos de 89/90 e 90/91. Disciplina nova, que fez parte doPlano de Estudos da Licenciatura em Engenharia Electrotécnica e de Computadores(LEEC) que entrou em vigor em 1987/88, e que absorveu o conteúdo de Seminários deInformática, relativo a VLSI e Microelectrónica.

Esta disciplina foi objecto do Relatório previsto no Concurso para Professor Associado,realizado em Setembro de 1989.

Introdução à Microelectrónica(Disciplina opcional do 4º ano do Ramo de Informática e Sistemas e do Ramo de Telecomunicações,Electrónica e Computadores)

Regência da disciplina desde o ano lectivo de 92/93 até à presente data. (No ano delicença sabática, 1992/93, orientou o Licenciado João Paulo Canas Ferreira, Assistentedo DEEC, na leccionação desta disciplina). Trata-se de uma disciplina optativa, comum conteúdo alargado e revisto relativamente ao que era leccionado em Projecto deVLSI, e que manteve o mesmo nome no plano de estudos que entrou em vigor em1997/98.

Projecto de ASICs(Disciplina opcional do 4º ano do Ramo de Informática e Sistemas)

Regência da disciplina desde que foi oferecida primeira vez, no ano lectivo de 1993/94,até presente data.

Electrónica Digital(Disciplina do 1º ano da Licenciatura em Engenharia Informática e da Computação - LEIC)

Regência da disciplina desde que foi oferecida primeira vez, no ano lectivo de 1994/95,até à presente data.

Arquitectura de Computadores(Disciplina opcional do 4º ano do Ramo de Telecomunicações, Electrónica e Computadores)

Regência desta disciplina optativa do novo plano de estudos da LEEC em 1998/99.

11

3.1.2 Pós-graduação

Desde o ano lectivo de 1988/89, esteve envolvido na regência das seguintes disciplinasde várias edições do Curso de Mestrado em Engenharia Electrotécnica e deComputadores da FEUP:

Sistemas Informáticos e Métodos Numéricos(Disciplina do Curso de Mestrado)

Foi responsável pela elaboração do programa e regência desta disciplina do troncocomum do Curso de Mestrado, nas edições de 1988 e 1989.

Projecto Assistido por Computador(Disciplina do Curso de Mestrado)

Foi responsável pela elaboração do programa e regência desta disciplina opcional doperfil de Infomática Industrial, em 1988. Esta disciplina foi também leccionada naUniversidade da Madeira, em 1990, integrada num Curso de Mestrado cujaresponsabilidade científica foi assegurada pela Universidade do Porto.

Projecto de Sistemas em Tecnologia Microelectrónica(Disciplina do Curso de Mestrado)

Foi responsável pela elaboração do programa e regência desta disciplina nas edições doCurso de Mestrado, correspondentes aos anos lectivos de 1991/92, 93/94, 95/96 e96/97.

3.2 Department of Electrical and Computer Engineering,Syracuse University

A actividade de ensino de nível undergraduate aqui descrita diz respeito à leccionaçãode disciplinas na qualidade de Teaching Assistant, exercida como complemento do seutrabalho de Doutoramento. A actividade de nível graduate dividiu-se por doisperíodos. O primeiro, correspondeu à fase imediatamente anterior à apresentação daTese, no semestre de Outono de 1983. O segundo, abrangeu os dois semestres do anolectivo de 1986/87, e teve lugar na qualidade de professor convidado do Departamento(Visiting Assistant Professor).

12

3.2.1 Nível undergraduate

Electronics Laboratories (ECE192, ECE291, ECE292, ECE391 ECE392)

Na qualidade de Teaching Assistant e posteriormente como Lecturer, leccionou aulaslaboratoriais de Electrónica, e foi responsável pelo conteúdo e coordenação dosLaboratórios do 1º, 2º e 3º anos (níveis freshman, sophomore ejunior), desde osemestre da Primavera de 1979 até ao semestre da Primavera de 1983.

3.2.1 Nível graduate

Switching Theory (ECE571)Switching Theory and Sequential Machine Design (ECE572)

Na qualidade de Assistant Professor, foi responsável pela regência destas duasdisciplinas, no Semestre de Outono de 1983.

VLSI Design Methods (ECE564/664)

ComoVisiting Assistant Professor, foi responsável pela regência desta disciplina que foioferecida simultâneamente no main campus e no off-campus center de Poughkeepsie,New York, durante os dois semestres do ano lectivo de 1986/87. A disciplina envolveua utilização intensiva de ferramentas de CAD, pelos alunos, na realização de projectosde circuitos integrados para fabricação em multi-project chip.

Digital Circuit Design (ECE735)

Responsável pelo ensino desta disciplina avançada de Electrónica num centro deextensão universitária (off-campus center) da Universidade de Syracuse emPoughkeepsie, NY, destinado à formação pós-graduada de engenheiros da IBM.Semestre da Primavera, no ano lectivo de 1986/87.

Independent Study (ECE690, ECE790)

Supervisão e orientação de três estudantes graduados em 83/84 e 86/87.

13

3.3 Criação e gestão de Laboratórios de Ensino

Laboratório de Microelectrónica e CAD

Com apoios da Comunidade Europeia, através das acções EUROCHIP-Promotion ofVLSI Skills e EUROPRACTICE, da Fundação para o Desenvolvimento do Ensino daTecnologia Electrónica e dos Computadores (FUNDETEC) e da Reitoria daUniversidade do Porto, foi possível a criação do Laboratório de Microelectrónica eCAD, também conhecido como Laboratório de VLSI, do DEEC da FEUP.

Os programas comunitários referidos previam ainda acesso à fabricação de circuitosintegrados, o que permitiu a verificação experimental e o teste de circuitos projectadospelos alunos. Esta capacidade deu satisfação ao principal objectivo desses programas:aumentar o número e melhorar a formação de engenheiros com experiência em projectode circuitos integrados microelectrónicos.

Esse Laboratório deu apoio às aulas das disciplinas da Licenciatura (Introdução àMicroelectrónica, Projecto de ASICs e Arquitectura de Computadores) e do Curso deMestrado (Projecto de Sistemas em Tecnologia Microelectrónica). Nesse Laboratóriodecorrem também trabalhos de fim de curso da disciplina de Seminários/Projectos.

O Laboratório coloca à disposição dos alunos um testador de circuitos integrados(Tektronix LV500), workstations com o software de projecto de circuitos integrados daCADENCE, e ferramentas XILINX baseadas em PCs para desenvolvimento de sistemascom FPGAs.

Laboratórios de Ensino do Tronco Comum

Na qualidade de responsável pelas disciplinas de Laboratórios I e II, do 2º ano daLEEC, durante o ano lectivo de 1992/93, teve a seu cargo a gestão dos Laboratórios deensino destas disciplinas, num ano em que foram feitos investimento significativos noseu equipamento.

Laboratório de Computação do Mestrado

Foi responsável pela gestão do Laboratório de Computação do Mestrado nos anoslectivos de 1987/88 e 1988/89. Este Laboratório foi equipado com recurso a verbasdisponibilizadas para o arranque do Curso de Mestrado, que permitiram a aquisição dedois computadores UNISYS, um MicroVAX e uma estação de trabalho DECStation.Para além de apoio directo aos trabalhos dos alunos em várias disciplinas das edições de

14

1988 e 1989 do Curso, o equipamento referido permitiu suportar a primeira rede decomputadores de utilização alargada que funcionou no DEEC com apoio apoio a algunstipos de serviços (correio electrónico, ftp).

3.4 Leccionação de cursos de curta duração

Incluem-se nesta secção, em ordem cronológica, menções relativas à leccionação decursos curtos de nível universitário, a alguma colaboração pontual em acções deformação de nível técnico-profissional (12º ano) e à participação em acções de formaçãodestinadas a engenheiros de empresas industriais como a Siemens Semicondutores (Vilado Conde) e a DSPC (Tel-Aviv, Israel).

Leccionação do Módulo Sistemas de Informação e Bases de Dados, no Cursodestinado a gestores oferecido no INESC Norte, em 1985. (Duração: 8 horas).

Responsável pela organização e coordenação do Curso Computação Gráfica e CAD,oferecido no INESC Norte, em Abril de 1986. (Duração: 16 horas).

Leccionação do Módulo Computação Gráfica e CAD/CAM, com a duração de duassemanas, na Acção de Formação de Técnicos em Sistemas e Computadores, organizadapelo FUNDETEC, e patrocinada pelo Fundo Social Europeu, em Julho de 1986.

Responsabilidade pelo Módulo Projecto em VLSI, com a duração de duas semanas, daAcção de Formação de Técnicos Superiores de Siste_mas de Comunicação de BandaLarga, organizada pelo FUNDETEC, e patrocinada pelo Fundo Social Europeu,realizada em Outubro de 1989.

Responsável pela coordenação e pela leccionação de módulos na área da Electrónica edos Sistemas Digitais, de várias Acções de Formação de longa duração (600 horas)destinadas a jovens com o 12º ano, patrocinadas pelo Fundo Social Europeu eorganizadas pelo FUNDETEC, entre 1989 e 1993: Electrónica de ProcessosIndustriais, Electrónica Industrial, e Informática Industrial.

Responsável pela concepção, organização e elaboração do material de apoio de umCurso de uma semana, intitulado Testing and Testable Design, patrocinado peloProjecto ESPRIT MEDCHIP, leccionado em Universidades de Portugal, Espanha, Itáliae Grécia, países participantes nesse Projecto, entre 1995 e 1996. O conteúdo do cursoincluíu: modelação e simulação de faltas em circuitos digitais, geração de estímulos deteste e metodologias de projecto testável (ao nível do chip e da carta de circuitoimpresso).

15

Responsável pela coordenação da acção de formação em Tecnologias de Fabrico eTeste de Circuitos Integrados, organizado pela Associação das Universidades daRegião Norte (AURN) para a Siemens Semicondutores, SA (Vila do Conde). O Cursode 24 horas teve lugar nas instalações do INESC, no Porto e em Lisboa, em Fevereirode 1997. Para além da coordenação do Curso esteve encarregado da leccionação dosmódulos sobre o Processo CMOS (Partes I e II) e sobre Encapsulamento de CircuitosIntegrados.

Curso sobre Projecto e Teste de Circuitos Analógicos e Analógico/Digitais, realizadoem Tel Aviv, Israel, em Maio de 1999, e organizado em colaboração com a empresaChipIdea Microelectronics. O Curso, realizado sob contrato com a empresa israelitaDSPC, foi frequentado por cerca de 20 engenheiros envolvidos no projecto e teste decircuitos integrados analógicos e mistos. Foi responsável pela parte relativa ao Testetendo leccionado 3 dos 6 módulos que a constituíam (Basic Aspects of Testing, Designfor Testability and Standard Test Infrastructures, Production Testing).

3.5 Alguns trabalhos de alunos

Inclui-se nesta secção uma curta lista de trabalhos realizados por alunos, que se entendeserem representativos dos temas desenvolvidos e dos trabalhos orientados, emdisciplinas finais da LEEC, com natural ênfase para a disciplina deSeminários/Projectos/Trabalho Final de Curso.

1998 Projecto e Síntese Automática de um Sistema Reconfigurável de ProcessamentoDigital de Som baseado numa FPGAProjecto ASICsApresentado como poster no ICECS'98,

1998 ChipOffice — Suporte de CAD para Desenvolvimento de Aplicações numa PlacaReconfigurável Multi-FPGASeminários/Projectos do Ramo de Informática e SistemasApresentado como poster no ICECS'98,

1997 Sistema de Aquisição de Dados Reconfigurável para Teste de SistemasAnalógico-DigitaisSeminários/Projectos do Ramo de Informática e Sistemas

RECO — Projecto e Implementação do Núcleo de um MicroprocessadorreconfigurávelProjecto de ASICs

1996 Desenvolvimento de um ASIC para um Relógio Digital (com funções de

16

programação, contagem de tempo e alarme).Projecto de ASICsApresentado como poster no ISIE'97 e nas 6ªs Jornadas Nacionais de Projecto,Planeamento e Produção Assistidos por Computador, onde mereceu umaMenção Honrosa na 2ª Exposição "Ensino Superior e Inovação".

Este circuito foi projectado utilizando CADENCE e Verilog, e foi fabricado noINESC, em Lisboa, ocupando 8000 portas lógicas de um sea-of.-gates emtecnologia CMOS de 0.9µm.

Núcleo Funcional de um MicrocontroladorSeminários/Projectos do Ramo de Informática e Sistemas

1995 Síntese Lógica com Diagramas de Decisão Binária.Seminários/Projectos do Ramo de Informática e Sistemas

1993 Projecto de um circuito periférico generalizado utilizando o SOLO1400Seminários/Projectos do Ramo de Informática e Sistemas

1991 Projecto de um ASIC para controlo de uma fechadura electrónicaSeminários/Projectos do Ramo de Informática e Sistemas

1986 Simulador lógico baseado em Diagramas de Decisão BináriaSeminários/Projectos do Ramo de Informática e Sistemas

1985 Sistema para verificação de regras geométricas de projecto no layout de circuitosintegradosSeminários/Projectos do Ramo de Informática e Sistemas

17

4. Actividade de Investigação

São apresentadas nesta secção as actividades mais significativas envolvendo aorientação científica de investigadores em provas académicas, a responsabilidade degestão e coordenação de Projectos de Investigação e Desenvolvimento, a participaçãoem júris, como arguente ou como vogal, e a realização de apresentações de naturezacientífica ou técnica por convite.

4.1 Orientação científica

Orientação dos trabalhos conducentes à realização de provas académicas dos docentes einvestigadores a seguir indicados, todas realizadas na Faculdade de Engenharia daUniversidade do Porto. Indica-se o título do trabalho, a data das respectivas provaspúblicas (quando concluídas) ou a data prevista para a sua conclusão (quando emcurso).

4.1.1 Provas de Aptidão Pedagógica e Capacidade Científica

José Carlos dos Santos Alves

Trabalho de síntese intitulado ATEGA: Software Gráfico para o ControladorEGA, apresentado em Maio de 1989.

João Paulo Castro Canas Ferreira

Trabalho de síntese intitulado O Teste Funcional de Implementações da NormaIEEE 1449.1 - 1990, apresentado em Agosto de 1992.

4.1.2 Mestrados

Concluídos:

Maria Isabel Garcia Abreu Simões Fernandes

Dissertação intitulada Estudo de Algoritmos de Minimização de FunçõesBooleanas Utilizando Diagramas de Decisão Binária, apresentada em Julho de1991.

18

Manuel Pedro Almeida Duarte

Dissertação intitulada Pesquisa Automática da Sequência Óptima de Produção emLinhas Galvânicas, apresentada em Julho de 1991.

Ana Maria de Sá Carneiro Leão

Dissertação intitulada ABSINT: um Circuito Integrado para Teste de CircuitosAnalógicos Através de uma Interface Digital Normalizada, apresentada em Marçode 1994.

António José Duarte Araújo

Dissertação intitulada Os Algoritmos Adaptativos no Diagnóstico de Faltas emCartas de Circuito Impresso Equipadas com BST, apresentada em Abril de 1994.

Paulo Alexandre Cardoso Salgado

Dissertação intitulada TIMEC: Um Circuito Integrado para Aplicações Ultra-sónicas, apresentada em Abril de 1994.

Hugo Jorge Ferreira de Carvalho

Dissertação intitulada HAL5 II: Um Circuito Integrado de Aplicação Específicapara Implementação de um Terminal ATM, apresentada em Setembro de 1996.

Em curso:

Luís César Costal Laranjeira

Dissertação intitulada Ferramentas de Planeamento e Análise de Testabilidade, temcomo co-orientador o Prof. José Alberto Machado da Silva. Conclusão previstapara Setembro, 2000.

Jorge da Silva Duarte

Dissertação intitulada Metodologias de Teste de Conversores Baseados emModuladores Sigma-Delta, tem como co-orientador o Prof. José Alberto Machadoda Silva. Conclusão prevista para Setembro, 2000.

Célio Domingos Lemos Albuquerque

Dissertação intitulada Processador Dedicado para Algoritmos Construtivos paraOptimização de Empacotamentos tem como co-orientador o Prof. José CarlosAlves. Conclusão prevista para Setembro, 2000.

4.1.3 Doutoramentos

19

Concluídos:

José Manuel Martins Ferreira

Tese intitulada O Teste de Cartas de Circuito Impresso com BST: Arquitectura deum Controlador Residente e Geração Automática do Programa de Teste,apresentada em Abril de 1992.

José Carlos dos Santos Alves

Tese intitulada Processadores Dedicados: Concepção e Realização em SistemasDigitais Reconfiguráveis, apresentada em Outubro de 1997.

José Alberto Peixoto Machado Silva

Assistente da FEUP. A apresentação da Tese intitulada Teste de CircuitosAnalógicos e Mistos por Observação Conjunta da Corrente de Alimentação e doSinal de Saída, apresentada em Outubro de 1998.

Em curso:

João Paulo Castro Canas Ferreira

Assistente da FEUP. A apresentação da Tese intitulada Síntese Automática deSistema Digitais Reconfiguráveis Dinâmicamente, terá lugar no fim de 1999.

António José Duarte Araújo

Assistente da FEUP. A apresentação da Tese com o título provisórioImplementação de Funções Matemáticas: Exploração de MetodologiasAssíncronas e Arquitecturas Reconfiguráveis, está prevista para o ano 2000.

Hélio Sousa Mendonça

Assitente da FEUP. A apresentação da Tese com o título provisório Teste eCaracterização de Conversores Analógico/Digitais, está prevista para o ano 2001.

20

4.2 Projectos de Investigação e Desenvolvimento

São apresentados, por ordem cronológica inversa de data de início de actividade, projectos deI&D em que esteve ou está envolvido e o grau de responsabilidade da sua participação.

Em todas as acções descritas, posteriores a 1988, a palavra Grupo refere-se ao Grupo deCAD e Microelectrónica, que fundou no INESC, Porto, e que iniciou actividade a partir dessadata. O Grupo é actualmente constituído por um total de 9 elementos, 6 dos quais sãodocentes do DEEC (3 Doutorados, e 3 estudantes de Doutoramento) e 3 são bolseiros deinvestigação, recém-licenciados.

1999 GENETICWARE — Hardware Toolkit para Algoritmos Genéticos. ProjectoPRAXIS, proposto em colaboração com o Grupo de Decisão e Optimização doINESC Porto. Tem como objectivo a especificação, o projecto e a realização deum hardware toolkit, numa plataforma reconfigurável baseada em circuitos FPGA,para implementação de um optimizador genético de características gerais.

1998 MAGIA — Marker Generation: an Industrial Assessment, ESPRIT Contract Nº29572. O objectivo é validar industrialmente uma nova abordagem ao problema dageração automática de planos de corte na indústria têxtil. É utilizada umaarquitectura de hardware dedicado, baseada numa plataforma de baixo custo, paraaceleração da execução de tarefas críticas nos actuais algoritmos de optmização.O Projecto tem como parceiro a empresa Invescorte, e insere-se numa rede dedemonstração e transferência de tecnologia do domínio HPCN do ProgramaESPRIT.

1998 Projecto DYNAD (Methods and Draft Standards for the DynamicCharacterization and Testing of Analog to Digital Converters), do ProgramaSMT (Standards, Measurements and Test) da Comissão Europeia. O projectoenvolve dois investigadores e um bolseiro, é realizado em parceria com asUniversidades de Parma e de Bordéus, a Thomson CSF, a ITALTEL e a Siemens.

1998 AUTOMARC — Geração Automática de Marcadas para a Indústria dasConfecções. Projecto PRAXIS de Investigação em Consórcio, que tem comoparceiros as empresas Filobranca e Invescorte. Tem como objectivo principal aextensão e validação em ambiente industrial de algoritmos e plataformas deaceleração, num contexto de desenvolvimento conjunto hardware/software,explorando paralelismo de baixo nível característico da aplicação, para aumentar aeficiência de algoritmos de optimização de alto nível.

21

1998 Projecto PCAD (Desenho de Circuitos Integrados VLSI de Elevado Desempenho:Ferramentas, Paradigmas e Modelos para Desenho Físico; PRAXIS XXI), em queestão envolvidos 2 grupos da Universidade do Minho, o Grupo de CAD eMicroelectrónica do INESC Porto e a INTEL. O Grupo participa em tarefasrelacionadas com a caracterização e modelização de parâmetros físicos e eléctricosde bibliotecas de células a utilizar numa nova filosofia de placement and routingde circuitos integrados VLSI de última geração.

1997 Responsável científico pelo Projecto AUTCAM (Abordagem Unificada ao Testede Circuitos Analógicos e Mistos; PRAXIS/2/2.2/TIT/1589/95). O Projectoenvolve dois investigadores e dois bolseiros e dedica-se ao desenvolvimento detécnicas que permitam uma maior automatização do processo de geração eavaliação de testes para sistemas e circuitos integrados (CIs) analógicos e mistos.Paralelamente são investigadas metodologias mais eficientes de detecção de faltasem CIs e cartas de circuito impresso (CCIs). São congregadas as actividades deinvestigação de três grupos independentes com actividades na área do projecto,teste e utilização de sistemas electrónicos.

1997 Participação no Projecto OPTHAR (Planeamento e Corte de Matéria Prima emPeças Irregulares — Optimização com Hardware Dedicado; PRAXIS2/2.1/TPAR/2076/95). O Grupo participa com dois investigadores e um bolseironeste Projecto, realizado em cooperação com o Grupo de Decisão e Optimizaçãodo INESC. O projecto tem como objectivo principal o desenvolvimento dehardware dedicado, baseado em dispositivos reconfiguráveis (FPGAs), paraaceleração da execução de algoritmos computacionalmente muito exigentesenvolvidos na definição automática de planos de corte, utilizados na indústriatêxtil.

1995-96 Responsável pelo Workpackage 3, ASIC-based System Design and Integration, doProjecto AIPAC (ESPRIT 7502 - Advanced Interconnection Technology forElectronics). A participação do Grupo neste Workpackage teve em vistacontribuir com experiência e know-how específico na área de concepção eutilização de circuitos integrados do tipo ASIC. De índole fortemente tecnológica,o projecto focou o desenvolvimento de um centro orientado para a prestação deserviços de prototipagem utilizando técnicas avançadas de encapsulamento einterconexão.

1995-96 Responsável por um projecto de intercâmbio com as Universidades de Hull eLeeds Metropolitan, Reino Unido, intitulado Teste de Circuitos Integrados eSistemas Electrónicos Mistos, no âmbito do Programa Luso-Britânico deInvestigação Conjunta (Tratado de Windsor), e apoiado pelo British Council, pelo

22

Conselho de Reitores das Universidades Portuguesas (CRUP) e pela JuntaNacional de Investigação Científica e Tecnológica (JNICT).

1994-99 Participação no Projecto OPTOSENSOR — Sensores e Transdutores Opto-electrónicos Integrados: Investigação e Desenvolvimento de Microtecnologias,Dispositivos e Sistemas (JNICT, Programa Base, e posteriormente PRAXIS XXI).Neste Projecto em que além do INESC (Grupos de Optoelectrónica e deCerâmicas) participam o Centro de Física da Universidade do Porto e aUniversidade da Beira Inteior, o Grupo teve uma participação pequena centrada naintegração das ferramentas de CAD com o equipamento de micromaquinação.

1992-95 Responsável pela participação portuguesa no Projecto CHIPSHOP (ESPRIT 6318- Low Cost IC Prototyping Services for European SMEs). Neste Projecto oINESC participou como Support and Competence Center, no workpackage 4,Introduce Routes to Silicon. Fez parte também do Project Steering Board, órgãoresponsável pelo acompanhamento e gestão global do Projecto.

1992-96 Responsável pela participação portuguesa no Projecto ARTEMIS (ESPRIT 6138 -Advanced Research on Test and Evaluation of Mixed-signal ICs and Systems). OGrupo de CAD e Microelectrónica participou neste Projecto com 3 homens.ano,ao lado da Philips, microLEX, Thomson CSF e Jenoptik Jena. Esteve envolvidono Workpackage 1, Design for Testability, na aplicação de tecnologia boundary-scan ao teste de placas com circuitos mistos, analógicos e digitais.

Neste Projecto o Grupo contribuíu com know-how próprio que havia conduzido aodesenvolvimento autónomo de um circuito integrado específico — o circuitoABSINT — resultado de uma tese de mestrado realizada no Grupo. Este circuitofoi utilizado como veículo de demonstração de uma proposta pioneira, permitindoo acesso, para controlo e observação, a nós de teste analógicos, a partir dainfraestrutura digital.

1990-92 Responsável científico do Projecto JNICT PMCT/TIT/937/90, Sistema deValidação e Teste de Cartas de Circuito Impresso com Boundary Scan Test (BST)- IEEE1149.1. O Projecto teve como objectivo desenvolver uma plataforma dehardware, e o correspondente software de aplicação, para um testador de baixocusto orientado para o teste de cartas de circuito impresso equipadas com BST. Aresponsabilidade científica deste Projecto, e a orientação dos bolseiros a ele

23

associados, foi transferida para fora do Grupo com a conclusão do Doutoramentodo investigador que nele trabalhava.

1990-95 Responsável nacional pelo Projecto AICI (Acção para o Acesso da Indústria aCircuitos Integrados). Este Projecto, em que o Grupo de CAD e Microelectrónicateve uma participação significativa, contou com um orçamento global de cerca de2.5 MECU. Resultou de uma iniciativa da Comissão Europeia, através doPrograma ESPRIT, que conduziu ao lançamento de um conjunto de SpecialActions in Microelectronics destinadas a promover, nas indústrias de países menosdesenvolvidos (Portugal, Espanha, Itália e Grécia), a adopção de soluções de raizmicroelectrónica baseadas na utilização de cicuitos integrados ASICs.

A associação do governo português a este Projecto, através de um protocoloestabelecido com a JNICT, permitiu dar-lhe uma maior dimensão e visibilidade,aumentando também o seu alcance e os seus efeitos. Para além de desenvolveruma actividade orientada para a divulgação e disseminação de novas tecnologiasde realização física, através de acções que se estenderam a todo o país, o Projectopermitiu reforçar as capacidades de centros universitários com know-how deprojecto de circuitos integrados, e aproximar utilizadores dos centros decompetência.

Como resultado mais visível pode indicar-se o apoio a doze projectos dedesenvolvimento que conduziram à incorporação de ASICs em produtosindustriais, um conjunto alargado de acções de divulgação e formação, odesenvolvimento de um conjunto de circuitos, que foram utilizados comodemonstradores industriais das vantagens da tecnologia proposta, e oestreitamento de relações de cooperação entre empresas industriais e centros decompetência universitários e não universitários.

1989-92 De Janeiro de 1989 até Dezembro de 1992, foi responsável pela participaçãoportuguesa no Projecto BST (ESPRIT 2478, Research into Boundary Scan TestImplementation). Neste Projecto o INESC foi Associated Partner da Philips numConsórcio que englobava as outras principais empresas europeias desemicondutores: a Siemens, a SGS-Thomson. Foi membro do CoordinatingCommittee responsável pela gestão do Projecto.

A actividade no âmbito deste projecto orientou-se segundo duas linhas principais,correspondentes aos dois workpackages em que o Grupo de que é responsávelesteve envolvido. A primeira dizia respeito ao estudo e desenvolvimento dealgoritmos para geração de testes de interconexões em cartas de circuito impressoutilizando como suporte a infraestrutura Boundary Scan. A segunda conduziu aodesenvolvimento de uma metodologia funcional para o teste de implementações do

24

controlador e da infraestrutura de teste.

1988-91 Foi responsável pelo projecto "Um Sistema para Digitalização, Edição, Impressãoe Arquivo em Disco Óptico", no âmbito de um contrato de desenvolvimentoassinado entre o INESC e a empresa Portu Informática, Lda. Neste projecto foidesenvolvido e demonstrado o sistema ScanediX, para captura de informaçãográfica (desenhos, esquemas) a partir de cópias em papel, e o seu processamento,manipulação e arquivo, num ambiente de workstations ligadas em rede. Foramainda investigadas técnicas de vectorização baseadas em algoritmos semi-automáticos, no âmbito de um estudo de viabilidade sobre vectorização dedesenhos digitalizados por scanning.

1988-89 Colaboração com o grupo de Robótica do INESC Norte, na aplicação de técnicasde minimização funcional baseadas em Diagramas de Decisão Binária, para ageração de programas eficientes para controlo dinâmico de braços manipuladoresrobóticos.

1988 Fundação do Grupo de CAD e Microelectrónica, no INESC Norte, Grupo de queé responsável.

O Grupo tem participado em projectos de investigação de âmbito nacional (PMCT,PRAXIS) e internacional (ESPRIT, ACTS, SMT), cooperando com empresas einstituições de I&D europeias. Desenvolve actividade de investigação edesenvolvimento, numa base contratual, tendo colaborado com empresas nacionais(como a SÓLICA, a CIFITRÓNICA, a REFLECTA, a INVESCORTE e aACÚSTICA) no âmbito de contratos de desenvolvimento industrial.

A actividade científica do Grupo está orientada segundo dois vectores principais:

teste de sistemas electrónicos com ênfase especial no estudo de técnicas emetodologias de teste e projecto testável de circuitos analógicos eanalógico/digitais (Projectos DYNAD, AUTCAM)

arquitecturas de processamento dedicado para aplicações específicas (ProjectosMAGIA, GENETICWARE, OPTHAR)

1986-87 Investigador convidado no Center for Advanced Technology and CASEApplications, Syracuse University. Salientam-se os seguintes trabalhos:

Apoio a actividades de investigação em curso para aceleração da execuçãode programas em PROLOG. Estudo de arquitecturas especiais, baseadas em

25

memórias endereçáveis por conteúdo (CAM) e sua realização utilizandocircuitos integrados CMOS full-custom.

Aplicação de Diagramas de Decisão Binária (BDDs) em síntese lógica e nageração automática do layout de subsistemas de circuitos integrados digitaisCMOS.

1985-86 Responsável pelo projecto "Meios Computacionais de Decisão", no INESC Norte,desenvolvendo actividade na área da Computação Gráfica e CAD. Menciona-se osseguintes trabalhos:

DRC - Programa para Verificação de Regras Geométricas de Projecto.

GEDIT - Editor Gráfico Hierárquico para Desenho em 2D. A partir desteeditor genérico foi desenvolvido um programa para definição do desenho demáscaras (layout) de circuitos integrados.

ATEGA - Software Gráfico para o Controlador EGA. Este trabalho serviude suporte ao desenvolvimento de uma versão para PC do editor GEDITdescrito acima, que foi utilizada por alunos em disciplinas de VLSI daFEUP. Constitui também a base de um programa para desenho e edição deesquemas de redes eléctricas, que foi fornecido à EDP no âmbito de umcontrato de desenvolvimento com o INESC.

1978-83 Durante a sua permanência nos Estados Unidos para realização do Doutoramento,trabalhou como Engenheiro de Investigação e Desenvolvimento no ElectronicsLaboratory, um Laboratório de I&D da General Electric Company, localizado emSyracuse, N.Y. Integrado no Projecto LSLIS (Large Scale Logic IntegrationSystem) esteve envolvido nas seguintes tarefas:

Desenvolvimento de um sistema de CAD para o projecto de circuitosintegrados. (Definição de uma Linguagem de Descrição de Hardware, Basede Dados, interface com Simuladores, Verificação).

Desenvolvimento de um programa para conversão automática entrediferentes formatos de descrições do tipo net-list. Esta ferramenta foiutilizada comercialmente pela GE/Intersil, num sistema industrial paraprojecto de circuitos gate-array.

1976-77 Foi membro da Comissão Directiva do Centro de Estudos de EngenhariaElectrotécnica da Universidade do Porto (CEEUP), do Instituto de Alta Cultura, efoi responsável científico pela linha de investigação "Projecto e Planeamento deuma Rede de Comunicação Periférica para Zonas sem Telefone".

26

1974-76 Integrado no Laboratório de Correntes Fracas participou no Projecto PE/7, doInstituto de Alta Cultura, tendo realizado um estágio na GTE, Milão, para treinona operação de um Radiómetro de 11GHz que, no âmbito de um contrato com aESRO (European Space Research Organization), foi instalado na FEUP, em 1975.

27

4.3 Participação em júris de provas académicas

4.3.1 Provas de Aptidão Pedagógica e Capacidade Científica

José Carlos dos Santos Alves

Trabalho de Síntese: ATEGA: Software Gráfico para o Controlador EGA.Aula Teórico/prática: Investigação Operacional.Faculdade de Engenharia da Universidade do Porto, Maio de 1989.

João Paulo Castro Canas Ferreira

Trabalho de Síntese: O Teste Funcional de Implementações da Norma IEEE1149.1—1990.Aula Teórico-Prática: Projecto de Circuitos Integrados.Faculdade de Engenharia da Universidade do Porto, Agosto de 1992.

Artur José Carneiro Pereira

Trabalho de Síntese: Paralelização de Algoritmos de Convolução em ArquitecturasMIMD. (Arguente).Aula teórico-prática: Ferramentas de CAD para VLSI. (Arguente).Universidade de Aveiro, Janeiro de 1993.

José Higino Gomes Correia

Trabalho de Síntese: Processamento de Sinal Inteligente para Células de Carga.(Arguente).Aula teórico-prática: Estudo e Aplicações de Condensadores Comutados. (Arguente).Universidade do Minho, Janeiro de 1994.

4.3.2 Mestrado

Mário Rui Fonseca dos Santos Gomes

Arguente da Dissertação intitulada Sistema Gráfico Interactivo para Definição eRepresentação de Redes Eléctricas, na Universidade Técnica de Lisboa, Instituto

28

Superior Técnico (IST), em Setembro de 1984.

Rui Palma da Silva Martins

Arguente da Dissertação intitulada Amplificadores MOS para Circuitos comCondensadores Comutados, na Universidade Técnica de Lisboa (IST), em Janeiro de1985.

Gregory Gonsalves

Arguente da Dissertação intitulada Logic Synthesis with Simulated Annealing, naUniversidade de Syracuse, em Maio de 1987.

Nuno Neves Pereira Ramalho Rua

Arguente da Dissertação intitulada Sistema de Simulação Concorrente de Falhas aoNível do Interruptor, na Universidade Técnica de Lisboa (IST), em Março de 1989.

Fernando Manuel Fernandes Melício

Arguente da Dissertação intitulada GAP: Um Sistema para Colocação deComponentes em Agregados de Células Lógicas, na Universidade Técnica de Lisboa(IST), em Abril de 1989.

Carlos Mexia Almeida de Azeredo Leme

Arguente da Dissertação intitulada Conversores A/D CMOS de AproximaçõesSucessivas com Auto-Calibração para Alta Resolução, na Universidade Técnica deLisboa (IST), em Novembro de 1989.

Idalina de Jesus Mendes Videira.

Arguente da Dissertação intitulada VENICE: Um Sistema Integrado para Projecto deCircuitos Híbridos, na Universidade Técnica de Lisboa (IST), em Setembro de 1989.

Pedro Manuel Guerra e Silva Reis Santos

29

Arguente da Dissertação intitulada GHOST: Um Servidor Gráfico, na UniversidadeTécnica de Lisboa (IST), em Setembro de 1990.

Maria Isabel Garcia Abreu Simões Fernandes

Arguente da Dissertação intitulada Estudo de Algoritmos de Minimização de FunçõesBooleanas Utilizando Diagramas de Decisão Binária, na Faculdade de Engenharia daUniversidade do Porto, em Julho de 1991.

Manuel Pedro Almeida Duarte

Arguente da Dissertação intitulada Pesquisa Automática da Sequência Óptima deProdução em Linhas Galvânicas, na Faculdade de Engenharia da Universidade doPorto, em Julho de 1991.

José Carlos Alves Pereira Monteiro

Arguente da Dissertação intitulada Codificação de Máquinas de Estados em SínteseAutomática de Circuitos Lógicos, na Universidade Técnica de Lisboa (IST), emNovembro de 1992.

Nuno Cavaco Gomes Horta

Arguente da Dissertação intitulada Síntese Automática de Arquitecturas deConversores de Sinal com Redistribuição de Carga, na Universidade Técnica de Lisboa(IST), em Dezembro de 1992.

José João Henriques Teixeira de Sousa

Arguente da Dissertação intitulada Avaliação da Testabilidade Física em CircuitosDigitais Metal-Óxido-Semicondutor, na Universidade Técnica de Lisboa (IST), emOutubro de 1992.

Fernando Manuel Carvalho Nunes

Arguente da Dissertação intitulada Sintonia Automática de Filtros IntegradosAnalógicos por Aproximações Sucessivas, na Universidade Técnica de Lisboa (IST),em Setembro de 1993.

30

António Pedro Abreu Padez Casimiro

Arguente da Dissertação intitulada Desenvolvimento de Bibliotecas de CélulasTestáveis para Circuitos Integrados Digitais CMOS, na Universidade Técnica deLisboa (IST), em Julho de 1994.

Ana Maria de Sá Carneiro Leão

Dissertação intitulada ABSINT: um Circuito Integrado para Teste de CircuitosAnalógicos Através de uma Interface Digital Normalizada, na Faculdade de Engenhariada Universidade do Porto, em Março de 1994.

António José Duarte Araújo

Dissertação intitulada Os Algoritmos Adaptativos no Diagnóstico de Faltas em Cartasde Circuito Impresso Equipadas com BST, na Faculdade de Engenharia daUniversidade do Porto, apresentada em Abril de 1994.

Mário Henrique Carrasqueira Simões

Arguente da Dissertação intitulada Extracção Lógica para Análise de Testabilidade deCircuitos Digitais CMOS, na Universidade Técnica de Lisboa (IST), em Julho de 1994.

Paulo Alexandre Cardoso Salgado

Dissertação intitulada TIMEC: Um Circuito Integrado para Aplicações Ultra-sónicas,na Faculdade de Engenharia da Universidade do Porto, em Julho de 1994.

João António Tomás dos Reis Barata

Arguente da Dissertação intitulada Sistema Electrónico para Monitorização de umVeículo Eléctrico; Estudo dos Efeitos da Interferência Electromagnética, naUniversidade Técnica de Lisboa (IST), em Setembro de 1994.

Adrian Edward de Nova Friburgo Pearce

31

Arguente da Dissertação intitulada Filtro Anti-Sobreposição Integrado para Sinais deVídeo na Universidade Técnica de Lisboa (IST), em Fevereiro de 1995.

Mário Rui Gil Saraiva

Arguente da Dissertação intitulada Desenvolvimento de Sensores de Corrente para aDetecção de Falhas em Circuitos Integrados, na Universidade Técnica de Lisboa (IST),em Junho de 1995.

Hugo Jorge Ferreira de Carvalho

Dissertação intitulada HAL5 II: Um Circuito Integrado de Aplicação Específica paraImplementação de um Terminal ATM, na Faculdade de Engenharia da Universidade doPorto, em Outubro de 1996.

Joaquim José de Castro Ferreira

Arguente da Dissertação intitulada Especificação e Projecto de um Gestor de MemóriaIntegrado para uma Arquitectura MIMD de Memória Distribuída, na Universidade deAveiro, em Janeiro de 1997.

Luís António Botas Guerra Simãozinho

Arguente da Dissertação intitulada Desenvolvimento de um Sistema Electrónico deVigilância Utilizando Técnicas de Modelação Oreintadas por Objectos, naUniversidade Técnica de Lisboa (IST), em Abril de 1997.

Rui Filipe Marques Chibante

Arguente da Dissertação intitulada Contributo para a Avaliação da Licenciatura emEngenharia Electrotécnica e de Computadores da FEUP, na Faculdade de Engenhariada Universidade do Porto (FEUP), em Março de 1999.

4.3.3 Doutoramento

Mehmet Yanilmaz

32

Arguente da Dissertação intitulada Circuit Simulation Using Table Look-upTechniques, submetida para obtenção do Grau de Philosophy Doctor na Universidadede Syracuse, em Dezembro de 1986.

José António Tenreiro Machado.

Dissertação intitulada Gestão dos Recursos Estruturais no Controlo de RobotsManipuladores, submetida para obtenção do Grau de Doutor em EngenhariaElectrotécnica e de Computadores pela Faculdade de Engenharia da Universidade doPorto, em Maio de 1989.

Maria Helena Sarmento

Arguente da Dissertação intitulada Representação e Gestão dos Dados em Projecto deSistemas Electrónicos, submetida para obtenção do Grau de Doutor em EngenhariaElectrotécnica e de Computadores pela Universidade Técnica de Lisboa, em Junho de1990.

José Manuel Martins Ferreira

Arguente da Dissertação intitulada O Teste de Cartas de Circuito Impresso com BST:Arquitectura de um Controlador Residente e Geração Automática do Programa deTeste, submetida para obtenção do Grau de Doutor em Engenharia Electrotécnica pelaFaculdade de Engenharia da Universidade do Porto, em Julho de 1992.

Aires Manuel Araújo Veloso

Arguente da dissertação intitulada Hardware C++: Uma Linguagem orientada porObjectos para Especificação Multinível de Sistemas Digitais, submetida para obtençãodo Grau de Doutor pela Universidade de Aveiro, em Julho de 1996.

Henrique Manuel Dinis dos Santos

Arguente da Dissertação intitulada Metodologias de Especificação e Análise deSistemas Digitais: Desenvolvimento de um Controlador APA (GLiTCH), submetidapara obtenção do Grau de Doutor pela Universidade do Minho, em Julho de 1996.

Vasco Afonso da Silva Branco

33

Dissertação intitulada Interacção Intuitiva em Sistemas Compuationais de Apoio aoDesign, submetida para obtenção do Grau de Doutor em Engenharia Electrotécnicapela Faculdade de Engenharia da Universidade do Porto, em Fevereiro de 1997.

Nuno Cavaco Gomes Horta

Dissertação intitulada Síntese Automática de Sistemas de Conversão de Sinal a Partirde Descrições ao Nível do Algoritmo, submetida para obtenção do Grau de Doutor emEngenharia Electrotécnica e de Computadores pela Universidade Técnica de Lisboa(IST), em Julho de 1997.

José Carlos dos Santos Alves

Arguente da dissertação intitulada Processadores Dedicados - Concepção e Realizaçãoem Sistemas Digitais Reconfiguráveis submetida para obtenção do Grau de Doutor emEngenharia Electrotécnica pela Faculdade de Engenharia da Universidade do Porto, emOutubro de 1997.

José Alberto Peixoto Machado da Silva

Dissertação intitulada Teste de Circuitos Analógicos e Mistos por Correlação daCorrente de Alimentação e da Tensão de Saída, submetida para obtenção do Grau deDoutor em Engenharia Electrotécnica pela Faculdade de Engenharia da Universidadedo Porto, em Outubro de 1998.

Fernando Manuel Duarte Gonçalves

Arguente da dissertação intitulada Extracção e Amostragem de Faltas Orientadas porDefeitos Físicos em Circuitos Integrados VLSI, submetida para obtenção do Grau deDoutor em Engenharia Electrotécnica e de Computadores pela Universidade Técnicade Lisboa (IST), em Março de 1999.

José António Soares Augusto

Arguente da dissertação intitulada Simulação e Diagnóstico de Faltas em CircuitosAnalógicos, submetida para obtenção do Grau de Doutor em EngenhariaElectrotécnica e de Computadores pela Universidade Técnica de Lisboa (IST), emJulho de 1999.

34

Gustavo Ribeiro da Costa Alves

Arguente da dissertação intitulada Projecto para Teste e Depuração com base nasArquitecturas 1149.1 e P1149.4, submetida para obtenção do Grau de Doutor emEngenharia Electrotécnica e de Computadores pela Faculdade de Engenharia daUniversidade do Porto (FEUP), em Julho de 1999.

4.3.4 Equivalência de Doutoramento

José António Batista Fortes(PhD, University of Southern California, USA)

Dissertação intitulada Algorithm Transformation for Parallel Processing and VLSIArchitecture Design, para equivalência a Doutoramento na Universidade Técnica deLisboa (IST), em Fevereiro de 1989.

António Manuel Morgado Brandão Leal(PhD, Carnegie-Mellon University, USA)

Dissertação intitulada Performance Directed Layout Synthesis, para equivalência aoGrau de Doutor em Engenharia Electrotécnica e de Computadores, pela UniversidadeTécnica de Lisboa (IST), em Fevereiro de 1992.

Luís Miguel Teixeira D'Ávila Pinto da Silveira(PhD, Massachusetts Institute of Technology, USA)

Dissertação intitulada Model Order Reduction Techniques for Circuit Simulation, paraequivalência ao Grau de Doutor em Engenharia Electrotécnica e de Computadores,pela Universidade Técnica de Lisboa (IST), em Janeiro de 1995.

José Augusto Domingues Fernandes Lima(PhD, Syracuse University, USA)

Dissertação intitulada Introducing Syntactic Methods in VLSI Design ProblemRepresentation: An Application to High Order Non-Slicing Floorplanning, paraequivalência ao Grau de Doutor pela Universidade do Minho, em Abril de 1995.

35

Mário Jorge Costa Gaspar da Silva(PhD, University of California - Berkeley, USA)

Dissertação intitulada Active Documentation for VLSI Design, para equivalência aoGrau de Doutor pela Universidade Técnica de Lisboa (IST), em Julho de 1995.

João Paulo Marques da Silva(PhD, University of Michigan )

Dissertação intitulada Search Algorithms for Satisfiability Problems in CombinationalSwitching Circuits, para equivalência ao Grau de Doutor pela Universidade Técnica deLisboa (IST), em Outubro de 1995.

José João Henriques Teixeira de Sousa(PhD, Imperial College, University of London, UK)

Dissertação intitulada Diagnosis of Interconnect Defects in Electronic Assemblies, paraequivalência ao Grau de Doutor pela Universidade Técnica de Lisboa (IST), emSetembro de 1998.

4.3.5 Outros

Fernando Manuel Rosmaninho Morgado Ferrão Dias

Génération des Vecteurs de Test par Ordonnancement. Diplôme d' ÉtudesApprofondies de l' Université Joseph Fourier, Grenoble. Reconhecimento deHabilitações pela Universidade de Aveiro, em Janeiro de 1996.

Ana Luísa Lopes Antunes

Synthése de Circuits Conformes au Standard Boundary-Scan. Diplôme d' ÉtudesApprofondies de l' Université Joseph Fourier, Grenoble. Reconhecimento deHabilitações pela Universidade de Aveiro, em Janeiro de 1996.

Membro do Júri e Relator, no Concurso para Professor Associado no GrupoDisciplinar de Informática da Escola de Engenharia da Universidade do Minho,realizado em Junho de 1999.

36

4.4 Apresentações científicas e técnicas por convite

Indicam-se, por ordem cronológica, comunicações e apresentações que foi convidado a

realizar, entidade responsável pelo convite, local e data.

Binary Decision Diagrams: From Abstract Representations to PhysicalImplementations.

CAD and Semiconductor Division, General Electric Company, Research Triangle Park,North Carolina, USA, em Junho de 1983.

Aplicações de Diagramas de Decisão Binária em CAD para VLSI.

Texas Instruments de Portugal, Maia, Maio de 1986.

Automatic Synthesis and Layout of Multiplexer Trees.

ECE Dept., Syracuse University, Maio de 1987.

Research on Boundary Scan Test Implementation.

Center for Advanced Technology and CASE Applications, Syracuse, NY, em Agostode 1989.

Promoting and Disseminating Microelectronics in Portugal

Apresentação convidada no Painel Concerted Technology Access for SMEs, incluído naESPRIT Conference, em Bruxelas, 1991.

Analog testing

Palestra convidada incluída no Workshop "Improvement in the Efficiency of AnalogTesting" organizado pelo EATIG (European Analog Technical Interest Group), emMilão, Setembro de 1991.

AICI — A Microelectronics Special Action in Portugal

Apresentação incluída no 1st MEDCHIP Workshop, organizado pelo ESPRIT BasicResearch Working Group 7307, em Taormina, Itália, em Abril de 1993.

37

Microelectronics for SMEs — The Portuguese Experience

Apresentação incluída no Microelectronics Information Day organizado em Atenas,Grécia, pela INTRACOM S.A., em Janeiro de 1996.

Standard Infrastructures for Mixed-Signal Testing

Universidade de Macau, Junho de 1999.

Basic Aspects of Testing and Design for Testability

Chinese University of Hong-Kong, Junho de 1999.

38

5. Gestão Universitária

Descrevem-se nesta secção, por ordem cronológica inversa da data de início de funções,os aspectos principais da participação em actividades de gestão universitária ao nível doDepartamento, da Faculdade de Engenharia e da Universidade do Porto.

Desde 1992

Departamento

Tomou posse como Director da Licenciatura em Engenharia Electrotécnica e deComputadores (LEEC) da FEUP em 1992, cargo que vem a desempenhar até àpresente data.

Na qualidade de Director de Curso tem vindo a garantir toda a gestão corrente daLEEC, bem como os aspectos de planeamento e de coordenação curricular que lheincumbem. Com o Presidente do DEEC foi responsável pelo processo deavaliação externa da LEEC, por parte da Fundação das UniversidadesPortuguesas, e pelo processo de acreditação do Curso pela Ordem dosEngenheiros.

A LEEC é frequentada por cerca de mil e duzentos alunos e envolve na sua leccionação mais decem docentes. O trabalho do Director de Curso implica responsabilidade pelas actividades degestão corrente da LEEC que incluem:

- a preparação da proposta de distribuição de serviço docente- a elaboração de horários e mapas de exames- os processos de inscrição em turmas, ramos e disciplinas optativas- a selecção de candidatos por concursos especiais- a análise de pedidos de equivalência de planos de estudos- análise de todos os requerimentos, exposições, e pedidos de atenção a situações

excepcionais invocadas pelos alunos- participação nos processos de selecção e contratação de novos docentes

O Director de Curso é apoiado por dois assessores, e por um conjunto de Comissões permanentes,cuja actividade coordena:

- Comissão de Inscrições- Comissão de Horários- Comissões de Equivalências (Cursos e Planos de Estudos)

e por um conjunto de Responsáveis de Ano/Ramo (um para cada uma dos três primeiros anos, eum por cada Ramo da LEEC), para questões de carácter operacional da Coordenação Curricular.

De acordo com o Regulamento do DEEC o Director de Curso faz parte da ComissãoCoordenadora do DEEC e da sua Comissão Restrita.

39

Faculdade

Na qualidade de Director da LEEC é membro do Conselho Pedagógico da FEUP, desde1992. Durante esse período o Conselho Pedagógico realizou e aprovou:

Revisão e reformulação das Normas Gerais de Avaliação aplicáveis a todas asLicenciaturas da FEUP;

Institucionalização de Inquéritos Pedagógicos preenchidos anonimamente pelosalunos, avaliando a qualidade das disciplinas e o desempenho dos docentes;

Reformulação do Calendário Escolar;

Aprovação de um regime de prescrições que entrará em vigor no ano lectivo de2000/2001.

Foi eleito Presidente do Conselho Pedagógico da FEUP em Outubro de 1993, e reeleitopara os mandatos que se seguiram até hoje.

Por inerência do cargo de Presidente do Conselho Pedagógico é:

Membro da Comissão Coordenadora do Conselho Científico da FEUP

Membro da Assembleia de Representantes da FEUP.

Universidade

É membro do Senado da Universidade do Porto e da sua Secção Pedagógica, desde1993, por inerência do cargo de Presidente do Conselho Pedagógico da FEUP.

1989 - 91

Responsável pelo Perfil de Informática Industrial do Curso de Mestrado em EngenhariaElectrotécnica e de Computadores da FEUP.

1987 - 90

Responsável pelo Laboratório de Computação do DEEC. Coordenou a elaboração da

40

proposta de especificação, e a aquisição do equipamento que permitiu construir aprimeira rede interligando os computadores do DEEC, embrião da actual rede da FEUP.

1985/86

Representante do DEEC e Presidente da Comissão de Utentes de Recursos Informáticos(CURI) da FEUP.

1984 - 86

Membro da comissão de Coordenação Pedagógica do DEEC.

1977/78

Foi Presidente da primeira Assembleia de Representantes da FEUP

41

6. Outras actividades

Menciona-se aqui actividades não incluídas em secções anteriores, ligadas com gestãonão universitária, com actividade em missões de nomeação governamental, e comfunções de avaliação e de organização de encontros científicos. Dentro de cadasubsecção as diferentes acções são apresentadas por ordem cronológica inversa.

Missões

1999

Nomeado Delegado Nacional ao 5º Programa-Quadro de I&D da ComunidadeEuropeia para o Programa "Sociedade da Informação", por despacho do SenhorMinistro da Ciência e Tecnologia de 25 de Janeiro de 1999.

Como Delegado Nacional participa nas reuniões do Comité de Gestão (ISTCommittee) responsável pelo acompanhamento do Programa e por todas asdecisões relacionadas com a selecção e contratação de propostas submetidas.

O Programa da Sociedade da Informação (IST — Information Society Technologies)resulta da integração de três anteriores importantes Programas do 4º ProgramaQuadro (ESPRIT, ACTS e Programa das Aplicações Telemáticas) e tem umorçamento de 3925 MECU para o período de 4 anos que termina em Dezembro de2002. Abrange um domínio de grande extensão e de grande relevância no actualcontexto de desenvolvimento de indústrias da informação e da comunicação. Trata-se de um Programa muito complexo e de difícil acompanhamento, no qual os doisDelegados Nacionais são apoiados por um conjunto de peritos, nomeados para asdiferentes acções-chave, e pelos Serviços do ICCTI, Instituto de Coperação Científcae Tecnológica Internacional.

1994-98

Delegado Nacional Efectivo ao Programa de I&D da Comunidade Europeia paraas Tecnologias da Informação — ESPRIT (European Strategic Programme forResearch in Information Technologies) — durante a totalidade do 4º ProgramaQuadro.

Em termos de orçamento o ESPRIT foi o mais importante programa de I&D daComunidade Europeia, no 4º Programa Quadro. A sua contribuição, em volumefinanceiro, para a Investigação que em Portugal se realiza neste domínio, excedeu

42

largamente os valores disponíveis no conjunto dos programas nacionais.

Foi membro do Comité de Gestão do Programa ESPRIT (ITC — InformationTechnology Committee), órgão responsável pelo acompanhamento da execuçãodo Programa e pelas decisões de financiamento de propostas de acções de I&D aele submetidas.

1990-94

Membro da Comissão de Orientação Estratégica do GATIE (Grupo de Apoio àsTecnologias da Informação e Electrónica) órgão consultivo do Ministério daIndústria e Energia para acompanhamento do PITIE (Programa Integrado paraas Tecnologias da Informação e Electrónica).

Este órgão consultivo elaborou os terms of reference, e encomendou e avaliouum conjunto de estudos sobre tecnologias, indústria e mercado, nomeadamente:

Estudo sobre tecnologias de microelectrónica e componentes;Estudo sobre CIM em Portugal (1ª parte);Estudo das indústrias de software e sistemas de informação;Estudo da indústria electrónica e de telecomunicações;Estudo sobre CIM em Portugal (2ª parte);Estudo sobre a indústria de equipamentos electrónicos, informáticos e

periféricos;Estudo sobre a electrónica automóvel em Portugal.

Foi Vice-Presidente do Grupo de Microelectrónica do GATIE.

1993

Integrou o Grupo de Trabalho nomeado pelo Secretário de Estado da Ciência eTecnologia, em Maio de 1993, que elaborou um Relatório sobre o Programa deMicrotecnologias e Materiais Avançados.

Avaliação de Projectos

Participação como Project Reviewer nas sessões de revisão e avaliação do ProjectoESPRIT GAME, Special Action for Micro-electronics in Spain, que tiveram lugarem Madrid em Maio de 1994, em Novembro de 1995 e em Setembro de 1996.

43

Avaliação de Projectos de I&D submetidos em resposta a uma Call na acçãointitulada Concerted Technology Access for SMEs (Programa ESPRIT -Microelectronics). Bruxelas, Março de 1992.

Avaliação de Projectos de I&D submetidos em resposta a uma Call na área deMicroelectrónica (CAD), do Programa ESPRIT. Bruxelas, Novembro de1991.

Avaliação de Projectos submetidos ao Programa CYTED (Programa Ibero-Americano de Ciência y Tecnologia para el Desarrollo).

Avaliação de um Projecto submetido a um Concurso para Investigação emConsórcio, promovido pela Agência de Inovação

Revisão de artigos para publicação

Colaboração na revisão de artigos submetidos para apresentação em conferências epublicação em revistas:

5th International Conference on Electronics, Circuits and Systems (ICECS), 1998.

International Symposium on Industrial Electronics (ISIE), 1997.

Midwest Symposium on Circuits and Systems (MWSCAS), 1995.

International Conference on Design of Circuits and Integrated Systems (DCIS),desde 1995.

International Test Conference, (ITC), desde 1994.

European Test Conference /ETC), 1992, 1993.

IEEE Transactions on Circuits and Systems, Part I

International Journal of Computer Aided VLSI Design

VLSI Design

Organização de encontros científicos

International Conference on Design of Circuits and Integrated Systems (DCIS).Chairman DCIS'2001, a realizar no Porto, em Novembro de 2001.

44

Membro do Organizing Committee, desde 1995.

5th International Conference on Electronics, Circuits and Systems (ICECS'98)Membro do Technical Program Committee, 1998.Co-organizador e Chair de uma sessão especial "Analogue and Mixed-Signal

Testing"

International Meeting on Vector and Parallel Processing (VecPar'96, VecPar'98 eVecPar2000)

Membro do Local Advisory Organizing Committee, 1996, 1998 e 2000.

30th Midwest Symposium on Circuits and SystemsMembro do Local Committee, 1987.

Encontro Nacional para o Desenvolvimento das Indústrias Eléctricas eElectrónicas (ENDIEL), várias edições.

Moderador/Presidente de sessões técnicas.

2º e 3º Simpósios Internacionais de Electrónica das TelecomunicaçõesModerador/Presidente de sessões técnicas.

45

7. Prémios

Diploma do Prémio ANIMEE de Inovação e Criatividade "como mérito ao interesse,novidade e utilidade" do trabalho Um ASIC para o Controlo de Tempo e Temperaturaem Fornos e Grelhadores Domésticos, no ENDIEL, Junho de 1991.

Fulbright Visiting Schollar Grant, (pós-doutoramento), 1986/87, para ensino einvestigação nos Estados Unidos.

Travel grant do Special Interest Group on Design Automation da Association forComputing Machinery (ACM) para apresentação de uma comunicação na 20th DesignAutomation Conference, em Junho de 1983.

Travel grant e isenção de propinas oferecidos pela Fundação Fulbright e pela ComissãoCultural Luso-Americana, em 1978, para início de estudos de pós-graduação naUniversidade de Syracuse.

Prémio pecuniário oferecido pelo Banco Comercial de Angola, ao melhor aluno do 5ºano do Liceu Nacional Salvador Correia, em Luanda, em 1966.

46

8. Publicações

1. Trabalhos publicados em Revistas ou Actas de Conferências Internacionais

Hélio S. Mendonça, J. Machado Silva, J. S. Matos, "ADC Testing Using Joint Time-Frequency Analysis", 3rd International Conference on Advanced A/D and D/A ConversionTechniques and their Applications, Glasgow, Reino Unido, Julho 1999.

J. Machado da Silva, L. C. Laranjeira, J. S. Matos, "A Method for Testing Analog ClustersUsing IEEE P1149.4", 5th IEEE International Mixed Signal Testing Workshop, Whistler,British Columbia, Canada, Junho, 1999.

J. Machado da Silva, J. S. Duarte, J. S. Matos, "Test of a SC Filter Using Cross-Correlationand Reconfigurable Hardware", 5th IEEE International Mixed Signal Testing Workshop,Whistler, British Columbia, Canada, Junho, 1999.

J. Carlos Alves, J. Canas Ferreira, C. Albuquerque, José F, Oliveira, J. Soeiro Ferreira e J.Silva Matos, "Fafner — Accelerating Nesting Problems with FPGAs", IEEE Symposium onField-Programmable Computing Machines (FCCM'99), Napa Valley, CA, Abril, 1999.

A. J. Araújo, V. C. Pera, C. C. Espain, J. S. Matos, "A Vector Quantizer Architecture for anAutomatic Speech Recognizer", Proceedings of the XIII Design of Circuits and IntegratedSystems Conference, (DCIS'98), pp. 224-228, Madrid, Novembro 1998.

Luís César Laranjeira, José Machado Silva e José Silva Matos, "A Method for TestingAnalogue and Mixed-Signal Clusters Using IEEE P1149.4", Proceedings of the XIII Designof Circuits and Integrated Systems Conference, (DCIS'98), pp. 432-437, Madrid, Novembro1998.

João Canas Ferreira, José Silva Matos, "Application Development for DynamicallyReconfigurable Co-Processors", Proceedings of the XIII Design of Circuits and IntegratedSystems Conference, (DCIS'98), pp. 490-495, Madrid, Novembro 1998.

Jorge S. Duarte, José Machado da Silva, José Silva Matos, "A Configurable Analogue andMixed-Signal Tester Board", Proceedings of the XIII Design of Circuits and IntegratedSystems Conference, (DCIS'98), pp. 610-615, Madrid, Novembro 1998.

J. Canas Ferreira, J. Carlos Alves, C. Albuquerque, José F. Oliveira, J. Soeiro Ferreira, J. SilvaMatos, "A Flexible Custom Computing Machine for Nesting Problems", Proceedings of theXIII Design of Circuits and Integrated Systems Conference, (DCIS'98), pp. 686-691, Madrid,Novembro 1998.

José S. Matos e José Machado da Silva, "Mixed-Signal Board Level DfT Techniques Using

47

IEEE P1149.4", Proceedings of the 5th IEEE International Conference on Electronics,Circuits and Systems (ICECS'98), Lisboa, Portugal, Setembro, 1998.

J. Canas Ferreira, J. C. Alves, C. Albuquerque, José F. Oliveira, José S. Ferreira e José S.Matos, "Flexible Hardware Acceleration for Nesting Problems", Proceedings of the 5th IEEEInternational Conference on Electronics, Circuits and Systems (ICECS'98), Lisboa, Portugal,Setembro, 1998.

J. Canas Ferreira, J. S. Matos, "Mixed-Hardware/Software Applications on DynamicallyReconfigurable Hardware", Proceedings of the 5th IEEE International Conference onElectronics, Circuits and Systems (ICECS'98), Lisboa, Portugal, Setembro, 1998.

J. C. Alves, J. S. Matos, "RVC - A Reconfigurable Coprocessor for Vector ProcessingApplications", Proceedings of the 6th Annual IEEE Symposium on Field-ProgrammableCustom Computing Machines (FCCM'98), Nappa Valley, CA, USA, Abril 1998.

João Canas Ferreira e José Silva Matos, "A Prototype System for Rapid ApplicationDevelopment Using Dynamically Reconfigurable Hardware", Proceedings of the 6th AnnualIEEE Symposium on Field-Programmable Custom Computing Machines (FCCM'98), NappaValley, CA, USA, Abril 1998.

José Machado da Silva, Ana C. Leão, José C. Alves, e José Silva Matos, "Implementation ofMixed Current/Voltage Testing Using the IEEE P1149.4 Infrastructure", Proceedings of theInternational Test Conference, Washington, DC, Novembro 1997.

José Machado da Silva, Ana C. Leão, José C. Alves, e José Silva Matos, "Experiments onMixed Current/Voltage Testing Using the IEEE P1149.4 Infrastructure", Proceedings of theXII Design of Circuits and Integrated Systems Conference, pp. 39-44, Sevilha, Novembro1997.

J. C. Alves, A. Puga, L. Corte-Real, J. S. Matos, "FPGA Implementation of a VectorProcessor for Higher Order Moments Estimation", Proceedings of the XII Design of Circuitsand Integrated Systems Conference, Sevilha, Novembro 1997.

J. C. Ferreira, A. C. Leão, J. M. da Silva, e J. S. Matos, "High-Level Test Specification andPlanning for Mixed-Signal Boards with Boundary-Scan", Proceedings of the XII Design ofCircuits and Integrated Systems Conference, pp. 33-38, Sevilha, Novembro 1997.

José Machado da Silva, José C. Alves, e José Silva Matos, "Implementation and Evaluation ofMixed Current/Voltage Testing Using the IEEE P1149.4 Infrastructure", Proceedings of theIEE Colloquium on Testing Mixed Signal Circuits and Systems, Londres, Outubro 1997.

José Machado da Silva e José Silva Matos, "Using Power Supply Current Monitoring andP1149.4 for Parametric Testing of Passive Components", Proceedings of the IEEEInternational Symposium on Circuits and Systems, pp. 2713-2716, Hong Kong, Junho 1997.

J. C. Alves, A. Puga, L. Corte-Real, J. S. Matos, "A Vector Architecture for Higher-OrderMoments Estimation", Proceedings ICASSP'97, International Conference on Accoustics,Speech and Signal Processing, pp. 4145-4148, Munique, Abril 1997.

48

J. C. Alves, J. S. Matos, "An Efficient Co-processor for the Estimation of Higher-OrderMoments — ProHos-1" Proceedings of the X Conference on Design of Circuits andIntegrated Systems, SICD/DCIS'96, pp. 457-462, Sitges, Espanha, Novembro 1996.

José Machado da Silva e José Silva Matos, "Parametric Testing of Passive Components UsingPower Supply Current Monitoring", Proceedings of XI Conference on Design of IntegratedCircuits and Systems pp. 119-123, Barcelona, Novembro 1996.

J. Machado da Silva, J. Silva Matos, Ian M. Bell, e Gaynor E. Taylor, "Mixed Current/VoltageObservation Towards Effective Testing of Analog and Mixed-Signal Circuits", Journal ofElectronic Testing: Theory and Applications, (JETTA), Special Issue on Mixed-SignalTesting, Volume 2, Numbers 1/2, pp. 75-88, Agosto/Outubro 1996.

J. C. Alves, A. Puga, L. Corte-Real, J. S. Matos, "Pro-Hos-1 — A Vector Processor for theEfficient Estimation of Higher-Order Moments", Proceedings of the 2nd InternationalMeeting on Vector and Parallel Processing — VecPar'96, Porto, Setembro 1996.

José Machado da Silva e José Silva Matos, "Evaluation of iDD/vOUT Cross-correlation forMixed Current/Voltage Testing of Analogue and Mixed-Signal Circuits", Proceedings of TheEuropean Design & Test Conference pp. 264-268, Paris, Março 1996.

J. Machado da Silva, J. Silva Matos, "Cross-correlation Between iDD and vOUT for TestingAnalogue Circuits," Proceedings of the X Conference on Design of Circuits and IntegratedSystems, SICD/DCIS'95, Zaragoza, Novembro 1995.

J. C. Alves, J. S. Matos, "Integrating Run-Time Reconfigurability into High-Level Synthesis: ASimulated Annealing Approach", Proceedings of the X Conference on Design of Circuits andIntegrated Systems, SICD/DCIS'95, Zaragoza, Novembro 1995.

J. Machado da Silva, J. Silva Matos, "Mixed Current/Voltage Testing of Analogue and Mixed-Signal Circuits," Proceedings of the IEEE International Workshop on IDDQ Testing, Outubro1995.

J. Machado Silva, José Silva Matos, Ian M. Bell, Gaynor E. Taylor, "Cross-correlationBetween iDD and VOUT Signals for Testing Analog Circuits", IEE Electronics Letters,September 14th, 1995.

J. Machado Silva, José S. Matos, Ian M. Bell, Gaynor E. Taylor, "Use of Power SupplyCurrent and Output Voltage Observation for Testing Large Mixed-Signal Devices,"Proceedings of the 38th Midwest Symposium on Circuits and Systems, Rio de Janeiro, Agosto1995.

J. C. Alves, José S. Matos, "A Simulated Annealing Approach for High-Level Synthesis withReconfigurable Functional Units," Proceedings of the 38th Midwest Symposium on Circuitsand Systems, Rio de Janeiro, Agosto 1995.

João C. Ferreira, Ana C. Leão, José S. Matos, "BST-based Test Generation for Mixed-SignalBoards," Proceedings of the International Mixed-signal Testing Workshop, Grenoble, France,Junho 1995.

49

J. Silva Matos, J. C. Ferreira, A. C. Leão, J. M. Silva, "An Approach to the TestabilityImprovement of Mixed-Signal Boards," Proceedings of the IEEE International Symposium onCircuits and Systems, London, Junho 1994.

J. Canas Ferreira, A. Carneiro Leão, J. Machado da Silva, J. Silva Matos, "Architecture ofTest Support ICs for Mixed-Signal Testing," Proceedings of the 12th IEEE VLSI TestSymposium, Filadélfia, USA, Abril 1994.

J. Canas Ferreira, A. Carneiro Leão, J. Machado da Silva, J. Silva Matos, "An IC Architecturefor Board-Level Mixed-Signal Test Support," Proceedings of the MediterraneanElectrotechnical Conference—MELECON'94, Antalya, Turquia, Abril 1994.

José S. Matos, Ana C. Leão, João C. Ferreira, "Control and Observation of Analog Nodes inMixed-Signal Boards," Proceedings of the IEEE International Test Conference, Baltimore,USA, Outubro 1993.

José S. Matos, J. M. Ferreira, F. S. Pinto, "A Boundary Scan Test Controller for HierarchicalBIST," Proceedings of the IEEE International Test Conference, Baltimore, USA, Outubro1992.

J. M. Ferreira, F. S. Pinto, José S. Matos, "A Modular Architecture for Board-Level BIST ofBoundary Scan Boards," EuroASIC Conference Proceedings, Paris, Junho 1992.

José M. Ferreira, Filipe S. Pinto, José S. Matos, "Automatic Generation of a Single-ChipSolution for Board-Level BIST of Boundary Scan Boards," European Design AutomationConference Proceedings, Março 1992.

José S. Matos, João C. Ferreira, Ana C. Leão, "Geração de Testes para Implementações daInfraestrutura Boundary Scan," Actas do IV Congresso da Sociedade Brasileira deMicroelectrónica, Julho 1991.

José S. Matos, José M. Ferreira, Filipe S. Pinto, "Auto-teste de sistemas electrónicos comBST," Actas do IV Congresso da Sociedade Brasileira de Microelectrónica, Julho 1991.

J. M. Ferreira, José S. Matos, Frans de Jong e R. G. Bennetts, "A New Algorithm forDiagnosing Interconnect Faults on Boundary Scan Boards," European Test ConferenceProceedings, 1991.

Frans de Jong, José S. Matos, José M. Ferreira, "Boundary Scan Test, Test Methodology,and Fault Modeling", Journal of Electronic Testing: Theory and Applications (JETTA), Vol.2, nº 1, pp. 77-88, Março de 1991.

José S. Matos, John V. Oldfield e Jaime F. Sasson, "Síntese e desenho Automático deCircuitos de Multiplexadores em Árvore," 3º Simpósio Internacional de Electrónica dasTelecomunicações, Porto, Junho 1988.

J. Tenreiro Machado, J. Martins Carvalho, António M. Costa, José S. Matos, "DedicatedComputer System for Robot Manipulators," Mathematical Research - Systems Analysis andSimulation 1988, Band 47, Akademie-Verlag, Berlin, 1988.

50

J. Tenreiro Machado, J. Martins Carvalho e José S. Matos, "Robot Manipulator Dynamics -Towards Better Computational Algorithms," SYROCO88, IFAC Symposium on RobotControl, Karlsruhe, Outubro 1988.

J. Tenreiro Machado, J. Martins Carvalho, António M. Costa, José S. Matos, "DedicatedComputer System for Robot Manipulators," Systems Analysis and Simulation II-Applications, Springer-Verlag, Berlin, Setembro 1988.

J. Tenreiro Machado, J. Martins Carvalho e José S. Matos, "An Efficient ComputationalScheme for Robot Manipulators," Proceedings of the IEEE International Symposium onIntelligent Control 1988, Arlington, Virginia, USA, Agosto 1988.

J. Tenreiro Machado, José S. Matos, J. Martins Carvalho, António M. Costa, "An EfficientAlgorithm for Robot Manipulators Dynamic Computation," 31st Midwest Symposium onCircuits and Systems, St. Louis, Missouri, USA, Agosto 1988.

J. Tenreiro Machado, J. Martins Carvalho e José S. Matos, "A Real-Time System for RobotManipulator Inverse Dynamics Computation," 15th IFAC/IFIP Workshop on Real-TimeProgramming, Valencia, Espanha, Maio 1988.

José S. Matos, John V. Oldfield e Jaime F. Sasson, "Automatic Synthesis and Layout ofMultiplexer Trees," Proceedings of the 30th Midwest Symposium on Circuits and Systems,Syracuse, NY, USA, Agosto, 1987.

José S. Matos, John V. Oldfield, "Binary Decision Diagrams: From Abstract Representationsto Physical Implementations," ACM IEEE 20th Design Automation Conference Proceedings,Miami Beach, Florida, Junho 1983.

José S. Matos, John V. Oldfield, "Mapping Binary Decision Diagrams into Silicon," IEEEInternational Symposium on Circuits and Systems, Newport Beach, California, USA, 1983.

2. Publicações em livros

José Silva Matos, "Computer Organization, Programming and Benchmarking, Introduction toChapter 4", in Vector an Parallel Processing - VecPar'98, Selected Papers and Invited Talks,(Editors: José M. Palma, Jack Dongarra, Vicente Hernández), Lecture Notes in ComputerScience, Springer-Verlag Berlin, 1999.

J. C. Alves, A. Puga, L. Corte-Real, J. S. Matos, "Pro-Hos-1 — A Vector Processor for theEfficient Estimation of Higher-Order Moments", Vector and Parallel Processing - VecPar'96,(Editors: José M. L. M. Palma e Jack Dongarra), Lecture Notes in Computer Science, pp. 96-107, Springer-Verlag, 1997.

José Silva Matos, The Binary Decision Diagram: A Tool For Logic Design andImplementation, PhD Dissertation, Syracuse University, Syracuse, NY, USA, Dezembro1983.

51

3. Trabalhos publicadis em Revistas ou Actas de Conferências Nacionais

J. Machado da Silva e José Silva Matos, "O Barramento de Teste Analógico IEEE P1149.4,Descrição e Exemplos de Aplicação", 3º Encontro Nacional do Colégio de EngenhariaElectrotécnica da Ordem dos Engenheiros, Matosinhos, 5-6 Junho, 1997.

José S. Matos, João C. Ferreira, Ana C. Leão, J. Machado Silva, "Test of Mixed-SignalBoards Using Test-Support ICs. Part I — Hardware", INESC Journal of Research andDevelopment, Vol. 5, No. 1, Lisboa, Jan/Jun 1995.

António J. Araújo, Paulo A. Salgado, José S. Matos, "TIMEC — Um Controlador paraAplicações de Medida com Ultra-sons," 1º Encontro Nacional do Colégio de EngenhariaElectrotécnica da Ordem dos Engenheiros, Lisboa, Maio 1994.

Ana C. Leão, João C. Ferreira, José M. Silva e José S. Matos, "Teste de CircuitosElectrónicos Analógicos a partir de um Barramento de Teste Digital Normalizado," 1ºEncontro Nacional do Colégio de Engenharia Electrotécnica da Ordem dos Engenheiros,Lisboa, Maio 1994.

J. Machado da Silva, J. Silva Matos, Ian M. Bell, Gaynor E. Taylor, "Avaliação do Teste deCircuitos Electrónicos Analógicos e Mistos (A/D) por Monitorização da Corrente deAlimentação," 1º Encontro Nacional do Colégio de Engenharia Electrotécnica da Ordem dosEngenheiros, Lisboa, Maio 1994.

Ana C. Leão, João C. Ferreira, José S. Matos, "ABSINT — Um Circuito Integrado para Testede Sistemas Electrónicos Analógico-Digitais Através de uma Interface Digital," ENDIEL'93,Porto, Abril 1993.

José C. Alves, José S. Matos, "Síntese Automática de Sistemas Digitais: Justificação e Estadoda Arte", ENDIEL'93, Porto, Abril 1993.

José M. Ferreira, Filipe S. Pinto, José S. Matos, "Um ASIC para o Controlo de Tempo eTemperatura em Electrodomésticos", ENDIEL'91, Maio 1991.

José M. Ferreira, Filipe S. Pinto, José S. Matos, "Um Processador para o Auto-Teste deCartas de Circuito Impresso com BST", ENDIEL'91, Maio 1991.

José M. Ferreira, Raul M. Vidal, João C. Ferreira , Ana C. Leão, "O Boundary Scan Test:Conceitos, Limitações e Perspectivas de Futuro", Revista Engenharia, Março de 1991, Nº5, IVSérie, pp. 39-47.

J. Tenreiro Machado, J. Martins de Carvalho, J. Silva Matos e António M. Costa, "A NewComputing System for the Control of Robot Manipulators", INESC Journal of Research andDevelopment, Vol. 1, Nº 2, Lisboa, Jul/Dez 1990.

52

José C. Alves, José S. Matos, "ATEGA: Software Gráfico para o Controlador EGA", 2ºEncontro Português de Computação Gráfica, Porto, Outubro 1989.

José M. Ferreira, José S. Matos, "O Projecto Assistido por Computador na MetodologiaBoundary Scan Test," 2ªs Jornadas Nacionais de Projecto, Planeamento e ProduçãoAssistidos por Computador, Lisboa, Maio 1989.

José M. Ferreira, José S. Matos, "Boundary Scan Test: Uma Metodologia para o Teste deSistemas Electrónicos," ENDIEL'89, Porto 1989.

Alexandre Sousa, José S. Matos, "Simulador Lógico para um Microcomputador," 2º Simpósioda Electrónica das Telecomunicações, Lisboa, Maio 1986.

José F. Oliveira, José C. Alves, Cristina S. Ferreira, José S. Matos, "Programa paraVerificação de Regras Geométricas no Projecto de Circuitos Integrados," 2º Simpósio daElectrónica das Telecomunicações, Lisboa, Maio 1986.

José S. Matos, "CAD para VLSI: Uma experiência na FEUP," ENDIEL'85, Porto, 1985.

José S. Matos, "A Automação do Projecto de Circuitos Integrados", Congresso da Ordem dosEngenheiros, 1981, Lisboa.

José S. Matos, "Um Sistema para o Projecto Automático de Circuitos Integrados", Congressoda Ordem dos Engenheiros, 1981, Lisboa.

4. Publicações Científicas e Técnicas com divulgação restrita

(Trabalhos realizados no âmbito de projectos de I&D, revestindo a forma de Relatórios Internos ouRelatórios de Deliverables. Alguns têm natureza confidencial, no quadro das regras de protecção depropriedade intelectual que regiam os consórcios no âmbito dos quais foram desenvolvidos).

Hélio Mendonça, J. Machado Silva, J. S. Matos, "Métodos de Processamento Digital de Sinalpara Aplicação em Teste Analógico e Misto", Relatório do Projecto AUTCAM, Outubro1997.

J. Machado Silva, J. S. Matos, "Defeitos em Cartas de Circuito Impresso", Relatório doProjecto AUTCAM, Outubro 1997.

J. Silva Matos, J. Canas Ferreira, "Contribution to Deliverable 1.2.J — Prototyping of aBoard-level Testability Tool", ESPRIT III-6138-ARTEMIS, Maio 1995.

J. Silva Matos, J. Canas Ferreira, "Contribution to Deliverable 1.2.I — Specification of BoardLevel Mixed Signal Testability Tools Based on Boundary-Scan Access and Principles",ESPRIT III-6138-ARTEMIS, Maio 1994.

J. Silva Matos, J. Canas Ferreira, J. Machado da Silva, "Contribution to Deliverable 1.1.F —

53

Mixed Signal Testability Requirements", ESPRIT III-6138-ARTEMIS, Março 1994.

J. Silva Matos, J. Canas Ferreira, Ana C. Leão, J. Machado da Silva, "Contribution toDeliverable 1.2.H— Overview of BST Applications for IC and PCB Level", ESPRIT III-6138-ARTEMIS, Junho 1993.

J. Silva Matos, "Mixed Signal Activities at INESC Porto", Contribution to Deliverable 1.1.A— General Overview of Current Status in Mixed Signal Testing, ESPRIT III-6138-ARTEMIS, Abril 1993.

José M. Fereira, Filipe S. Pinto, José S. Matos, "Projecto de um ASIC para o Controlo deTempo e Temperatura", Relatório Interno, INESC, Julho 1992.

Ferreira, J. M., Matos, J. S. and Jong, F., "Verification of TPG Procedures for BST Boardswith Additional ST-Clusters", Relatório R4.4, ESPRIT2478 (Research into Boundary ScanTest Implementation), Março 1992.

Ferreira, J. M., Araújo, A. J., Pinto, F. S., Tavares, J. A., Alves, G. R. e Matos, J. S,"Especificação da Arquitectura Global do Testador", Relatório nº 2, Projecto JNICTPMCT/TIT/937/90 (Sistema de Validação e Teste de Cartas de Circuito Impresso com BST),Novembro de 1991.

Ferreira, J. C., Matos, J. S., e Leão, A. C, "TPG for BIST-Equipped Boundary ScanCircuitry", Relatório D1.3, ESPRIT 2478 (Research Into Boundary Scan Implementation),Outubro 1991.

Ferreira, J. M., Matos, J. S. e Pinto, F. S., "Definição de Requisitos", Relatório nº 1, ProjectoJNICT PMCT/TIT/937/90 (Sistema de Validação e Teste de Cartas de Circuito Impresso comBST), Julho de 1991.

José M. Fereira, Filipe S. Pinto, José S. Matos, "Projecto de um Processador para o Auto-teste de Cartas de Circuito Impresso com BST", Relatório Interno, INESC, Julho 1991.

Ferreira, J. M., Matos, J. S. and Jong, F., "Verification of TPG Procedures for F-BSTBoards", Relatório R4.3, ESPRIT2478 (Research into Boundary Scan Test Implementation),Junho 1991.

Ferreira, J. M., Matos, J. S. and Jong, F., "High Level Specification of TPG Procedures for F-BST Boards", Deliverable D4.2, ESPRIT2478 (Research into Boundary Scan TestImplementation), Agosto 1990.

Matos, J. S., Ferreira, J. C., Leão, A. C., e Teixeira, J. P., "Test Pattern Generation For theOn-Chip Boundary Scan Infrastructure (without BIST)", Relatório D1.2, ESPRIT 2478(Research Into Boundary Scan Implementation), Julho 1990.

Ferreira, J. M., Matos, J. S. and Jong, F, "Test Pattern Generation Methodology for FullBoundary Scan Test", Deliverable D4.1, ESPRIT2478 (Research into Boundary Scan TestImplementation), Dezembro 1989.

54

5. Artigos de divulgação científica e tecnológica

José Silva Matos, "A Microelectrónica na FEUP: Acreditar no Futuro", Revista Engenharia,Nº 8, IV Série, Abril/Junho 1992.

José Silva Matos, "As Comunicações e a Microelectrónica", publicado em suplemento dosemanário O Independente, 24 de Janeiro, 1992

6. Outros

(Trabalhos apresentados sob a forma de posters em workshops e encontros científicos com processos deselecção rigorosos mas sem publicação em Actas).

J. Machado Silva, J. Silva Matos, "Implementation of Mixed Current/Voltage Testing ofAnalogue and Mixed-Signal Circuits", 20th Workshop on CAD for VLSI in Europe(CAVE'95), Kenmare, Irlanda, Dezembro 1995.

J. Silva Matos, J. C. Ferreira, A. C. Leão, J. M. Silva, "Analog Testing Using the 1149.1 BusStandard," 21st CAVE Workshop, Sesimbra, Maio 1994.

J. Machado da Silva, J. Silva Matos, Ian M. Bell, Gaynor E. Taylor, "Power Supply CurrentTesting of Large Mixed-Signal Devices," 21st CAVE Workshop, Sesimbra, Maio 1994.

José C. Alves, J. Silva Matos, "Architectures for Reconfigurable Co-processors Based onFPGAs," 21st CAVE Workshop, Sesimbra, Maio 1994.

J. Machado da Silva, J. Canas Ferreira, A. Carneiro Leão, J. Silva Matos, "Using IEEE 1149.1to Control and Observe Analogue Nodes in Mixed-Signal Boards," First Open WorkshopESPRIT III Archimedes, Hannover, Junho 1993.

55

9. Citações

Artigos incluídos nas Publicações Produção Científica Nacional ReferenciadaInternacionalmente 1995, 1996 e 1997, editadas pelo Observatório das Ciências e dasTecnologias do Ministério da Ciência e da Tecnologia, e elaboradas com base no NationalCitation Report for Portugal do Institute for Scientific Information.

J. C. Alves, A. Puga, L. Corte-Real, J. S. Matos, "Pro-Hos-1 — A Vector Processorfor the Efficient Estimation of Higher-Order Moments", Vector and ParallelProcessing - VecPar'96, (Editors: José M. L. M. Palma e Jack Dongarra), LectureNotes in Computer Science, pp. 96-107, Springer-Verlag, 1997.

José Machado da Silva e José Silva Matos, "Evaluation of iDD/vOUT Cross-correlationfor Mixed Current/Voltage Testing of Analogue and Mixed-Signal Circuits",Proceedings of The European Design & Test Conference pp. 264-268, Paris, Março1996.

J. Machado da Silva, J. Silva Matos, Ian M. Bell, e Gaynor E. Taylor, "MixedCurrent/Voltage Observation Towards Effective Testing of Analog and Mixed-SignalCircuits", Journal of Electronic Testing: Theory and Applications, (JETTA), SpecialIssue on Mixed-Signal Testing, Volume 2, Numbers 1/2, pp. 75-88, Agosto/Outubro1996.

J. Machado Silva, José Silva Matos, Ian M. Bell, Gaynor E. Taylor, "Cross-correlation Between iDD and VOUT Signals for Testing Analog Circuits", IEEElectronics Letters, September 14th, 1995.

Listagem de artigos que fazem referência a trabalhos constantes da Lista de Publicações

Yeong-Ruey Shieh and Cheng-Wen Wu, "Control and Observation Structures for AnalogCircuits", IEEE Design and Test of Computers, Maio-Junho de 1998.

Trabalho referido (entre 12):

José S. Matos, Ana C. Leão, João C. Ferreira, "Control and Observation ofAnalog Nodes in Mixed-Signal Boards," Proceedings of the IEEE InternationalTest Conference, Baltimore, USA, Outubro 1993.

56

M. Renovell, F. Azaïs and Y. Bertrand, "On-Chip Analog Output Response Compaction",Proceedings of the European Design and Test Conference (ED&TC 97), Paris, França, Marçode 1997.

Trabalho referido (entre 14):

J. Machado Silva, José Silva Matos, Ian M. Bell, Gaynor E. Taylor, "Cross-correlation Between iDD and VOUT Signals for Testing Analog Circuits", IEEElectronics Letters, September 14th, 1995.

Yeong-Ruey Shieh and Cheng-Wen Wu, "DFT Structures for IEEE P1149.4-CompatibleIntegrated Circuits", 2nd IEEE International Mixed Signal Testing Workshop (IMSTW'96),Quebec City, Canada, Maio de 1996.

Trabalho referido (entre 16):

José S. Matos, Ana C. Leão, João C. Ferreira, "Control and Observation ofAnalog Nodes in Mixed-Signal Boards," Proceedings of the IEEE InternationalTest Conference, Baltimore, USA, Outubro 1993.

Andrew Richardson, Thomas Olbrich, Valentino Liberali and Franco Maloberti, "Design-for-Test Strategies for Analogue and Mixed-Signal Integrated Circuits", Proceedings of the 38thMidwest Symposium on Circuits and Systems, 1995.

Trabalho referido (entre 25):

José S. Matos, Ana C. Leão, João C. Ferreira, "Control and Observation ofAnalog Nodes in Mixed-Signal Boards," Proceedings of the IEEE InternationalTest Conference, Baltimore, USA, Outubro 1993.

Kuen-Jong Lee, Sheng-Yih Jeng and Tian-Pao Lee "A New Architecture for Analog BoundaryScan", 0-7803-2570-2/95 ©IEEE, 1995.

Trabalho referido (entre 8):

José S. Matos, Ana C. Leão, João C. Ferreira, "Control and Observation ofAnalog Nodes in Mixed-Signal Boards," Proceedings of the IEEE InternationalTest Conference, Baltimore, USA, Outubro 1993.

B. R. Wilkins and B. S. Suparjo, "Testability Structure for Mixed-Signal Boards", © TheInstitution of Electrical Engineers, 1995.

Trabalho referido (entre 5):

57

José S. Matos, Ana C. Leão, João C. Ferreira, "Control and Observation ofAnalog Nodes in Mixed-Signal Boards," Proceedings of the IEEE InternationalTest Conference, Baltimore, USA, Outubro 1993.

Gerald Jacob, "One Step Closer to Achieving Structured Analog DFT", EE — EvaluationEngineering, Dezembro, 1994.

Trabalho referido (entre 3):

José S. Matos, Ana C. Leão, João C. Ferreira, "Control and Observation ofAnalog Nodes in Mixed-Signal Boards," Proceedings of the IEEE InternationalTest Conference, Baltimore, USA, Outubro 1993.