Cyclone II FPGAスターター開発ボード・リファレンス・マ …...Altera Corporation 1–1 2006 年10 月 1. はじめに概要 Cyclone II FPGAスターター開発ボード（図1-1）には、簡単な回路から

101 Innovation DriveSan Jose, CA 95134(408) 544-7000http://www.altera.com

ドキュメント・バージョン 1.0ドキュメント・デート 2006年 10月

Cyclone II FPGAスターター開発ボードリファレンス・マニュアル

この資料は英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。こちらの日本語版は参考用としてご利用ください。設計の際には、最新の英語版で内容をご確認ください。

http://www.altera.com

Copyright © 2006 Altera Corporation. All rights reserved. Altera, The Programmable Solutions Company, the stylized Altera logo, specific devicedesignations, and all other words and logos that are identified as trademarks and/or service marks are, unless noted otherwise, the trademarks andservice marks of Altera Corporation in the U.S. and other countries. All other product or service names are the property of their respective holders.Altera products are protected under numerous U.S. and foreign patents and pending applications, maskwork rights, and copyrights. Altera warrantsperformance of its semiconductor products to current specifications in accordance with Altera's standard warranty, but reserves the right to makechanges to any products and services at any time without notice. Altera assumes no responsibility or liability arising out of theapplication or use of any information, product, or service described herein except as expressly agreed to in writing by AlteraCorporation. Altera customers are advised to obtain the latest version of device specifications before relying on any publishedinformation and before placing orders for products or services.

資料番号 : MNL-CDK01004-1.0

ii Altera Corporation

Altera Corporation iiiPreliminary

目次

このマニュアルについて .......................................................................................v

第１章 . はじめに概要 ............................................................................................................................................................................................................... 1–1ハードウェア機能 ....................................................................................................................................................................... 1–2ソフトウェア機能 ....................................................................................................................................................................... 1–2

ブロック図 ............................................................................................................................................................................................... 1–3Cyclone II FPGAのコンフィギュレーション .............................................................................................................................................................. 1–3

JTAGプログラミング .............................................................................................................................................................. 1–4ASプログラミング ..................................................................................................................................................................... 1–4コンフィギュレーション手順 ............................................................................................................................................ 1–4

JTAGモードでの FPGAのコンフィギュレーション ............................................................................... 1–4ASモードでの EPCS4デバイスのコンフィギュレーション ............................................................... 1–5

コンポーネントの要約 .................................................................................................................................................................... 1–6コンポーネントの特長 .................................................................................................................................................................... 1–8

Cyclone II EP2C20 FPGA ................................................................................................................ 1–8シリアル・コンフィギュレーション・デバイスと USB Blaster回路 .................................................. 1–8SRAM ................................................................................................................................................. 1–8SDRAM .............................................................................................................................................. 1–8フラッシュ・メモリ .................................................................................................................................................................. 1–8SDカード・ソケット ............................................................................................................................................................... 1–9プッシュ・ボタン・スイッチ ............................................................................................................................................ 1–9トグル・スイッチ ....................................................................................................................................................................... 1–9クロック入力 .................................................................................................................................................................................. 1–9オーディオ CODEC ......................................................................................................................... 1–9VGA出力 .......................................................................................................................................................................................... 1–9シリアル・ポート ..................................................................................................................................................................... 1–10デュアル 40ピン拡張ヘッダ ............................................................................................................................................. 1–10

第２章 . 開発ボードのコンポーネントコンポーネント・リスト .............................................................................................................................................................. 2–1Cyclone II EP2C20 FPGA ...................................................................................................................... 2–2USB-Blasterコントローラ ............................................................................................................................................................ 2–2EPCS4 ...................................................................................................................................................... 2–2VGA DAC ............................................................................................................................................... 2–3

VGAタイミング .......................................................................................................................................................................... 2–3VGA回路のピン・リスト .................................................................................................................................................... 2–4VGA回路図 ..................................................................................................................................................................................... 2–5

オーディオ CODEC ............................................................................................................................... 2–6

iv Altera CorporationPreliminary

目次

オーディオ回路図 ....................................................................................................................................................................... 2–6オーディオ回路のピン・リスト ....................................................................................................................................... 2–7

メモリ .......................................................................................................................................................................................................... 2–7SDRAM回路図およびピン・リスト ............................................................................................................................. 2–7SRAM回路図およびピン・リスト ............................................................................................................................... 2–10フラッシュ回路図およびピン・リスト ..................................................................................................................... 2–12

クロック回路 ........................................................................................................................................................................................ 2–13クロック回路図 ........................................................................................................................................................................... 2–14クロック入力ピン・リスト ................................................................................................................................................ 2–14

スイッチ .................................................................................................................................................................................................. 2–15電源 ON/OFFスイッチ ....................................................................................................................................................... 2–15RUN/PROGスイッチ ........................................................................................................................................................... 2–15プッシュ・ボタン・スイッチ .......................................................................................................................................... 2–16プッシュ・ボタン・スイッチ回路図 ................................................................................................................... 2–17プッシュ・ボタン・スイッチのピン・リスト ............................................................................................. 2–18

トグル・スイッチ ..................................................................................................................................................................... 2–18トグル・スイッチ回路図 .............................................................................................................................................. 2–19トグル・スイッチのピン・リスト ........................................................................................................................ 2–19

ディスプレイ ........................................................................................................................................................................................ 2–20LED ................................................................................................................................................... 2–20

LEDの回路図 ........................................................................................................................................................................ 2–20LEDのピン・リスト ........................................................................................................................................................ 2–22

7セグメント・ディスプレイ ............................................................................................................................................ 2–227セグメント・ディスプレイの回路図 ............................................................................................................... 2–237セグメント・ディスプレイのピン・リスト ............................................................................................... 2–24

コネクタ .................................................................................................................................................................................................. 2–25USB-Blasterポート ................................................................................................................................................................... 2–26拡張ヘッダ ...................................................................................................................................................................................... 2–26拡張ヘッダの回路図 ......................................................................................................................................................... 2–27拡張ヘッダのピン・リスト ......................................................................................................................................... 2–29

SDカード・コネクタ ............................................................................................................................................................. 2–32RS-232シリアル・ポート .................................................................................................................................................... 2–33

RS-232回路図 ........................................................................................................................................................................ 2–34RS-232シリアル回路のピン・リスト ................................................................................................................. 2–35

PS/2ポート ................................................................................................................................................................................... 2–35PS/2回路図 ............................................................................................................................................................................ 2–35PS/2シリアル回路のピン・リスト ...................................................................................................................... 2–36

VGAビデオ・ポート ............................................................................................................................................................. 2–36オーディオ・ポート ................................................................................................................................................................ 2–37SMA外部クロック・コネクタ ........................................................................................................................................ 2–37電源コネクタ ................................................................................................................................................................................ 2–38

Altera Corporation v2006年 10月 Cyclone II FPGAスターター開発ボード

このマニュアルについて

このリファレンス・マニュアルでは、アルテラの Cyclone® II FPGA スターター開発キットについて説明します。開発キットの使用方法について詳しくは、「Cyclone II FPGA スターター開発キット・ユーザガイド」を参照してください。

表 2–1の改訂履歴は、本資料の最新版を示しています。この製品の最新情報を入手していることを確認するには、添付CD_ROMの readmeファイルで、本資料に記載されていない最新情報を参照してください。

参照先以下の方法で、この PDF（Portable Document Format）形式のマニュアルの情報をすばやく検索できます。

■ Adobe® Acrobat®または Readerの ® Edit（編集）/Find（簡易検索）コマンドを使用するか、または双眼鏡 /Search（検索）ツールバー・アイコンをクリックして内容を検索します。

■ Bookmarks（しおり）ウィンドウは、もう 1 つの目次の役割を果たします。トピックをクリックして、該当セクションにジャンプします。

■ Pages（ページ）ウィンドウのサムネール・アイコンは、各ページを表す小さなプレビューで、各ページにリンクしています。

■ 文章内では、緑色でハイライト表示されたハイパーテキスト・リンクを使用して関連情報を参照できます。

アルテラへのお問い合わせ

アルテラ製品に関する最新情報は、アルテラのウェブサイト、www.altera.co.jp をご覧ください。テクニカル・サポートについては、www.altera.co.jp/mysupportにアクセスしてください。また、アルテラの販売代理店にもお問い合わせいただけます。

表 2–1.改訂履歴

日付説明

2006年 10月 Cyclone II FPGAスターター開発ボード・リファレンス・マニュアル、バージョン 1.0の初版

http://www.altera.co.jp

http://www.altera.co.jp

http://www.altera.co.jp/mysupport










vi リファレンス・マニュアル Altera CorporationCyclone II FPGAスターター開発ボード 2006年 10月

このマニュアルについて

表記規則本資料では以下の表記規則を使用しています。

書体意味太字かつ文頭が大文字コマンド名、ダイアログ・ボックス・タイトル、チェックボックス・オプショ

ン、およびダイアログ・ボックス・オプションは、太字かつ文頭が大文字で表記されています。例： Save Asダイアログ・ボックス

太字外部タイミング・パラメータ、ディレクトリ名、プロジェクト名、ディスク・ドライブ名、ファイル名、ファイルの拡張子、およびソフトウェア・ユーティリティ名は、太字で表記されています。例： fMAX, \qdesignsディレクトリ、d: ドライブ、chiptrip.gdfファイル

斜体かつ文頭が大文字資料のタイトルは、斜体かつ文頭が大文字で表記されています。例： AN 75: High-Speed Board Design

斜体内部タイミング・パラメータおよび変数は、斜体で表記されています。例： tPIA, n + 1

変数は、山括弧 (< >) で囲み、斜体で表記されています。例： <ファイル名 >、<プロジェクト名 >.pofファイル

文頭が大文字キーボード・キーおよびメニュー名は、文頭が大文字で表記されています。例： Deleteキー、Optionsメニュー

「小見出しタイトル」資料内の小見出しおよびオンライン・ヘルプ・トピックのタイトルは、鉤括弧で囲んでいます。例：「表記規則」

Courier フォント信号およびポート名は、Courierフォントで表記されています。例： data1、tdi、input。アクティブ Low信号は、サフィックス nで表示されています (例：resetn)。

表示されているとおりに入力する必要があるものは、Courierフォントで表記されています (例： c:\qdesigns\tutorial\chiptrip.gdf)。また、Reportファイルのような実際のファイル、ファイルの構成要素 (例：AHDLキーワードの SUBDESIGN)、ロジック・ファンクション名 (例：TRI) もCourierフォントで表記されています。

1.、2.、3.およびa.、b.、c.など

手順など項目の順序が重要なものは、番号が付けられリスト形式で表記されています。

■ ● • 箇条書きの黒点などは、項目の順序が重要ではないものに付いています。

チェックマークは、1ステップしかない手順を表します。

指差しマークは、要注意箇所を表しています。

CAUTIONマークは、特別な配慮および理解が必要であり、手順またはプロセスを始める前、または続ける際に確認すべき情報を示しています。

注意マークは、手順またはプロセスを始める前、または続ける際に確認すべき情報を示しています。矢印は、Enterキーを押すことを示しています。

足跡マークは、詳細情報の参照先を示しています。

Altera Corporation 1–12006年 10月

1. はじめに

概要 Cyclone II FPGAスターター開発ボード（図 1-1）には、簡単な回路から各種マルチメディア・プロジェクトまでの幅広いデザインを開発およびテストできる機能が統合されています。どんなデザインでも、アプリケーション・プログラミング・インタフェース（API）、ホスト・コントロール・ソフトウェア、または SRAM/SDRAM/フラッシュ・メモリ・コントローラを実装する必要はありません。

図 1-1.スターター開発ボード

このマニュアルの以下の項では、ボードの機能を紹介し、利用可能なコンフィギュレーション方法について説明します。また、ボードのコンポーネントの特性を示します。

1–2 リファレンス・マニュアル Altera CorporationCyclone II FPGAスターター開発ボード 2006年 10月

はじめに

ハードウェア機能

開発ボードには、以下のハードウェア機能が備わっています。

■ アルテラの Cyclone® II EP2C20 FPGAデバイス■ アルテラの EPCS4シリアル・コンフィギュレーション・デバイス■ JTAG プログラミング・モードと Active Serial（AS）プログラミン

グ・モードの両方をサポートする、プログラミングおよびユーザ API制御用 USB-Blasterコントローラ・チップ・セット

■ 512 Kバイト SRAM■ 8 Mバイト SDRAM■ 4 Mバイト・フラッシュ・メモリ■ SDフラッシュ・カード・ソケット■ 4個のプッシュ・ボタン・スイッチ■ 10個のトグル・スイッチ■ 10個の赤色ユーザ LED■ 8個の緑色ユーザ LED■ クロック・ソース用の 50 MHz、27 MHz、および 24 MHzオシレータ■ ライン入力、ライン出力、およびマイク入力ジャック付き 24 ビット

CD品質オーディオ CODEC■ VGA出力コネクタ付き VGA DAC（4ビット抵抗ネットワーク）■ RS-232トランシーバおよび 9ピン・コネクタ■ PS/2マウス /キーボード・コネクタ■ 2個の抵抗保護付き 40ピン拡張ヘッダ■ 7.5V DCアダプタまたは電源用 USBケーブル（キットに付属）

ソフトウェア機能

開発ボードの柔軟な制御とアルテラのハードウェアおよびソフフトウェア・ツールにより、FPGAベースの効率的なデザイン環境が実現します。開発ボードでは、ハードウェア機能の他に、標準 I/Oインタフェースに対するソフトウェア・サポートと、さまざまなコンポーネントにアクセスするためのコントロール・パネル機能が提供されます。また、このキットには開発ボードの高度な機能を実証するデモ用のソフトウェアも含まれています。

開発ボードを使用するには、アルテラの Quartus II ソフトウェアに慣れている必要があります。Quartus IIソフトウェアおよび Cyclone II FPGAスターター・ボードのチュートリアルは、アルテラのウェブサイトまたは同梱の開発キットCD-ROMの Examplesディレクトリに含まれています。

Altera Corporation リファレンス・マニュアル 1–32006年 10月 Cyclone II FPGAスターター開発ボード

はじめに

ブロック図開発ボードのブロック図（図 1-2）は、ユーザの柔軟性を最大限に高めるために、すべてのブロックが Cyclone II FPGAデバイスを通して接続されることを示しています。したがって、ユーザは FPGA をコンフィギュレーションすることにより、どんなシステム・デザインでも実装できます。

図 1-2.開発ボードのブロック図

Cyclone II FPGAのコンフィギュレーション

Cyclone II FPGAスターター開発ボードには、USB-Blasterプログラミング・ケーブルに一般に備わっているプログラミング回路と、Cyclone IIFPGA 用のコンフィギュレーション・データを格納するシリアルEEPROMチップ（EPCS4）が統合されています。ボードに電源が印加されるたびに、このコンフィギュレーション・データが自動的に EEPROMチップから FPGAにロードされます。

Quartus II ソフトウェアを使用すれば、FPGA をいつでも再プログラムすることができ、またシリアル EEPROM チップに格納されている不揮発性データを変更することができます。以下の項では、FPGA をプログラムするための 2つの方法、JTAGプログラミングと Active Serial（AS）プログラミングについて説明します。


はじめに

JTAGプログラミング

このプログラミング手法の名前は、IEEE規格「Joint Test Action Group」に由来しており、コンフィギュレーション・ビット・ストリームが USB-Blaster 回路を通して Cyclone II FPGA に直接ダウンロードされます。FPGA はボードに電源が供給されている間はこのコンフィギュレーションを保持し、電源が切断されるとコンフィギュレーションを失います。

USB-Blaster 回路について詳しくは、キットのインストール・ディレクトリの BoardDesignFiles / Schematic ディレクトリにある Cyclone IIFPGAスターター・ボード回路図を参照してください。

ASプログラミング

Active Serial プログラミング手法では、コンフィギュレーション・ビット・ストリームはアルテラの EPCS4シリアル EEPROMチップにダウンロードされます。EEPROMはビット・ストリームの不揮発性ストレージを提供し、Cyclone II FPGA スターター・ボードの電源が切断されても情報を保持できます。ボードに電源が投入されると、EPCS4デバイス内のコンフィギュレーション・データが Cyclone II FPGAに自動的にロードされます。

コンフィギュレーション手順

JTAG プログラミング手法と AS プログラミング手法の両方において、Cyclone II FPGAスターター・ボードは USBケーブルを介してホスト・コンピュータに接続されます。この接続方法のため、ホスト・コンピュータはボードをアルテラの USB-Blasterデバイスとして識別します。JTAGおよび ASプログラミング・ステップについて、以下に説明します。

JTAGモードでの FPGAのコンフィギュレーション

図 1-3 に JTAG コンフィギュレーション・セットアップを示します。コンフィギュレーション・ビット・ストリームを Cyclone II FPGAにダウンロードするには、以下のステップを実行します。

1. Cyclone II FPGAスターター・ボードに電源が印加されていることを確認します。

2. 提供されている USB ケーブルをボードの USB-Blaster ポートに接続します。


はじめに

3. RUN/PROG スイッチ（ボードの左側にある）を RUN 位置に設定して、ボード上でJTAGプログラミング回路をコンフィギュレーションします。

4. FPGA をプログラムするには、Quartus II Programmer モジュールを使用して、ファイル名に .sofの拡張子を持つコンフィギュレーション・ビット・ストリーム・ファイルを選択します。

図 1-3. JTAGコンフィギュレーション・セットアップ

ASモードでの EPCS4デバイスのコンフィギュレーション

図 1-4 に AS コンフィギュレーション・セットアップを示します。コンフィギュレーション・ビット・ストリームを EPCS4シリアル EEPROMデバイスにダウンロードするには、以下のステップを実行します。

1. Cyclone II FPGAスターター・ボードに電源が印加されていることを確認します。

2. 提供されている USB ケーブルをボードの USB-Blaster ポートに接続します。

3. RUN/PROG スイッチ（ボードの左側にある）を PROG 位置に設定して、JTAGプログラミング回路をコンフィギュレーションします。

4. EPCS4 デバイスをプログラムするには、Quartus II Programmer モジュールを使用して、ファイル名に .sofの拡張子を持つコンフィギュレーション・ビット・ストリーム・ファイルを選択します。

5. プログラミング操作が完了したら、RUN/PROG スイッチを RUN位置に戻します。

USB Blaster Circuit

MAX 3128

USB

FPGA

JTAG Config Port

EPCS Serial Configuration

Device

RUN/PROG

RUN”

Auto Power on Config


はじめに

6. 電源をいったん切断して再投入することにより、ボードをリセットします。この操作によって、EPCS4 デバイス内の新しいコンフィギュレーション・データが FPGAチップにロードされます。

EPCS4デバイスについて詳しくは、アルテラの「コンフィギュレーション・デバイス・ハンドブック」の「シリアル・コンフィギュレーション・デバイス」の章を参照してください。

図 1-4. ASコンフィギュレーション・セットアップ

コンポーネントの要約

表 1–1に、コンポーネント、それらの場所、および簡単な説明を示します。

USB Blaster Circuit

MAX 3128

USB

FPGA

JTAG Config Port


Device

RUN/PROG

PROG”


表 1–1. Cyclone II FPGA開発ボードのコンポーネントおよびインタフェース（１ /２）

ボード名名称説明U2 Cyclone II FPGA EP2C20デバイス

ユーザ・インタフェースKEY0 – KEY3 プッシュ・ボタン・スイッチ FPGAへのユーザ入力用の 4個の瞬時接触スイッチ

SW0 – SW9 トグル・スイッチ FPGAのコンフィギュレーション用の 10個のトグル・スイッチ

LEDG0 – LEDG7 個別 LED FPGAでドライブする 8個の緑色 LED

LEDR0 – LEDR9 個別 LED FPGAでドライブする 10個の赤色 LED

HEX0 – HEX3 7セグメント LED FPGAからの数値出力を表示する 4個の 7セグメントLED

メモリU7 SRAMメモリ 512 Kバイトの SRAM


はじめに

U9 フラッシュ・メモリ FPGAとコンフィギュレーション・コントローラの両方で使用される 4 Mバイトの不揮発性メモリ。フラッシュ・チップ・イネーブルがアサートされると LED7が点灯する

U6 DDR SDRAMメモリ 8 Mバイトの DDR SDRAM

接続およびインタフェースPS2KB PS/2コネクタ PS/2キーボード・コネクタ

RS232 シリアル・コネクタ 5 V 耐圧のバッファ付き 9ピン・シリアル RS-232コネクタ。すべての RS-232信号をサポート

JP1 拡張ヘッダ・コネクタ FPGAの40本の I/Oピンに接続する抵抗電圧保護付き拡張ヘッダ 1

JP2 拡張ヘッダ・コネクタ FPGAの40本の I/Oピンに接続する抵抗電圧保護付き拡張ヘッダ 2

MIC マイク入力オーディオ CODECコネクタLINEIN オーディオ・ライン入力LINEOUT オーディオ・ライン出力VGA VGAコネクタ VGAビデオ・ポート

SD CARD SDカード・ソケット Secure Dataカード・ソケット

BLASTER JTAGコネクタ MAX® コンフィギュレーション・コントローラへのUSB Blasterポート JTAG接続

コンフィギュレーションおよびリセットU16 シリアル・コンフィギュレー

ション・デバイスFPGAをコンフィギュレーションするためのアルテラEPCS4 低コスト・シリアル・コンフィギュレーション・デバイス

SW11 パワー・オン /オフ・スイッチ

ボードに電源を投入するためのプッシュ・ボタン・スイッチ

クロック回路Y1 オシレータ FPGAへドライブされる 50 MHzクロック信号

Y2 オシレータ FPGAへドライブされる 27 MHzクロック信号

Y3 オシレータ FPGAへドライブされる 24 MHzクロック信号

EXT_CLOCK 外部クロック入力 FPGAクロック・ピンへのコネクタ

電源DC7.5V DC電源ジャック 7.5 V DC非安定化電源

表 1–1. Cyclone II FPGA開発ボードのコンポーネントおよびインタフェース（２ /２）

ボード名名称説明


はじめに

コンポーネントの特長

ここでは、各ボード・コンポーネントの特性をまとめます。詳しくは、第 2章開発ボードのコンポーネントを参照してください。

Cyclone II EP2C20 FPGA

■ 18,752 LE■ 52個のM4K RAMブロック■ トータル 240Kの RAMビット■ 26のエンベデッド・マルチプライヤ■ 4個の PLL■ 315本のユーザ I/Oピン■ 484ピン FineLine BGA パッケージ

シリアル・コンフィギュレーション・デバイスとUSB Blaster回路

■ アルテラの EPCS4シリアル・コンフィギュレーション・デバイス■ プログラミングおよびユーザ API制御用オンボード USB-Blasterチップ・セット

■ 選択可能な JTAGおよび ASプログラミング・モード

SRAM

■ 512 Kバイトのスタティック RAMメモリ・チップ■ 256 K x 16ビットで構成■ Nios IIプロセッサ用メモリとして、またコントロール・パネル GUI

によってアクセス可能

SDRAM

■ 8 Mバイトのシングル・データ・レート同期ダイナミック RAMメモリ・チップ

■ 1 M x 16ビット x 4バンクで構成■ Nios IIプロセッサ用メモリとして、またコントロール・パネル GUI


フラッシュ・メモリ

■ 4 Mバイト NORフラッシュ・メモリ■ 8ビット・データ・バス■ Nios IIプロセッサ用メモリとして、またコントロール・パネル GUI



はじめに

SDカード・ソケット

■ SDカード・アクセスのための SPIモードを提供■ Nios IIプロセッサ用メモリとして、DE1 SDカード・ドライバでアク

セス可能

プッシュ・ボタン・スイッチ

■ 4個のプッシュ・ボタン・スイッチ■ シュミット・トリガ回路によってデバウンスされる■ 通常はHIGHで、スイッチが押されると1つのアクティブLOWパル

スを生成する

トグル・スイッチ

■ ユーザ入力用の 10個のトグル・スイッチ■ スイッチは DOWN位置（ボードの端に最も近い）でロジック 0を生成し、UP位置でロジック 1を生成する

クロック入力

■ 50 ＭＨzオシレータ■ 27 ＭＨzオシレータ■ 24 ＭＨzオシレータ■ SMA外部クロック入力

オーディオ CODEC

■ Wolfson WM8731 の 24ビット・シグマ -デルタ・オーディオ CODEC■ ラインレベル入力、ラインレベル出力、およびマイク入力用のジャック■ サンプリング周波数：8～ 96 KHz■ MP3プレーヤおよびレコーダ、PDA、スマートフォン、ボイス・レコーダ向けアプリケーション

VGA出力

■ 4ビット抵抗ネットワーク DACを使用■ 15ピン高集積度 Dサブ・コネクタ■ 60 Hzリフレッシュ・レートで最大 640 x 480をサポート ■ Cyclone II FPGAと合わせて使用して高性能TVエンコーダを実装可能


はじめに

シリアル・ポート

■ 1個の RS-232ポート■ 1個の PS/2ポート■ RS-232ポート用 DB-9シリアル・コネクタ■ PS2マウスまたはキーボードをボードに接続するための PS/2コネクタ

デュアル 40ピン拡張ヘッダ

■ 72本の Cyclone II I/Oピンと 8本の電源およびグランド・ラインが、2個の 40ピン拡張コネクタに接続

■ IDE ハード・ドライブで使用される標準 40 ピン・リボン・ケーブルに対応するように設計された 40ピン・ヘッダ

■ 抵抗保護機能付き

Altera Corporation 2–12006年 10月

2. 開発ボードのコンポーネント

コンポーネント・リスト

開発ボードは、以下の主要なコンポーネントで構成されています。

■ アルテラの Cyclone II EP2C20 FPGA■ アルテラの USB-Blasterコントローラ・チップ・セット■ アルテラの EPCS4コンフィギュレーション・デバイス■ VGA DAC■ 24ビット・オーディオ CODEC■ メモリ

● 8 Mバイト SDRAM● 512 Kバイト SRAM● 4 Mバイト・フラッシュ・メモリ

■ 内部デュアル・クロック回路■ スイッチ

● 電源 ON/OFFスイッチ● RUN/PROGモード・セレクタ・スイッチ● 4個の瞬時プッシュ・ボタン・スイッチ● 10個のスライド・トグル・スイッチ

■ ディスプレイ● LED：緑が 8個、赤が 10個● 4個の 7セグメント・ディスプレイ

■ コネクタ● USB-Blasterポート● 2個の 40ピン拡張ヘッダ● SDカード・コネクタ● RS-232シリアル・ポート● PS/2ポート● VGAビデオ・ポート● オーディオ・マイク入力、ライン入力、ライン出力ポート● SMA外部クロック・コネクタ● 7.5 V電源コネクタ


開発ボードのコンポーネント

Cyclone II EP2C20 FPGA

このスターター開発ボードを定義する主要デバイスは、484ピンFineLineBGA®パッケージのアルテラのCyclone II EP2C20 FPGAです。表 2–1に、FPGAの特長を示します。

EP2C20 デバイスのピン配置データを示す Cyclone II 関連の資料については、アルテラ Cyclone IIの資料ページ（www.altera.com/literature/lit-cyc2.jsp）を参照してください。

USB-Blasterコントローラ

Cyclone II FPGA スターター開発ボードには、統合 USB-Blaster コントローラを搭載しています。USB-Blaster コントローラは、ホスト・コンピュータ上のAltera USB-Blasterドライバ・ソフトウェアからUSB-Blasterケーブル接続を通じてアクセスされるため、FPGA の直接プログラミングが可能です。

FPGAのコンフィギュレーションについて詳しくは、（FPGAのコンフィギュレーションに関する項）および「Cyclone II FPGA スターター開発キット・ユーザガイド」を参照してください。

EPCS4 Cyclone II FPGA スターター開発ボードには、Cyclone II FPGA のコンフィギュレーション・データを格納するシリアル EPCS4 EEPROMチップが搭載されています。EPCS4デバイスは、ボードに電源を投入するたびに、格納されているコンフィギュレーション・データを自動的に FPGAにロードします。

USB-Blaster ケーブルおよびコントローラを通じてボードに接続されるホスト・コンピュータ上のQuartus IIソフトウェアは、シリアルEEPROMチップに格納されている不揮発性データを変更できます。EPCS4デバイスは、FPGA コンフィギュレーション・データ、プログラム・データ、またはその両方を格納できます。

表 2–1. Cyclone II EP2C20 FPGAの特長

LE数 18,752

M4Kメモリ・ブロック数 52

トータル RAMビット数 240K

18×18エンベデッド・マルチプライヤ・ブロック数 26

PLL 4

ユーザ I/Oピン数 315



FPGA のコンフィギュレーションについて詳しくは、1–3 ページの「Cyclone II FPGAのコンフィギュレーション」および「Cyclone II FPGAスターター開発キット・ユーザガイド」を参照してください。EPCS4デバイスについて詳しくは、アルテラの「コンフィギュレーション・デバイス・ハンドブック」の「シリアル・コンフィギュレーション・デバイス」の章を参照してください。

VGA DAC この開発ボードには、4ビットの VGAデジタル -アナログ・コンバータ（DAC）が搭載されており、640 × 480ピクセルの解像度と 25 MHzで標準 VGA出力を生成できます。最大 100 MHzのリフレッシュ・レートをサポートできる VGA DACを使用すれば、FPGAに高性能 TVエンコーダを実装できます。

FPGAは、同期信号を VGAポート、16ピン D-SUBコネクタ、ボードの最上部にある VGAに直接供給し、DACは抵抗ネットワークを使用して赤、緑、および青（RGB）のアナログ・データ信号を生成します。

VGAタイミング図 2-1は、VGAモニタに表示される各水平ライン（つまり、行）の基本的なタイミング要件を示しています。モニタの水平同期入力 hsyncに印加される持続時間 a（表 2–2）のアクティブ LOWパルスは、データの 1行の終了と次の開始を示します。hsync パルスの後、モニタ上の RGBデータ入力は、バックポーチ期間 b の間オフになって 0V にドライブされる必要があります。

図 2-1. VGA水平タイミング

ディスプレイ間隔は、バックポーチ期間 bの経過後に開始します。持続時間 cの間、RGBデータ入力はオンになり、RGBデータは行全体で各ピクセルを順々にドライブします。表示が完了すると、RGB データ入力は、次の hsync パルスが次の行のプロセスを再開する前に、フロントポーチ期間 dの間再びオフになる必要があります。

垂直同期タイミングは、図 2-1の図と似ていますが、vsyncパルスは 1つのフレームの終了と次のフレームの開始を示し、データ表示はフレーム内の一連の行を参照します。



表 2–2に、VGAの水平タイミング仕様を示します。

表 2–3に、VGAの垂直タイミング仕様を示します。

VGA回路のピン・リスト

表 2–4に、VGA回路に割り当てられる FPGAピンを示します。

表 2–2. VGAの水平タイミング仕様

コンフィギュレーション

解像度 (H×V) a (µs) b (µs) c (µs) d (µs) ピクセル・クロック(MHz)

VGA (60 Hz) 640 × 480 3.8 1.9 25.4 0.6 25 (640/c)

表 2–3. VGAの垂直タイミング仕様

コンフィギュレーション解像度 (H×V) a（ライン数） b（ライン数） c（ライン数） d（ライン数）

VGA (60 Hz) 640 × 480 2 33 480 10

表 2–4. VGA回路の FPGAピンの接続

信号名 FPGAピン説明VGA_R[0] PIN_D9 VGA Red[0]

VGA_R[1] PIN_C9 VGA Red[1]

VGA_R[2] PIN_A7 VGA Red[2]

VGA_R[3] PIN_B7 VGA Red[3]

VGA_G[0] PIN_B8 VGA Green[0]

VGA_G[1] PIN_C10 VGA Green[1]

VGA_G[2] PIN_B9 VGA Green[2]

VGA_G[3] PIN_A8 VGA Green[3]

VGA_B[0] PIN_A9 VGA Blue[0]

VGA_B[1] PIN_D11 VGA Blue[1]

VGA_B[2] PIN_A10 VGA Blue[2]

VGA_B[3] PIN_B10 VGA Blue[3]

VGA_HS PIN_A11 VGA H_SYNC

VGA_VS PIN_B11 VGA V_SYNC



VGA回路図

図 2-2に、VGA回路図を示します。

図 2-2. VGA回路図



オーディオCODEC

この開発ボードには、MP3 プレーヤーおよびレコーダ、PDA、スマート・フォン、ボイス・レコーダなどのアプリケーション用の WolfsonWM8731 高品質 24 ビット、シグマデルタ・オーディオ・エンコーダ /デコーダ（CODEC）が搭載されています。

このデバイスは、マイク入力、ライン入力、およびライン出力ポートを備え、サンプル・レートは 8～ 96 kHzの範囲で調整可能です。FPGAピンに接続されるシリアル I2Cバス・インタフェースは、WM8731 CODECを制御します。

WM8731 CODECについては、キットのインストール先ディレクトリ内の BoardDesignFiles\Datasheet フォルダ、または製造元のウェブサイトを参照してください。

オーディオ回路図

図 2-3に、オーディオ回路図を示します。

図 2-3. オーディオ回路図



オーディオ回路のピン・リスト

表 2–5に、オーディオ回路に割り当てられる FPGAピンを示します。

メモリこの開発ボードには、以下の 3種類のメモリが搭載されています。

■ 8-Mバイト SDRAM■ 512-Kバイト SRAM■ 4-Mバイト・フラッシュ・メモリ

メモリ・デバイスについては、キットのインストール先ディレクトリ内の BoardDesignFiles\Datasheetフォルダを参照してください。

SDRAM回路図およびピン・リスト

図 2-4に、SDRAMインタフェース信号を示します。

表 2–5.オーディオ回路の FPGAピンの接続

信号名 FPGAピン説明AUD_ADCLRCK PIN_A6 オーディオ CODEC ADC LRクロック

AUD_ADCDAT PIN_B6 オーディオ CODEC ADCデータ

AUD_DACLRCK PIN_A5 オーディオ CODEC DAC LRクロック

AUD_DACDAT PIN_B5 オーディオ CODEC DACデータ

AUD_XCK PIN_B4 オーディオ CODECチップ・クロック

AUD_BCLK PIN_A4 オーディオ CODEC ビット・ストリーム・クロック

I2C_SCLK PIN_A3 I2Cデータ

I2C_SDAT PIN_B3 I2Cクロック



図 2-4. SDRAMインタフェース接続図

表 2–6に、SDRAMに割り当てられる FPGAピンを示します。

表 2–6. SDRAMの FPGAピンの接続（１ /２）

信号名 FPGAピン説明DRAM_ADDR[0] PIN_W4 SDRAMアドレス [0]

DRAM_ADDR[1] PIN_W5 SDRAMアドレス [1]

DRAM_ADDR[2] PIN_Y3 SDRAMアドレス [2]

DRAM_ADDR[3] PIN_Y4 SDRAMアドレス [3]

DRAM_ADDR[4] PIN_R6 SDRAMアドレス [4]

DRAM_ADDR[5] PIN_R5 SDRAMアドレス [5]

DRAM_ADDR[6] PIN_P6 SDRAMアドレス [6]





DRAM_ADDR[9] PIN_N4 SDRAMアドレス [9]

DRAM_ADDR[10] PIN_W3 SDRAMアドレス [10]

DRAM_ADDR[11] PIN_N6 SDRAMアドレス [11]

DRAM_DQ[0] PIN_U1 SDRAMデータ [0]

DRAM_DQ[1] PIN_U2 SDRAMデータ [1]

DRAM_DQ[2] PIN_V1 SDRAMデータ [2]

DRAM_DQ[3] PIN_V2 SDRAMデータ [3]

DRAM_DQ[4] PIN_W1 SDRAMデータ [4]

DRAM_DQ[5] PIN_W2 SDRAMデータ [5]

DRAM_DQ[6] PIN_Y1 SDRAMデータ [6]

DRAM_DQ[7] PIN_Y2 SDRAMデータ [7]

DRAM_DQ[8] PIN_N1 SDRAMデータ [8]

DRAM_DQ[9] PIN_N2 SDRAMデータ [9]

DRAM_DQ[10] PIN_P1 SDRAMデータ [10]

DRAM_DQ[11] PIN_P2 SDRAMデータ [11]

DRAM_DQ[12] PIN_R1 SDRAMデータ [12]

DRAM_DQ[13] PIN_R2 SDRAMデータ [13]

DRAM_DQ[14] PIN_T1 SDRAMデータ [14]

DRAM_DQ[15] PIN_T2 SDRAMデータ [15]

DRAM_BA_0 PIN_U3 SDRAMバンク・アドレス [0]

DRAM_BA_1 PIN_V4 SDRAMバンク・アドレス [1]

DRAM_LDQM PIN_R7 SDRAM下位バイト・データ・マスク

DRAM_UDQM PIN_M5 SDRAM上位バイト・データ・マスク

DRAM_RAS_N PIN_T5 SDRAMロウ・アドレス・ストローブ

DRAM_CAS_N PIN_T3 SDRAMカラム・アドレス・ストローブ

DRAM_CKE PIN_N3 SDRAMクロック・イネーブル

DRAM_CLK PIN_U4 SDRAMクロック

DRAM_WE_N PIN_R8 SDRAMライト・イネーブル

DRAM_CS_N PIN_T6 SDRAMチップ・セレクト

表 2–6. SDRAMの FPGAピンの接続（２ /２）

信号名 FPGAピン説明



SRAM回路図およびピン・リスト

図 2-5に、SRAMインタフェース信号を示します。

図 2-5. SRAMインタフェース接続図

表 2–7に、SRAMに割り当てられる FPGAピンを示します。

表 2–7. SRAMの FPGAピンの接続（１ /２）

信号名 FPGAピン説明SRAM_ADDR[0] PIN_AA3 SRAMアドレス [0]

SRAM_ADDR[1] PIN_AB3 SRAMアドレス [1]

SRAM_ADDR[2] PIN_AA4 SRAMアドレス [2]








SRAM_ADDR[8] PIN_V11 SRAMアドレス [8]

SRAM_ADDR[9] PIN_W11 SRAMアドレス [9]

SRAM_ADDR[10] PIN_R11 SRAMアドレス [10]

SRAM_ADDR[11] PIN_T11 SRAMアドレス [11]

SRAM_ADDR[12] PIN_Y10 SRAMアドレス [12]

SRAM_ADDR[13] PIN_U10 SRAMアドレス [13]

SRAM_ADDR[14] PIN_R10 SRAMアドレス [14]

SRAM_ADDR[15] PIN_T7 SRAMアドレス [15]



SRAM_DQ[0] PIN_AA6 SDRAMデータ [0]

SRAM_DQ[1] PIN_AB6 SDRAMデータ [1]







SRAM_DQ[8] PIN_Y9 SDRAMデータ [8]

SRAM_DQ[9] PIN_W9 SDRAMデータ [9]

SRAM_DQ[10] PIN_V9 SDRAMデータ [10]

SRAM_DQ[11] PIN_U9 SDRAMデータ [11]

SRAM_DQ[12] PIN_R9 SDRAMデータ [12]

SRAM_DQ[13] PIN_W8 SDRAMデータ [13]

SRAM_DQ[14] PIN_V8 SDRAMデータ [14]

SRAM_DQ[15] PIN_U8 SDRAMデータ [15]

SRAM_WE_N PIN_AA10 SRAMライト・イネーブル

SRAM_OE_N PIN_T8 SRAM出力イネーブル

SRAM_UB_N PIN_W7 SRAM上位バイト・データ・マスク

SRAM_LB_N PIN_Y7 SRAM下位バイト・データ・マスク

SRAM_CE_N PIN_AB5 SRAMチップ・イネーブル

表 2–7. SRAMの FPGAピンの接続（２ /２）




フラッシュ回路図およびピン・リスト

図 2-6に、フラッシュ・メモリ・インタフェース信号を示します。

図 2-6. フラッシュ・メモリ・インタフェース接続図

表 2–8に、フラッシュ・メモリに割り当てられる FPGAピンを示します。

表 2–8.フラッシュ・メモリの FPGAピンの接続（１ /２）

信号名 FPGAピン説明FL_ADDR[0] PIN_AB20 FLASHアドレス [0]

FL_ADDR[1] PIN_AA14 FLASHアドレス [1]

FL_ADDR[2] PIN_Y16 FLASHアドレス [2]

FL_ADDR[3] PIN_R15 FLASHアドレス [3]

FL_ADDR[4] PIN_T15 FLASHアドレス [4]

FL_ADDR[5] PIN_U15 FLASHアドレス [5]

FL_ADDR[6] PIN_V15 FLASHアドレス [6]

FL_ADDR[7] PIN_W15 FLASHアドレス [7]


FL_ADDR[9] PIN_Y13 FLASHアドレス [9]



クロック回路この開発ボードには、以下の 4つのクロック・ソースがあります。

■ 2つのオンボード・オシレータは、27 MHzおよび 50 MHzクロック信号を生成します。

■ ボード右下付近にあるサブミニチュア・バージョン A（SMA）コネクタEXT CLK は、外部クロック・ソースによるクロックの供給を可能にします。

■ USB-Blasterポートを通じた入力は 24 MHzクロックを供給できます。


FL_ADDR[11] PIN_T12 FLASHアドレス [11]

FL_ADDR[12] PIN_AB14 FLASHアドレス [12]







FL_ADDR[19] PIN_V14 FLASHアドレス [19]





FL_DQ[0] PIN_AB16 FLASHデータ [0]

FL_DQ[1] PIN_AA16 FLASHデータ [1]







FL_OE_N PIN_AA15 フラッシュ出力イネーブルFL_RST_N PIN_W14 フラッシュ・リセットFL_WE_N PIN_Y14 フラッシュ・ライト・イネーブル

表 2–8.フラッシュ・メモリの FPGAピンの接続（２ /２）




クロック回路図

図 2-7に、クロック回路図を示します。

図 2-7. クロック回路図

クロック入力ピン・リスト

表 2–9に、ディスプレイ・セグメントに割り当てられる FPGAピンを示します。

表 2–9.クロック回路の FPGAピンの接続

信号名 FPGAピン説明CLOCK_27 PIN_D12 27 MHzクロック入力

CLOCK_50 PIN_L1 50 MHzクロック入力

CLOCK_24 PIN_B12 USB Blasterからの 24 MHzクロック入力

EXT_CLOCK PIN_M21 外部（SMA）クロック入力



スイッチこの開発ボードには、以下のユーザ・スイッチがあります。

■ 電源 ON/OFFスイッチ■ RUN/PROGスイッチ■ 4個のプッシュ・ボタン・スイッチ■ 10個のトグル・スイッチ

電源 ON/OFFスイッチ

Cyclone II FPGAスターター・ボードには、USBポートから直接、または付属の 7.5V 電源アダプタから電源が供給されます。電源 On/Off スイッチは、これら両方のソースからボードの残りの部分への電源を制御します。

RUN/PROGスイッチ

RUN/PROGスイッチは、RUNポジション（図 2-8）のときは JTAG信号を USB-Blaster回路から FPGAに直接送り、PROGポジション（図 2-9）のときは EPCS4 シリアル EEPROM コンフィギュレーション・デバイスに送ります。

図 2-8. RUNポジションの RUN/PROGスイッチ

USB Blaster Circuit

MAX 3128

USB

FPGA

JTAG Config Port


Device

RUN/PROG

RUN”




図 2-9. PROGポジションの RUN/PROGスイッチ

RUN/PROG スイッチが RUN ポジションの場合、FPGA は電源投入時に EPCS4デバイスからコンフィギュレーションします。

また、スイッチが RUN ポジションの場合、Quartus II Programmer はFPGA を USB Blaster 回路を通して直接プログラムできます。スイッチが PROGポジションの場合、Quartus II Programmerは EPCS4デバイスをプログラムできます。

プッシュ・ボタン・スイッチ

この開発ボードには、右下の緑の LED LEDG0～ LEDG7の下に 4つのプッシュ・ボタン・スイッチ KEY0～ KEY3（図 2-10）があります。瞬時接触スイッチは、FPGAのデザインに触発信号を与えます。

図 2-10. プッシュ・ボタン・スイッチおよび緑の LED

USB Blaster Circuit

MAX 3128

USB

FPGA

JTAG Config Port


Device

RUN/PROG

PROG”




スイッチを押すと 0V のアクティブ LOW パルスが生成され、スイッチを離すと 3.3Vの HIGHロジック・レベルに戻ります。各スイッチのシュミット・トリガ回路は信号をデバウンスします（図 2-11）。

図 2-11. スイッチのデバウンス

これらのスイッチは、シュミット・トリガ出力 KEY0、…、KEY3 を通して、プルアップ抵抗によって FPGA汎用 I/Oピンに接続されます。各I/Oピンは、対応するスイッチが押されているときにロジック・レベル0を認識します。

デバウンスされた出力により、プッシュ・ボタンを回路のクロックまたはリセット入力として使用することが可能になります。

プッシュ・ボタン・スイッチ回路図

図 2-12に、プッシュ・ボタン・スイッチの回路図を示します。

図 2-12. プッシュ・ボタン・スイッチ回路図



プッシュ・ボタン・スイッチのピン・リスト

表 2–10 に、プッシュ・ボタン・スイッチに割り当てられる FPGA ピンを示します。

トグル・スイッチ

開発ボードには、左下の赤の LED LEDR0～ LEDR9の下に 10個のスライド・トグル・スイッチ SW0～ SW9（図 2-13）があります。これらのスイッチはデバウンスされず、回路へのレベル感知データ入力を提供します。各スイッチは FPGA のピンに直接接続されます。スイッチは、DOWN または OFF ポジション（ボードの外側に最も近い位置）では、FPGAに LOWロジック・レベル（0V）を供給し、UPポジションでは、HIGHロジック・レベル（3.3V）を供給します。

図 2-13. SW0～ SW9のトグル・スイッチおよび LEDR0～ LEDR9の赤の LED

表 2–10.プッシュ・ボタン・スイッチの FPGAピンの接続

スイッチ FPGAピン説明KEY[0] PIN_R22 プッシュボタン [0]

KEY[1] PIN_R21 プッシュボタン [1]

KEY[2] PIN_T22 プッシュボタン [2]

KEY[3] PIN_T21 プッシュボタン [3]



トグル・スイッチ回路図

図 2-14 に、トグル・スイッチの回路図を示します。

図 2-14. トグル・スイッチ回路図

トグル・スイッチのピン・リスト

表 2–11に、トグル・スイッチに割り当てられる FPGAピンを示します。

表 2–11.トグル・スイッチの FPGAピンの接続

スイッチ FPGAピン説明SW[0] PIN_L22 トグル・スイッチ [0]

SW[1] PIN_L21 トグル・スイッチ [1]

SW[2] PIN_M22 トグル・スイッチ [2]

SW[3] PIN_V12 トグル・スイッチ [3]

SW[4] PIN_W12 トグル・スイッチ [4]

SW[5] PIN_U12 トグル・スイッチ [5]

SW[6] PIN_U11 トグル・スイッチ [6]



SW[9] PIN_L2 トグル・スイッチ [9]



ディスプレイ開発ボードには、以下のディスプレイがあります。

■ LED■ 7セグメント・ディスプレイ

LED

開発ボードには、トグル・スイッチ上部に LEDR0～ LEDR9の 10個の赤の LED（図 2-13）と 4つのプッシュ・ボタン・スイッチ上部に LEDG0～ LEDG7の 8個の緑の LED（図 2-10）の合計 18個のユーザが制御可能な LEDがあります。各 LEDは FPGAの汎用 I/Oピンに直接接続されます。ピンに HIGH ロジック・レベルがあると LED は点灯し、ピンにLOWロジック・レベルがあると LEDは消灯します。

LEDの回路図

図 2-15に、LEDの回路図を示します。



図 2-15. LEDの回路図



LEDのピン・リスト

表 2–12に、LEDに割り当てられる FPGAピンを示します。

7セグメント・ディスプレイ

この開発ボードには、FPGAからの数値を表示する 4個の隣接した 7セグメント・ディスプレイ HEX0～HEX3（図 2-16）があります。各セグメントは FPGA の汎用 I/O ピンに接続されます。ピンに LOW ロジック・レベルが印加されとセグメントが点灯し、HIGHロジック・レベルが印加されるとセグメントが消灯します。

表 2–12. LEDの FPGAピンの接続

信号名 FPGAピン説明LEDR[0] PIN_R20 LED Red[0]

LEDR[1] PIN_R19 LED赤 [1]

LEDR[2] PIN_U19 LED赤 [2]

LEDR[3] PIN_Y19 LED赤 [3]

LEDR[4] PIN_T18 LED赤 [4]

LEDR[5] PIN_V19 LED赤 [5]

LEDR[6] PIN_Y18 LED赤 [6]

LEDR[7] PIN_U18 LED赤 [7]



LEDG[0] PIN_U22 LED緑 [0]

LEDG[1] PIN_U21 LED緑 [1]

LEDG[2] PIN_V22 LED緑 [2]

LEDG[3] PIN_V21 LED緑 [3]

LEDG[4] PIN_W22 LED緑 [4]

LEDG[5] PIN_W21 LED緑 [5]

LEDG[6] PIN_Y22 LED緑 [6]

LEDG[7] PIN_Y21 LED緑 [7]



図 2-16. 7セグメント・ディスプレイ

0～ 6のインデックスは、各セグメントとその位置を識別します（図 2-17）。この開発ボードは、ディスプレイのドットに接続せず、ドットを使用しません。

図 2-17. セグメントのインデックスと位置

7セグメント・ディスプレイの回路図

図 2-18に、LEDの回路図を示します。



図 2-18. 7セグメント・ディスプレイの回路図

7セグメント・ディスプレイのピン・リスト

表 2–13 に、ディスプレイ・セグメントに割り当てられている FPGA ピンを示します。

表 2–13. 7セグメント・ディスプレイの FPGAピンの接続（１ /２）

信号名 FPGAピン説明HEX0[0] PIN_J2 7セグメントのセグメント 0[0]

HEX0[1] PIN_J1 7セグメントのセグメント 0[1]

HEX0[2] PIN_H2 7セグメントのセグメント 0[2]


HEX0[4] PIN_F2 7セグメントのセグメント 0[4]


HEX0[6] PIN_E2 7セグメントのセグメント 0[6]



コネクタこの開発ボードには、以下のコネクタがあります。

■ USBタイプ Bコネクタ・ポート■ 拡張ヘッダ■ SDカード・コネクタ■ RS-232シリアル・ポート■ PS/2ポート■ VGAビデオ・ポート■ オーディオ・マイク入力、ライン入力、ライン出力ポート■ SMA外部クロック・コネクタ■ 電源コネクタ





HEX1[4] PIN_G3 7セグメントのセグメント 1[4]

HEX1[5] PIN_D2 7セグメントのセグメント 1[5]




HEX2[2] PIN_C2 7セグメントのセグメント 2[2]

HEX2[3] PIN_C1 7セグメントのセグメント 2[3]







HEX3[3] PIN_J4 7セグメントのセグメント 3[3]

HEX3[4] PIN_L8 7セグメントのセグメント 3[4]



表 2–13. 7セグメント・ディスプレイの FPGAピンの接続（２ /２）




USB-Blasterポート

Cyclone II FPGAスターター・ボードには、FPGAまたは EPCS4デバイスのプログラミングに使用する USB-Blaster 回路が搭載されています。このプログラミング回路への接続には、USB タイプ B コネクタ（図 2-19）を使用します。USB Blaster 回路について詳しくは、2–2 ページの「USB-Blasterコントローラ」を参照してください。

図 2-19. USBタイプ Bコネクタ

拡張ヘッダ

この開発ボードには、2個の 40ピン拡張ヘッダとして、ボードの右端にJP2、その隣に JP1があります（図 2-20）。各ヘッダは FPGAの 36本のピンに直接接続し、また DC+5V (VCC5)、DC+3.3V (VCC33)、および 2本の GNDピンを提供します。拡張ヘッダの各ピンは、高電圧および低電圧に対する保護を提供する抵抗に接続します。40ピン・ヘッダは、IDEハード・ドライブ用の標準 40ピン・リボン・ケーブルを受け付けます。



図 2-20. 拡張ヘッダ

拡張ヘッダの回路図

図 2-21に、JP1拡張ヘッダの回路図を示します。



図 2-21. 拡張ヘッダ JP1の回路図

図 2-22に、JP2拡張ヘッダの回路図を示します。



図 2-22. 拡張ヘッダ JP2の回路図

例として、図に各ヘッダの 4 本のピンに対する保護回路を示しますが、この回路は 72 本のデータ・ピンすべてに含まれています。詳しくは、キットのインストール先ディレクトリ内のBoardDesignFiles\Schematicにある回路図を参照してください。

拡張ヘッダのピン・リスト

表 2–14に、拡張ヘッダに割り当てられる FPGAピンを示します。

表 2–14.拡張ヘッダの FPGAピンの接続（１ /４）

信号名 FPGAピン説明GPIO_0[0] PIN_A13 GPIO接続 0[0]

GPIO_0[1] PIN_B13 GPIO接続 0[1]

GPIO_0[2] PIN_A14 GPIO接続 0[2]
















GPIO_0[16] PIN_C21 GPIO接続 0[16]


GPIO_0[18] PIN_D21 GPIO接続 0[18]


GPIO_0[20] PIN_E21 GPIO接続 0[20]


GPIO_0[22] PIN_F21 GPIO接続 0[22]


GPIO_0[24] PIN_G21 GPIO接続 0[24]


GPIO_0[26] PIN_J21 GPIO接続 0[26]


GPIO_0[28] PIN_K21 GPIO接続 0[28]






GPIO_0[34] PIN_L19 GPIO接続 0[34]

表 2–14.拡張ヘッダの FPGAピンの接続（２ /４）




GPIO_0[35] PIN_L18 GPIO接続 0[35]

GPIO_1[0] PIN_H12 GPIO接続 1[0]






























GPIO_1[30] PIN_N22 GPIO接続 1[30]

表 2–14.拡張ヘッダの FPGAピンの接続（３ /４）




SDカード・コネクタ

Cyclone II FPGA スターター・ボードは、フラッシュ・ストレージを含む SDカード・デバイスにインタフェースする SDカード・コネクタ（U8）（図 2-23）を備えています。

図 2-23. SDカード・コネクタ

図 2-24に、SDカード・インタフェースの回路図を示します。


GPIO_1[32] PIN_P15 GPIO接続 1[32]




表 2–14.拡張ヘッダの FPGAピンの接続（４ /４）




図 2-24. SDカード・インタフェースの回路図

表 2–15に、FPGAピンへの SDカード信号の接続を示します。

RS-232シリアル・ポート

この開発ボードでは、MAX232 トランシーバ・チップと RS-232 通信用9ピン D-SUBコネクタ（図 2-25）を使用しています。

トランシーバの使用方法について詳しくは、キットのインストール先ディレクトリ内の BoardDesignFiles\Datasheet フォルダを参照するか、または製造元のウェブサイトに接続してください。

表 2–15. SDカードの FPGAの接続

信号名 FPGAピン説明SD_DAT W20 SDカードとの間で送受信するデータ

SD_DAT3 U20 SDカード・チップ・セレクト

SD_CMD Y20 SDカード用のコマンド・ライン

SD_CLK V20 SDカード・クロック



図 2-25. RS-232シリアル・コネクタ

RS-232回路図

図 2-26に、RS-232シリアル回路図を示します。

図 2-26. RS-232シリアル回路図



RS-232シリアル回路のピン・リスト

表 2–16に、RS-232シリアル回路に割り当てられたFPGAピンを示します。

PS/2ポート

この開発ボードは、標準 PS/2インタフェースと PS/2キーボードまたはマウス用のコネクタを備えています。

PS/2回路図

図 2-27に、PS/2シリアル回路図を示します。

図 2-27. PS/2シリアル回路図

表 2–16. RS-232シリアル回路の FPGAピンの接続

信号名 FPGAピン説明UART_RXD PIN_F14 UARTレシーバ

UART_TXD PIN_G12 UARTトランスミッタ



PS/2シリアル回路のピン・リスト

表 2–17に、PS/2シリアル回路に割り当てられる FPGAピンを示します。

VGAビデオ・ポート

Cyclone II FPGA スターター・ボードは、オンボード 4ビット・ビデオDAC に接続するビデオ・コネクタ（図 2-28）を備えています。このコネクタは標準 DB15 15ピン・アナログ VGAコネクタです。このコネクタに接続される回路については、2–3 ページの「VGA DAC」を参照してください。

図 2-28. VGAコネクタ

表 2–17. PS/2シリアル回路の FPGAピンの接続

信号名 FPGAピン説明PS2_CLK PIN_H15 PS/2クロック

PS2_DAT PIN_J14 PS/2データ



オーディオ・ポート

オーディオ回路は、以下のポートを備えています（図 2-29）。

■ マイク入力、MIC■ ライン入力、LINEIN■ ライン出力、LINEOUT

これらは標準アナログ・オーディオ・コネクタです。これらのコネクタに接続される回路については、2–6 ページの「オーディオ CODEC」を参照してください。

図 2-29. オーディオ・コネクタ

SMA外部クロック・コネクタ

さまざまなクロック周波数をFPGAにドライブするための外部クロック入力（図 2-30）が用意されています。この入力は標準 SMA 同軸ケーブル・コネクタ（J5）です。このコネクタに接続される回路については、2–13ページの「クロック回路」を参照してください。



図 2-30. 外部クロック入力用の SMAコネクタ

電源コネクタ

Cyclone II FPGAスターター・ボードには、USBポートから直接、または電源コネクタ J8に接続されている付属の 7.5V電源アダプタ（図 2-31）から電源が供給されます。

図 2-31. 電源コネクタ

Documents

Cyclone II FPGAスターター開発ボード・リファレンス・マ …...Altera Corporation 1–1 2006 年10 月 1. はじめに 概要 Cyclone II FPGAスターター開発ボード（図1-1）には、簡単な回路から

Cyclone II FPGAスターター開発ボード・リファレンス・マ …...Altera Corporation 1–1 2006 年10 月 1. はじめに概要 Cyclone II FPGAスターター開発ボード（図1-1）には、簡単な回路から